KR100249162B1 - 정전기(eds)보호회로 - Google Patents

정전기(eds)보호회로 Download PDF

Info

Publication number
KR100249162B1
KR100249162B1 KR1019960079243A KR19960079243A KR100249162B1 KR 100249162 B1 KR100249162 B1 KR 100249162B1 KR 1019960079243 A KR1019960079243 A KR 1019960079243A KR 19960079243 A KR19960079243 A KR 19960079243A KR 100249162 B1 KR100249162 B1 KR 100249162B1
Authority
KR
South Korea
Prior art keywords
diode
static electricity
terminal
diodes
metal
Prior art date
Application number
KR1019960079243A
Other languages
English (en)
Other versions
KR19980059897A (ko
Inventor
김용환
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960079243A priority Critical patent/KR100249162B1/ko
Priority to JP9243016A priority patent/JPH10200052A/ja
Priority to US08/929,094 priority patent/US5986862A/en
Priority to DE19740949A priority patent/DE19740949B4/de
Publication of KR19980059897A publication Critical patent/KR19980059897A/ko
Application granted granted Critical
Publication of KR100249162B1 publication Critical patent/KR100249162B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

본 발명은 강한 정전기로부터 프로텍션 다이오드의 정션파괴를 방지하기 위한 메탈을 구성하여 소자의 정상동작이 가능하도록한 정전기 보호회로를 제공하기 위한 것이다. 이를위한 본 발명의 정전기 보호회로는 입력단 및 출력단과 전원전압단 사이에 형성되어 각 입출력단을 통해 강한 포지티브 정전기 인가시 자동적으로 오픈되는 제1메탈 및 제2메탈과, 상기 제1메탈 및 제2메탈에 각각 애노드가 연결되고 캐소드는 전원전압단에 연결되는 제1다이오드 및 제2다이오드와, 상기 제1다이오드 및 제2다이오드에 각각 병렬로 연결되는 제1, 제2프로텍션 다이오드들과, 상기 입력단 및 출력단과 접지단 사이에 형성되어 각 입출력단을 통해 강한 네가티브 정전기 인가시 자동적으로 오픈되는 제3, 제4메탈과, 상기 제3, 제4메탈에 각각 캐소드가 연결되고 애노드는 접지단에 연결되는 제3, 제4 다이오드와, 상기 제3, 제4다이오드에 각각 병렬로 연결되는 제3, 제4프로텍션 다이오드들을 포함하여 구성된다.

Description

정전기(ESD) 보호회로
본 발명은 정전기 보호회로에 관한 것으로 특히, 프로텍션(Protection)다이오드의 정션파괴 방지용 메탈을 사용하여 효율적으로 정전기를 보호하는데 적당하도록 한 정전기 보호회로에 관한 것이다.
이하, 종래의 정전기 보호회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래 정전기 보호회로의 회로적 구성도이다.
정전기(Electro Static Discharge)나 급격한 전압, 전류의 변동(Surge)로부터 내부회로를 보호하기 위한 종래의 정전기 보호회로는 도 1에 도시한 바와같이 내부회로(11)와, 상기 내부회로(11)의 입력단에 위치한 제1, 제2 PN접합 다이오드(12, 13)와, 상기 내부회로(11)의 출력단에 위치한 제3, 제4 PN접합 다이오드(14, 15)로 구성된다.
여기서, 상기 제1 PN접합 다이오드(12)는 애노드가 접지단에 연결되고 캐소드는 상기 내부회로(11)의 입력단에 연결된다.
상기 제2 PN접합 다이오드(13)는 애노드가 상기 내부회로(11)의 입력단에 연결되고 캐소드는 전원전압단에 연결된다.
상기 제3 PN접합 다이오드(14)는 애노드가 접지단에 연결되고 캐소드는 상기 내부회로(11)의 출력단에 연결된다.
상기 제4 PN접합 다이오드(15)는 애노드가 상기 내부회로(11)의 출력단에 연결되고 캐소드는 상기 전원전압단에 연결된다.
이때, 상기 제1, 제2 PN접합 다이오드(12, 13)는 내부회로(11)의 입력단으로 인가되는 정전기로부터 내부회로(11)를 보호하기 위한 프로텍션(Protection)다이오드이고 상기 제3, 제4 PN접합 다이오드(14,15)는 내부회로(11)의 출력단으로 인가되는 정전기로부터 내부회로(11)를 보호하기 위한 프로텍션 다이오드이다.
이와같이 구성된 종래 정전기 보호회로의 동작을 설명하면 다음과 같다.
도1에 도시한 바와같이 내부회로(11)의 입력단으로 네가티브(-) 정전기가 인가되면 상기 제1 PN접합 다이오드(12)가 턴-온된다.
따라서 인가되는 네가티브 정전기는 제1 PN접합 다이오드(12)를 통해 접지단으로 바이패스(bypass)된다.
그리고 상기 내부회로(11)의 입력단으로 포지티브(+) 정전기가 인가되면 상기 제2 PN접합 다이오드(13)가 턴-온된다.
따라서 인가되는 포지티브 정전기는 제2 PN접합 다이오드(13)를 통해 전원 전압단자로 방전된다.
한편, 내부회로(11)의 출력단으로 네가티브 정전기가 인가되면 상기 제3 PN접합 다이오드(14)가 턴-온된다.
따라서 인가되는 네가티브 정전기는 상기 제3 PN접합 다이오드(14)를 통해 접지단으로 바이패스된다.
그리고 상기 내부회로(11)의 출력단으로 포지티브 정전기가 인가되면 상기 제4 PN접합 다이오드(15)가 턴-온된다.
따라서 인가되는 포지티브 정전기는 제4 PN접합 다이오드(15)를 통해 전원 전압단자로 방전된다.
이와같이 내부회로(11)의 입력단과 출력단에 각각 2개의 PN접합 다이오드를 연결하여 인가되는 네가티브 혹은 포지티브 정전기로부터 내부회로를 보호하였다.
그러나 상기와 같은 종래 정전기 보호회로는 다음과 같은 문제점이 있었다.
첫째, 내부회로를 보호하기 위한 방전경로는 PN접합 다이오드의 접합면적 및 농도에 의존하므로 높은 정전기가 인가될 경우에는 다이오드의 접합면적을 크게 하여야 한다.
둘째, 높은 정전기에 의해 PN접합 다이오드의 PN접합이 파괴되면 더 이상의 방전경로를 구현하지 못하므로 내부회로를 보호할 수 없다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 높은 정전기로부터 PN접합 다이오드의 접합파괴를 방지하기 위해 접합파괴 보호회로를 구성하여 정전기로부터 내부회로를 안전하게 보호하는데 적당한 정전기 보호회로를 제공하는데 그 목적이 있다.
도 1은 종래 정전기 보호회로의 회로적 구성도
도 2는 본 발명의 정전기 보호회로의 회로적 구성도
도면의 주요부분에 대한 부호의 설명
22, 23 : 제1, 제2 바이패스부 24, 25 : 제3, 제4바이패스부
22a, 23a : 제1, 제2메탈 24a, 25a : 제3, 제4메탈
26, 27 : 제1, 제2 프로텍션부 28, 29 : 제3, 제4프로텍션부
상기의 목적을 달성하기 위한 본 발명의 정전기 보호회로는 입력단 및 출력단과 전원전압단 사이에 형성되어 각 입출력단을 통해 강한 포지티브 정전기 인가시 자동적으로 오픈되는 제1 메탈 및 제2 메탈과, 상기 제1 메탈 및 제2 메탈에 각각 애노드가 연결되고 캐소드는 전원전압단에 연결되는 제1 다이오드 및 제2 다이오드와, 상기 제1 다이오드 및 제2 다이오드에 각각 병렬로 연결되는 제1, 제2 프로텍션 다이오드들과, 상기 입력단 및 출력단과 접지단 사이에 형성되어 각 입출력단을 통해 강한 네가티브 정전기 인가시 자동적으로 오픈되는 제3, 제4 메탈과, 상기 제3, 제4 메탈에 각각 캐소드가 연결되고 애노드는 접지단에 연결되는 제3, 제4 프로텍션 다이오드들을 포함하여 구성된다.
이하, 본 발명의 정전기 보호회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 정전기 보호회로의 회로적 구성도이다.
먼저, 도 2에 도시한 바와같이 본 발명의 정전기 보호회로는 내부회로(21)와, 상기 입력단 및 출력단과 전원전압단 사이에 형성된 제1, 제2 바이패스부(22,23)와, 상기 입력단 및 출력단과 접지단 사이에 형성된 제3, 제4 바이패스부(24,25)와, 상기 제1, 제2 바이패스부(22,23)와 병렬로 연결되는 제1, 제2 프로텍션부(26,27)와, 상기 제3, 제4 바이패스부(24,25)와 병렬로 연결되는 제3, 제4, 프로텍션부(28,29)를 포함하여 구성된다.
여기서 상기 제1 바이패스부(22)는 상기 입력단과 전원전압단 사이에 형성된 제1 메탈(22a)과, 상기 제1 메탈(22a)에 애노드가 연결되고 캐소드는 전원전압단에 연결되는 제1 다이오드 (22b)로 구성된다.
그리고 제2 바이패스부(23)는 출력단과 전원전압단 사이에 형성된 제2 메탈(23a)과 상기 제2 메탈(23a)에 애노드가 연결되고 캐소드는 전원전압단에 연결되는 제2 다이오드(23b)로 구성된다.
제3 바이패스부(24)는 입력단과 접지단 사이에 형성된 제3 메탈(24a)과 상기 제3 메탈(24a)에 캐소드가 연결되고 애노드는 접지단에 연결되는 제3 다이오드(24b)로 구성된다.
제4 바이패스부(25)는 출력단과 접지단 사이에 형성된 제4 메탈(25a)과, 상기 제4 메탈(25a)에 캐소드가 연결되고 애노드는 접지단에 연결되는 제4 다이오드(25b)로 구성된다.
그리고 제1 프로텍션부(26)는 상기 제1 바이패스부(22)와 병렬로 연결되고 입력단에 애노드가 연결되는 제5 다이오드(26a)와, 상기 제5다이오드(26a)의 캐소드에 캐소드가 연결되고 애노드는 전원전압단에 연결되는 제6 다이오드(26b)로 구성된다.
제2 프로텍션부(27)는 상기 제2 바이패스부(23)와 병렬로 연결되고 출력단에 애노드가 연결되는 제7 다이오드(27a)와, 상기 제7 다이오드(27a)의 캐소드에 캐소드가 연결되고 애노드는 전원전압단에 연결되는 제8 다이오드(27b)로 구성된다.
제3 프로텍션부(28)는 상기 제3 바이패스부(24)와 병렬로 연결되고 상기 입력단에 캐소드가 연결되고 애노드는 접지단에 연결되는 제9 다이오드(28)로 구성된다.
그리고 제4 프로텍션부(29)는 상기 제4 바이패스부(25)와 병렬로 연결되고 상기 출력단에 캐소드가 연결되고 애노드는 접지단에 연결되는 제10 다이오드(29)로 구성된다.
여기서 상기 제6 다이오드(26b)와 제8다이오드(27b)는 PN접합 다이오드이고 그 이외는 쇼트키 다이오드로 구성된다.
상기와 같이 구성된 발명의 정전기 보호회로의 동작설명은 다음과 같다.
먼저, 입력단과 출력단에 부(-)의 정전기가 인가되면 쇼트기 다이오드인 제3, 제4, 제9, 제10다이오드(24b, 25b, 28, 29)가 온(on)상태가 된다.
그리고 제3메탈(24a)과 제4메탈(25a)이 온상태이므로 전술한 바와같이 부(-)의 정전기가 인가되면 상기 제3, 제4메탈(24a, 25a)그리고 제3, 제4, 제9, 제10 다이오드(24b, 25b, 28, 29)를 통해 정전기가 접지단으로 바이패스된다.
이때 매우 큰 부(-)의 정전기가 인가되면 상기 쇼트키 다이오드 제3, 제4, 제9, 제10 다이오드(24b, 25b, 28, 29)의 정션파괴가 일어나기 이전에 제3메탈(24a)과 제4메탈(25a)이 끊어지게 (open)된다.
이와같이 제3메탈(24a)과 제4메탈(25a)이 끊어짐으로 인하여 큰 정전기가 인가되더라도 쇼트키 다이오드의 정전파괴를 방지할 수 있다.
쇼트키 다이오드의 정션파괴는 결과적으로 쇼트(short)를 의미하며 이는 입출력신호가 쇼트된 쇼트키 다이오드를 통해 접지단으로 빠져나가게 되는데 본 발명을 이용하면 이러한 쇼트키 다이오드의 정션파괴를 방지하여 입출력신호가 접지단으로 빠져 나가는 것을 방지한다.
그리고 상기 제3메탈(24a)과 제4메탈(25a)이 끊어지면 제3다이오드(24b)와 제4다이오드(25b)는 오프상태가 되어 동작하지 못하므로 패스(path)가 형성되지 못한다.
상기 제3, 제4 메탈(24a, 25a)이 끊어진 상태에서 다시 부(-)의 정전기가 인가되면 상기 제9다이오드(28)와 제10다이오드(29)를 통해서 접지단으로 바이패스 된다.
이어서, 입출력단에 정(+)정전기가 인가되면 쇼트키 다이오드인 제1, 제2, 제5, 제7다이오드(22b, 23b, 26a, 27a)는 온상태가 되고 PN 접합 다이오드인 제6, 제8다이오드(26b, 27b)는 역방향 접합캐패시터 특성을 이용하여 정전기가 제1다이오드(22b)와 제2다이오드(23b)를 통해서 방전되거나 상기 제5, 제6, 제7, 제8다이오드(26a, 26b, 27a, 27b)를 통해서 방전된다.
이때 매우 큰 정(+)정전기가 인가되면 상기 제1, 제2, 제5, 제6, 제7, 제8다이오드(22b, 23b, 26a, 27a, 27b)의 정션파괴가 일어나기 이전에 제1, 제2 메탈(22a, 23a)이 끊어지게 된다.
따라서 상기 제1, 제2다이오드(22b, 23b) 그리고 제5, 제6, 제7, 제8다이오드(26a, 26b, 27a, 27b)의 정션파괴를 방지한다.
상기 제1, 제2다이오드(22b, 23b) 그리고 제5, 제6, 제7, 제8다이오드(26a, 26b, 27a, 27b)의 정션파괴에 의해 쇼트상태가 되면 입출력신호가 상기 쇼트된 다이오드들을 통해 전원전압단으로 바이패스되는데 본 발명은 이러한 다이오드들의 정션파괴를 방지하여 회로가 정상동작을 하도록 한다.
상기 제1, 제2메탈(22a, 23a)이 끊어지면 각각 제1다이오드(22a)와, 제2다이오드(23a)가 동작하지 못하므로 결국 패스(path)가 형성되지 못하여 입출력 신호까지도 바이패스되는 현상이 발생되지 않으므로 회로의 동작이 정상적으로 이루어진다.
이때 다시 정(+)정전기가 인가되면 상기 제1, 제2메탈(22a, 23a)이 끊어져 있으므로 상기 제5, 제6 다이오드(26a, 26b)와 상기 제7, 제8 다이오드(27a, 27b)로 연결되는 패스를 통해 전원전압단으로 방전된다.
여기서 상기 각각의 메탈들은 퓨우즈와 같이 일정 이상의 전압이 인가되면 자동적으로 오픈되어 과전압으로 인한 다이오드들의 정션파괴를 방지하는 역할을 한다.
이상 상술한 바와 같이 본 발명의 정전기 보호회로는 다음과 같은 효과가 있다.
매우 큰 정전기가 인가되는 경우 1차적으로 메탈이 오픈되어 각 다이오드의 정션파괴를 방지한다.
즉, 다이오드의 정션파괴로 인하여 소자가 동작하지 못하게 되는 것을 방지하므로 큰 정전기에도 안정한 동작상태를 유지할 수 있다.

Claims (10)

  1. 입력단에 연결되어 강한 포지티브 정전기 인가시 자동적으로 오픈되는 제 1 메탈과, 출력단에 연결되어 강한 포지티브 정전기 인가시 자동적으로 오픈되는 제 2 메탈과, 상기 제 1 메탈에 애노드가 연결되고 캐소드는 전원전압단에 연결된 제 1 다이오드와, 상기 제 2 메탈에 애노드가 연결되고 캐소드는 전원전압단에 연결된 제 2 다이오드와, 상기 입력단과 상기 전원전압단 사이에서 상기 제 1 다이오드와 병렬적으로 연결되는 제 1 프로텍션 다이오들과, 상기 출력단과 상기 전원전압단 사이에서 상기 제 2 다이오드와 병렬적으로 연결되는 제 2 프로텍션 다이오들과, 상기 입력단에 연결되고 강한 네가티브 정전기 인가시 자동적으로 오픈되는 제 3 메탈과, 상기 출력단에 연결되고 강한 네가티브 정전기 인가시 자동적으로 오픈되는 제 4 메탈과, 캐소드가 상기 제 3 메탈에 연결되고 애노드는 접지단에 연결되는 제 3 다이오드와, 캐소드가 상기 제 4 메탈에 연결되고 애노드는 접지단에 연결되는 제 4 다이오드와, 상기 입력단과 접지단 사이에서 상기 제 3 다이오드와 병렬적으로 연결되는 제 3 프로텍션 다이오드와, 상기 출력단과 접지단 사이에서 상기 제 4 다이오드와 병렬적으로 연결되는 제 4 프로텍션 다이오드를 포함하여 구성되는 것을 특징으로 하는 정전기 보호회로.
  2. 제1항에 있어서, 상기 제1프로텍션 다이오드들은 상기 입력단에 애노드가 연결되는 제5다이오드와, 애노드가 전원전압단에 연결되고 캐소드는 상기 제5다이오드의 캐소드에 연결되는 제6다이오드를 포함하여 구성되는 것을 특징으로 하는 정전기 보호회로.
  3. 제2항에 있어서, 상기 제5다이오드는 쇼트키 다이오드이고 제6 다이오드는 PN접합 다이오드인 것을 특징으로 하는 정전기 보호회로.
  4. 제1항에 있어서, 상기 제2프로텍션 다이오드들은 상기 출력단에 애노드가 연결되는 제7다이오드와, 애노드가 전원전압단에 연결되고 캐소드는 상기 제7다이오드의 캐소드와 연결되는 제8다이오드를 포함하여 구성되는 것을 특징으로 하는 정전기 보호회로.
  5. 제4항에 있어서, 상기 제7다이오드는 쇼트키 다이오드이고 제8다이오드는 PN접합 다이오드인 것을 특징으로 하는 정전기 보호회로.
  6. 제1항에 있어서, 상기 제3, 제4 프로텍션 다이오드는 입력단에 각각 캐소드가 연결되고 접지단에 애노드가 연결되는 쇼트키 다이오드로 구성되는 것을 특징으로 하는 정전기 보호회로.
  7. 제1항에 있어서, 상기 제1, 제2, 제3, 제4 다이오드들은 쇼트키 다이오드로 구성되는 것을 특징으로 하는 정전기 보호회로.
  8. 제1항에 있어서, 상기 제1, 제2, 제3, 제4 메탈은 퓨우즈와 같이 동작하는 것을 특징으로 하는 정전기 보호회로.
  9. 제1항에 있어서, 상기 제1, 제2 메탈이 오픈되면 입출력단으로 인가되는 정전기는 제1, 제2 프로텍션 다이오드들을 통해 각각 전원전압단으로 바이패스되는 것을 특징으로 하는 정전기 보호회로.
  10. ALIGN="JUSTIFIED">제1항에 있어서, 상기 제3, 제4 메탈이 오픈되면 입출력단으로 인가되는 정전기는 제3, 제4 프로텍션 다이오드들을 통해 각각 접지단으로 바이패스되는 것을 특징으로 하는 정전기 보호회로.
KR1019960079243A 1996-12-31 1996-12-31 정전기(eds)보호회로 KR100249162B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960079243A KR100249162B1 (ko) 1996-12-31 1996-12-31 정전기(eds)보호회로
JP9243016A JPH10200052A (ja) 1996-12-31 1997-09-08 静電気保護回路
US08/929,094 US5986862A (en) 1996-12-31 1997-09-15 Electrostatic discharge protection circuit
DE19740949A DE19740949B4 (de) 1996-12-31 1997-09-17 Schutzschaltung gegen elektrostatische Entladung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079243A KR100249162B1 (ko) 1996-12-31 1996-12-31 정전기(eds)보호회로

Publications (2)

Publication Number Publication Date
KR19980059897A KR19980059897A (ko) 1998-10-07
KR100249162B1 true KR100249162B1 (ko) 2000-03-15

Family

ID=19493091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079243A KR100249162B1 (ko) 1996-12-31 1996-12-31 정전기(eds)보호회로

Country Status (4)

Country Link
US (1) US5986862A (ko)
JP (1) JPH10200052A (ko)
KR (1) KR100249162B1 (ko)
DE (1) DE19740949B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493680B2 (en) 2010-02-04 2013-07-23 Seagate Technology International IC protection circuit, method for protecting IC, and apparatuses having the IC protection circuit

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
KR100324322B1 (ko) * 1999-07-23 2002-02-16 김영환 정전방전 보호회로
KR100327429B1 (ko) * 1999-08-21 2002-03-13 박종섭 이에스디(ｅｓｄ) 보호회로
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6275089B1 (en) * 2000-01-13 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Low voltage controllable transient trigger network for ESD protection
JP2001244338A (ja) * 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
JP2001244418A (ja) * 2000-03-01 2001-09-07 Nec Corp 半導体集積回路装置
US6509236B1 (en) * 2000-06-06 2003-01-21 International Business Machines Corporation Laser fuseblow protection method for silicon on insulator (SOI) transistors
DE10335383A1 (de) * 2003-07-28 2005-02-24 Atmel Germany Gmbh Monolithisch integrierbare Schaltungsanordnung zum Überspannungsschutz
CN101385143A (zh) * 2006-02-17 2009-03-11 Nxp股份有限公司 集成电路中的静电放电保护
KR100764369B1 (ko) * 2006-08-17 2007-10-08 삼성전기주식회사 Ｅｓｄ 보호회로 및 이를 구비하는 튜너
DE102007040875B4 (de) * 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7969697B2 (en) * 2008-04-22 2011-06-28 Exar Corporation Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers
JP2010287644A (ja) * 2009-06-10 2010-12-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
CN112055960B (zh) * 2018-05-02 2022-02-18 荣耀终端有限公司 一种终端摄像头防护电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121662A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920000829B1 (ko) * 1987-07-21 1992-01-30 스미도모덴기고오교오 가부시가가이샤 반도체 장치
US4875130A (en) * 1988-07-06 1989-10-17 National Semiconductor Corporation ESD low resistance input structure
KR920009015A (ko) * 1990-10-29 1992-05-28 김광호 반도체 칩의 보호회로
FR2686737A1 (fr) * 1992-01-29 1993-07-30 Sgs Thomson Microelectronics Composant de protection semiconducteur auto-protege.
US5400202A (en) * 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5600525A (en) * 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
KR100223888B1 (ko) * 1996-11-20 1999-10-15 구본준 정전기 보호회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121662A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493680B2 (en) 2010-02-04 2013-07-23 Seagate Technology International IC protection circuit, method for protecting IC, and apparatuses having the IC protection circuit

Also Published As

Publication number Publication date
KR19980059897A (ko) 1998-10-07
JPH10200052A (ja) 1998-07-31
US5986862A (en) 1999-11-16
DE19740949A1 (de) 1998-07-02
DE19740949B4 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
KR100249162B1 (ko) 정전기(eds)보호회로
KR100223888B1 (ko) 정전기 보호회로
US9265134B2 (en) Circuit arrangement for protection against electrostatic discharges and a method for operating same
US7288450B1 (en) General protection of an integrated circuit against permant overloads and electrostatic discharges
KR980006248A (ko) 고전압 보호회로를 갖는 집적회로
US5164874A (en) Apparatus for protecting against overvoltage
EP0651490B1 (en) Overvoltage protection circuit
US5515225A (en) Integrated circuit protected against electrostatic overvoltages
US5883775A (en) Overvoltage protector
US5003588A (en) Circuit arrangement for protecting electronic interface circuit of subscriber line circuits
JPH07221273A (ja) 静電放電に対する保護装置を内蔵する集積回路
EP0905851A1 (en) Protection circuit for an electric pulse supply line in a semiconductor integrated device
US4439802A (en) Overvoltage guard for electronic circuits
CA1187929A (en) Protective module for telephone logic circuits
KR100249155B1 (ko) 이에스디(esd)보호회로
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
LT3384B (en) Circuit arrangement for protecting electronic subcriber line circuits
JP3003825B2 (ja) サージ電圧保護回路
JP3374952B2 (ja) 直列形インバータ回路の保護方法
KR200296699Y1 (ko) 과 전압 차단 회로
KR0174621B1 (ko) 반도체장치의 정전기 보호장치
US5982598A (en) Protective circuit for a grounded power plant
JP3113931B2 (ja) 過電流保護装置
KR950001438Y1 (ko) 전원간의 이에스디 보호장치
KR890002311B1 (ko) 과전압 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee