KR100249155B1 - 이에스디(esd)보호회로 - Google Patents

이에스디(esd)보호회로 Download PDF

Info

Publication number
KR100249155B1
KR100249155B1 KR1019970002045A KR19970002045A KR100249155B1 KR 100249155 B1 KR100249155 B1 KR 100249155B1 KR 1019970002045 A KR1019970002045 A KR 1019970002045A KR 19970002045 A KR19970002045 A KR 19970002045A KR 100249155 B1 KR100249155 B1 KR 100249155B1
Authority
KR
South Korea
Prior art keywords
input terminal
esd protection
diode
protection circuit
transistor
Prior art date
Application number
KR1019970002045A
Other languages
English (en)
Other versions
KR19980066467A (ko
Inventor
박정주
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970002045A priority Critical patent/KR100249155B1/ko
Publication of KR19980066467A publication Critical patent/KR19980066467A/ko
Application granted granted Critical
Publication of KR100249155B1 publication Critical patent/KR100249155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 이에스디(ESD : Electro Static Discharge) 보호회로에 관한 것으로 특히, 과전압 차단 기능을 갖도록 한 ESD 보호회로에 관한 것이다.
이와 같은 본 발명의 ESD 보호회로는 입력단자에 인가되는 이상전압으로부터 내부회로를 보호하는 ESD 보호회로에 있어서, 상기 입력단자와 전원전압 사이에 위치하는 저항(R1) 및 제 1 다이오드와, 상기 입력단자와 접지전압 사이에 위치하는 저항(R2) 및 제 2 다이오드와, 상기 입력단자와 내부회로 사이에 위치하는 제 1, 제 2 트랜지스터를 포함하여 구성됨을 특징으로 한다.

Description

이에스디(ESD) 보호회로{ESD protection circuit}
본 발명은 이에스디(ESD : Electro Static Discharge) 보호회로에 관한 것으로 특히, 과전압 차단 기능을 갖도록 한 ESD 보호회로에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 ESD 보호회로를 설명하면 다음과 같다.
도 1은 종래의 ESD 보호회로를 나타낸 회로도이다.
도 1에서와 같이 입력단자(PIN)에 캐소드가 연결되며 전원전압(Vdd)에 애노드가 연결되는 제 1 다이오드(11)와, 상기 입력단자(PIN)에 애노드가 연결되고 접지전압(Vss)에 캐소드가 연결되는 제 2 다이오드(12)와, 그리고 상기 입력단자와 내부회로 사이에 위치하는 저항(R)으로 구성된다.
상기와 같이 이루어진 종래의 ESD 보호회로의 동작을 설명하면 다음과 같다.
즉, 전원전압 보다 0.7V 이상되는 전압이 입력단자(PIN)에 인가되면 제 1 다이오드(11)는 턴온(Turn ON)되고, 제 2 다이오드(12)는 턴오프(Turn OFF)되어 핀에 인가된 전류가 전부 전원전압(Vdd)으로 배출된다.
그리고 0.7V 이하되는 전압이 입력단자에 인가되면 제 1 다이오드(11)가 'Turn OFF'되고, 제 2 다이오드(12)가 'Turn ON'되어 핀에 인가된 전류가 전부 접지전압(Vss)으로 배출된다.
또한, 저항 R은 입력단자에 이상 전압이 인가될 때 내부 회로가 받는 충격을 완화하기 위한 것으로써 사용된다.
그러나 이와 같은 종래의 ESD 보호회로에 있어서 다음과 같은 문제점이 있었다.
즉, 입력단자에 갑작스러운 인펄스(Impulse)가 인가되면 제 1, 제 2 다이오드가 턴온되기 전에 내부 회로에 영향을 미쳐서 내부회로를 파괴한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 입력단자에 인가된 이상전압의 전류가 내부회로에 영향을 미치는 것을 방지하여 내부회로를 보호하는데 적당한 ESD 보호회로를 제공하는데 그 목적이 있다.
도 1은 종래의 ESD 보호회로를 나타낸 회로도
도 2는 본 발명의 ESD 보호회로를 나타낸 회로도
도면의 주요 부분에 대한 부호의 설명
21 : 제 1 다이오드 22 : 제 2 다이오드
23 : 제 1 트랜지스터 24 : 제 2 트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명의 ESD 보호회로는 입력단자에 인가되는 이상전압으로부터 내부회로를 보호하는 ESD 보호회로에 있어서, 상기 입력단자와 전원전압 사이에 위치하는 저항(R1) 및 제 1 다이오드와, 상기 입력단자와 접지전압 사이에 위치하는 저항(R2) 및 제 2 다이오드와, 상기 입력단자와 내부회로 사이에 위치하는 제 1, 제 2 트랜지스터를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 ESD 보호회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 ESD 보호회로를 나타낸 회로도이다.
도 2에서와 같이 입력단자와 전원전압(Vdd) 사이에서 입력단자에 캐소드가 연결되고 전원전압에 애노드가 연결되는 제 1 다이오드(21)와, 입력단자와 접지전압(Vss) 사이에서 입력단자에 애노드가 연결되고 접지전압에 캐소드가 연결되는 제 2 다이오드(22)와, 그리고 상기 입력단자와 내부회로 사이에 위치하는 제 1, 제 2 트랜지스터(23,24)로 구성된다.
이때 상기 제 1 트랜지스터(23)은 상기 제 2 다이오드(22)의 애노드에 연결되고, 상기 제 2 트랜지스터(24)는 상기 제 1 다이오드(21)의 캐소드에 연결된다.
그리고 상기 입력단자와 제 1 다이오드(21) 및 제 2 다이오드(22) 사이에 각각 저항 R1, R2이 연결된다.
여기서 상기 제 1 트랜지스터(23)는 PMOS 트랜지스터이고, 상기 제 2 트랜지스터(24)는 디플레션 모드(Depletion-Mode) 트랜지스터이다.
그리고 전원전압은 3.3V 또는 5V이고, 접지전압은 0V 또는 -5V로써 제 1 다이오드(21)와 저항 R1에 의해 ESD 상한 전압이 결정되고, 제 2 다이오드(22)와 저항 R2에 의해 하한 전압이 결정된다.
상기 저항 R1,R2는 상기 제 1, 제 2 트랜지스터(23,24)의 턴온, 턴오프를 조절하여 핀에 인가된 이상전압의 전류가 내부회로에 영향을 미치지 못하도록 제어하는 기능을 한다.
상기와 같이 이루어진 본 발명의 ESD 보호회로의 동작을 설명하면 다음과 같다.
만일, 전원전압이 5V라 하면 하나의 다이오드가 도통될 때 드로프(Drop)되는 문턱전압은 0.7V이다.
그러므로 입력단자(PIN)에 펄스의 이상전압이 인가된다면 5.7V되는 순간부터 제 1 다이오드(21)가 'Turn ON'되면서 0.7V를 초과하는 전압이 저항 R1양단에 걸리게 된다.
이 상태에서 제 2 다이오드(22)는 역방향으로 'Turn OFF'된다.
여기서 상기 저항 R1양단에 걸리는 전압이 0.7V를 넘어서게 되면 상기 입력단자와 내부회로 사이에 연결된 제 2 트랜지스터(24)가 'Turn OFF' 되면서 신속히 PIN에 인가된 펄스의 이상전압과 내부회로를 끊어버리는 역할을 한다.
이와 동시에 입력단자에 인가된 이상전압의 전류(Current)는 제 1 다이오드(21)를 통해서 입력단자에서 전원전압으로 배출된다.
또한, 상기 입력단자에 마이너스(Minus)의 이상전압이 인가되면, -0.7V되는 순간부터 제 2 다이오드(22)가 'Turn ON'되면서 -0.7V를 초과하는 전압부터는 저항 R2양단에 걸리게 된다.
이 상태에서 제 1 다이오드(21)는 역방향으로 'Turn OFF'되고, 상기 저항 R2양단에 걸리는 전압이 -0.7V를 넘어서게 되면 입력단자와 내부회로 사이에 연결된 제 1 트랜지스터(23)가 'Turn OFF'되면서 신속히 입력단자에 인가된 이상전압의 전류는 제 2 다이오드(22)를 통해서 접지전압에서 입력단자로 배출된다.
이상에서 설명한 바와같이 본 발명에 의한 ESD 보호회로에 있어서 인펄스 형태의 이상전압이 입력단자에 인가될 때 입력단자와 내부회로를 끊어 버림으로써 어떠한 이상전압으로부터도 내부회로를 보호하는 효과가 있다.

Claims (6)

  1. 입력단자에 인가되는 이상전압으로부터 내부회로를 보호하는 ESD 보호회로에 있어서,
    상기 입력단자와 전원전압 사이에 위치하는 저항(R1) 및 제 1 다이오드와,
    상기 입력단자와 접지전압 사이에 위치하는 저항(R2) 및 제 2 다이오드와,
    상기 입력단자와 내부회로 사이에 위치하는 제 1, 제 2 트랜지스터를 포함하여 구성됨을 특징으로 하는 ESD 보호회로.
  2. 제 1 항에 있어서, 상기 제 1 트랜지스터는 PMOS 트랜지스터이고, 상기 제 2 트랜지스터는 디플레션 모드 트랜지스터인 것을 특징으로 하는 ESD 보호회로.
  3. 제 1 항에 있어서, 상기 저항 R1양단에 걸리는 전압이 0.7V를 넘어서게 되면 상기 PIN과 내부회로 사이에 연결된 제 2 트랜지스터가 'Turn OFF' 되면서 신속히 PIN에 인가된 펄스의 이상전압과 내부회로를 끊어버리는 역할을 하는 것을 특징으로 하는 ESD 보호회로.
  4. 제 1 항에 있어서, 상기 저항 R1,R2는 상기 제 1, 제 2 트랜지스터의 턴온, 턴오프를 조절하여 입력단자에 인가된 이상전압의 전류가 내부회로에 영향을 미치지 못하도록 제어하는 기능을 하는 것을 특징으로 하는 ESD 보호회로.
  5. 제 1 항에 있어서, 상기 제 1 다이오드는 입력단자에 캐소드가 연결되고 전원전압에 애노드가 연결되며, 제 2 다이오드는 입력단자에 애노드가 연결되고 접지전압에 캐소드가 연결되는 것을 특징으로 하는 ESD 보호회로.
  6. 제 1 항에 있어서, 상기 제 1 트랜지스터는 상기 제 2 다이오드의 애노드에 연결되고 제 2 트랜지스터는 제 1 다이오드의 캐소드에 연결되는 것을 특징으로 하는 ESD 보호회로.
KR1019970002045A 1997-01-24 1997-01-24 이에스디(esd)보호회로 KR100249155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002045A KR100249155B1 (ko) 1997-01-24 1997-01-24 이에스디(esd)보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002045A KR100249155B1 (ko) 1997-01-24 1997-01-24 이에스디(esd)보호회로

Publications (2)

Publication Number Publication Date
KR19980066467A KR19980066467A (ko) 1998-10-15
KR100249155B1 true KR100249155B1 (ko) 2000-03-15

Family

ID=19495456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002045A KR100249155B1 (ko) 1997-01-24 1997-01-24 이에스디(esd)보호회로

Country Status (1)

Country Link
KR (1) KR100249155B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로
KR100632567B1 (ko) * 1999-12-31 2006-10-09 주식회사 하이닉스반도체 이에스디(ｅｓｄ) 보호회로
KR100680957B1 (ko) * 2005-01-13 2007-02-08 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR100764369B1 (ko) * 2006-08-17 2007-10-08 삼성전기주식회사 Ｅｓｄ 보호회로 및 이를 구비하는 튜너
KR101016951B1 (ko) 2007-02-15 2011-02-25 주식회사 하이닉스반도체 정전기 보호 회로

Also Published As

Publication number Publication date
KR19980066467A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US7924084B2 (en) Semiconductor device
US5745323A (en) Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
JP5274815B2 (ja) 電力供給制御回路
US7405435B2 (en) Semiconductor device having electrostatic destruction protection circuit using thyristor as protection element
US5550699A (en) Hot plug tolerant ESD protection for an IC
WO2002029950A3 (en) Electro-static discharge protection circuit
US5164874A (en) Apparatus for protecting against overvoltage
JP2006080160A (ja) 静電保護回路
US6882214B2 (en) Circuit and method for trimming locking of integrated circuits
US5124877A (en) Structure for providing electrostatic discharge protection
KR0139400B1 (ko) 오동작 방지회로 및 보호회로
CA1175503A (en) Cmos turn-on circuit
KR19980059897A (ko) 정전기(eds) 보호회로
KR100249155B1 (ko) 이에스디(esd)보호회로
KR20010093047A (ko) 전력 반도체장치
US20060198069A1 (en) Power ESD clamp protection circuit
US5521789A (en) BICMOS electrostatic discharge protection circuit
US4725912A (en) Power MOS loss of ground protection
US6101077A (en) Electrostatic protection circuit of a semiconductor device
US4845584A (en) Transistor protective circuit
JPH0548021A (ja) 半導体保護回路
US6452768B1 (en) Circuit arrangement for protecting integrated circuits against electrostatic discharges
US20020101697A1 (en) Overvoltage protector of a burn-in board
JPS615581A (ja) 保護回路
KR100202682B1 (ko) 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee