JPS615581A - 保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、トランジスタのエミッタを互いに接続して相
補連結した電界効果トランジスタ、（ＦＥＴ）に関する
ものである。保護回路の目的は、過電圧及び過電流から
トランジスタを一斉保護することである。本発明に必要
な条件はＦＥＴの入力インピーダンスが高いことである
。

従来からある一般的方法では、ツェナーダイオードをゲ
ート及びコレクタ間に接続する。この方法では、トラン
ジスタを通過する電圧値が高くなりすぎると、トランジ
スタに今までよシ高い電流が流れることによって、増加
が抑止されるようになっている。しかし、この解決法は
、電流容量が小さい回路においてのみ有効である。電流
容量が小さくなければ、電力損失によってトランジスタ
が破壊されてしまうからである。

本発明においては、トランジスタの一方に過電圧が印加
される危険がある時、これを他、方のトランジスタが保
護する（又はその逆）ことによって、上記の欠点を克服
している。保護は、供給電圧によって実施される。本発
明の利点は、電流の増加時ではなく、減少時に電圧制限
機能が働くことである。

本発明によれば、一方のトランジスタのコレクタと他方
のトランジスタのゲートとの間に２つのツェナーダイオ
ードを接続する。その作動は次の通シである。一方のト
ランジスタを通過する電圧が上昇すると、他方のトラン
ジスタの電流がその結果として減少するか、又は少なく
とも増加しない。その結果、第１トランジスタの電圧が
制限される。これは、２つの相補形トランジスタによっ
て構成されている増幅器内の合計電圧が供給電圧に常に
等しいからである。一方のトランジスタの電流は、他方
トランジスタの電流減少時に減少する。言いかえれば、
本発明による保護回路は電流及び電圧の両者を制限する
、 次に、本発明の実施例を添付の図面に基づいて説明する
。

第１図は必須基本装置、すなわちＮ形Ｆ’ＥＴ１゜電圧
源２．Ｐ形ＦＥＴ３．２個のツェナーダイオード４及び
５、バイアス源６を示している。さら＾ に、ダイオード７を追加接続することができる。

図面には、仮想負荷８も示されている。

第１図に示した保護回路は次の様に作用する。

Ｎ形トランジスタ１のコレクタを電圧源２の陽極Ａに接
続する。トランジスタ１及び３のエミｙりをＤ点で相互
接続し、この点にはさらに負荷８の一方端部も接続して
いる。Ｐ形トランジスタ３のコレクタを電圧源の陰極Ｂ
に接続する。負荷８の他方端部をＡ又はＢ又は電圧源２
の出力側ＣＫ接続する。バイヤス源６によってトランジ
スタは、零バイヤス又は零入力電流を含めて、その零入
力電流中の仕事点が規定される。第１図の電力段階の制
御電圧が、図示されていない励振増幅器から供給されて
、このバイヤス源６に加えられ゛る。また、との励振増
幅器から得られる電流は、上記の通シ接続されているツ
ェナーダイオード４又は５を破壊しないほどの大きさと
する。

ゲートアウト過程は、次の通りである。励振増幅器が電
力段階をゲートアウトする。入力電圧が４正の時、トラ
ンジスタ１の電流が増加し、そのトランジスタ１の電圧
が減少し、トランジスタ３の電圧が増加する。ここで、
電圧源２からの電圧はあまシ変動しないものとす、る。

トランジスタ３の電圧がＶｉ付近まで達すると、ツェナ
ーダイオード４が電流を・Ｂへ流し始め、これによって
、励振増幅器からの限定された電流が補償される。その
結果、トランジスタ３の電圧が常にｖｚ、となる。

Ｖｚは、トランジスタの破壊値よりもわずかに低く設定
されている。

入力電圧が負の時も、同様の過程である。

この場合、トランジスタ１の電圧がほぼＶＺ　　となる
。

第２図は、これに中央タップＣを設′けた時の電圧源２
の電圧−電流図である。破線は、ゲート＝エミッタ電圧
を無視した場合の第１図の出力側りにおける最大電圧Ｄ
ｍを表わす。近似的誤差は保護回路の質的機能にとって
問題とならない。電圧源からの直流電圧をＶｄｃ　　と
する。ツェナー電圧をＶｚ、とする。

Ｖｐは、負荷８における最大電圧である。

電圧・Ａ及び／又はＢが電圧源２の不可避内部抵抗によ
り電圧源２からの電流Ｉとともに変化するものとする。

第２図において、■は、トランジスタ１又は３を通って
電圧源２及び負荷８を通る電流であシ、供給電圧Ｖｄｃ
　　の電圧降下を引きおこす。出力側りの最大電圧は、
ツェナーダイオード４によって決定され、とのツェナー
ダイオード４は、第２図の上記説明通りに、Ｄ及び３間
の電圧を一定値Ｖｚに制限している。第２図に示すよう
に、Ｄ及びＣ間の電圧■カ゛がこの時変化する。これは
負荷８における電圧を表わしてお’）　、Ｖ　ｄ　ｃ　
＝Ｖ　ｚの時に最大値となる。

第３図は、正弦波電圧の近似値をとった台形電圧の電圧
一時間図であるが、保護回路がトランジスタの１つにお
ける最小電圧Ｖｓを制限しているため、その正弦波電圧
は切れている。

他方のトランジスタにおける最大電圧は度定値、約ｖｚ
　を越えることはありえない。ことで（式１）Ｖａｃ≦
Ｖｚ＋Ｖｓが得られる、ここで、等号はツェナーダイオ
ード４又は５による制限作用に当たる。

第３図は、時間とともに変化する電圧について説明する
ものである。同時に、供給電圧Ｖｄｃ　　が変化してい
る。ここで、ツェナーダイオード４又は５が制限作用を
実施している時、トランジスタにおける電圧の最小値Ｖ
ｓが、等号における式ｌによって決定されることがわか
る。Ｖｄｃ　　が低くて制限作用が働かない時（不等号
の場合）、ｖｓはトランジスタ１及び３の内部抵抗によ
って決まる。次の解式は負荷における最大値Ｖｐの関係
を示す、（式２：２Ｖｐ≦Ｖｚ−Ｖｓ０式１及び式２か
ら式ａ　：　２Ｖｐ≦２Ｖｚ−Ｖｄｃ　　が得られる。

この式３によりて、ｖｄｃ　の最適値が得られる。

第４図において、ダイオード９及び１ｏが各々ツェナー
ダイオード４及び５と直列に追加されてお勺、これによ
りて各トランジスタのゲートにおける電圧がコレクタよ
りも数値的に高い値をとることができる。これは、式１
においてく符号の時に最小値ＶＳを得るための実際的な
配置である。

これらのダイオードによって、ツェナーダイオードの順
方向導電が防止される。例えば、トランジスタ１のゲー
トにおいて、それのコレクタよシも高い電圧を得ようと
する時、ツェナーダイオード５の導電が防止される。、
低いコレクターエミッタ電圧において十分にトランジス
タ１をゲートアウトするためには、コレクタよシもゲー
トの電圧を高くする必要があることがわかっている。

次に、仮想実施例をあげる。バイヤス源６における電圧
を２Ｖ、電流５Ａの時のコレクターエミッタ電圧を５ｖ
とする。この場合、ゲート及びエミッタ間に１５Ｖ　の
電圧が必要である。ツェナーダイオード（例えば５）で
の順電圧降下を無視すれば、ゲートにおける電圧が２＋
５＝７Ｖに制限されるが、これでは必要電流が得られな
い。

第４図において、ツェナーダイオード１１及び１２が、
ツェナーダイオード部４及び５の一部を形成している。

技術的観点がらすれば、これらの部分を数個のツェナー
ダイオードを直列接続して構成するのが好ましい。ダイ
オード１３及び１４が、各々ダイオード９，１１及び１
０．１２を介してゲート−エミッタ電圧を制限している
。

これは、絶縁ゲートを設けたトランジスタを使用する時
に利点となる。絶縁層が非常に簿いため、ゲート及び陰
極間の破壊電圧が低いからである。

この゛配置は、適切電圧のダイオード１１及び１゜２が
すでにツェナーダイオード部４及び５に組込まれている
場合、すな゛わち、ダイオード１１及び１２が対応する
ツェナーダイオード部の一部となっている時のみ使用す
ることができる。

適切な増幅器機能を得るための絶対条件はＶｄｃ≦２Ｘ
Ｖ　ｚ　　である。通常寸法の保護回路では、Ｖｄｃ　
　が１．１〜１．２ＸＶｚであるから、従来技術に較べ
て、相当な供給電圧増加に耐えることができる。これは
、本発明の保護回路の利点の１つである。　別のさらに
明らかな利点は、トランジスタ１及び３が従来形よシも
５０〜１００チ高い出力を出すことである。つまシ、本
発明によれば、トランジスタを破壊する危険なくして高
い供給電圧２で仕事をすることができる。Ｖｂ＝トラン
ジスタの破壊電圧として、Ｖｄｃ＞Ｖｂ＞Ｖｚの時、ト
ランジスタの破壊が起きる。破壊の過程は次の通シであ
る。ツェナーダイオードのないトランジスタ１によって
、特に増幅器の電圧帰環時に、トランジスタ３の電圧が
高くなシすぎるため、トランジスタ３における等価イン
ピーダンスが低くなり、従って電流が高くなりすぎる。

負荷８が接続されていない場合にはＶｄｃ　　が増加し
がちであるため、この危険は特に大きい。

このように本発明は電圧に対して実際に二重の耐容性を
持っていると言える。ある実施例では、トランジスタの
供給する出力電圧が２５〜４０％高くなるため、電力は
５０〜１００％増加する。

ダイオード７は通常不必要であるが、バイヤス源６から
のバイヤスがツェナーダイオードの電流によって逆転す
るのを防止できる。

本発明は、別の重要な必要条件、すなわち様々な保護干
渉に対してバイヤス源６からのバイヤスが増加せずに減
少しなければならないという条件にも適合している。現
在の技術では、状況が逆であるため、零入力電流が危険
な状態まで増加する。

実際にはいずれの場合も、供給電圧が負荷の変化ととも
に、例えば２×△Ｖｄｃで変化する。無負荷電圧をＶｄ
　ｃ　＋ΔＶｄ　（！、全負荷電圧をＶ　ｄ　Ｃ−△Ｖ
　ｄ　Ｃとした時、全電力範囲で最大出力電圧が得られ
る。

本発明の利点として、これらの値を、例えば定格測定電
圧に対応した基準供給値に選定することができるのに対
し、従来技術では寸法決めを存在する最大無負荷電圧に
基づかせる必要があり、メインの故障時等には供給電圧
の増加をまったく制限できない。本発明では、出力がは
るかに高いにもかかわらず、７５〜８０％の電圧限界が
設けられている。

ここには、本発明の一実施例を示しただけであるが、幾
つかの変更を加えることが可能であることは明白である
。例えば、保護作用を表示するために、発光ダイオード
をダイオード９及び１０に直列接続してもよい。また、
例えば、トランジスタ１又は３のゲートで作動するエミ
ッタホロワを用いるなどして、ツェナーダイオードの効
力を高　　　（めることもできる。さらに、トランジス
タを並列接続してもよい。

本発明の基本的概念の範囲内で、ツェナーダイオード４
及び５と直列に、ツェナー合計電圧をわずかに変えるだ
けであるが保護回路を正確に作動させる様々な要素を、
例えば後続の電力増幅トランジスタにゲート−エミッタ
部を挿入することができる。

このように、電力増幅器における相補形電界効果トラン
ジスタ１及び３用の保護回路では、Ｎ形トランジスタ１
のコレクタが電圧源２の陽極Ａに接続されており、その
エミッタは出力端子り及びＰ形トランジスタ３のエミッ
タに接続されている。

このＰ形トランジスタのコレクタは前記電圧源２の陰極
Ｂに接続されている。第２出力端子Ｃが前記電圧源２に
接続しておシ、前記トランジスタ１及び３のゲートは、
零電圧レベルを含むほぼ一定のバイヤス源６に接続して
いる。この保護回路は、前記トランジスタ１及び３の最
大許容作動電圧と同じかそれ以下の作動電圧で、ツェナ
ーダイオード又はツェナーダイオード部４及び５によっ
て過電圧及び過電流から保護することができる。

これらのダイオード又はダイオード部は次のように接続
されている。すなわち、第１ダイオード４の陰極がトラ
ンジスタ１のゲートに、その陽極がトランジスタ３のコ
レクタに接続されている。第２ダイオード５の陽極はト
ランジスタ３のゲートに、その陰極はトランジスタ１の
コレクタに接続されている。

【図面の簡単な説明】

第１図は、本発明による保護回路の基本的接続を示す図
である。 第２図は、電圧図である。 第３図は、本発明を特徴づける電流−電圧曲烏を示す図
である。 第４図は、ゲートアウト効果の改善及び／又はより良い
ゲート保護が得られる変更例を示している。 符号の説明

Claims (4)

【特許請求の範囲】
1. （１）Ｎ形トランジスタ１のコレクタを電圧源２の陽極
   Ａに接続し、そのエミッタを出力端子Ｄ及びＰ形トラン
   ジスタ３のエミッタに接続し、このＰ形トランジスタ３
   のコレクタを前記電圧源２の陰極Ｂに接続し、第２出力
   端子Ｃを前記電圧源２に接続し、トランジスタ１及び３
   のゲートを、零電圧レベルを含むほぼ一定のバイヤス源
   ６に接続してなる電力増幅器の相補形電界効果トランジ
   スタ１及び３用の保護回路において、過電圧及び過電流
   から保護するために、前記トランジスタ１及び３の最大
   許容作動電圧と同一又はそれ以下の作動電圧を有するツ
   ェナーダイオード又ツェナーダイオード部４、５のうち
   の一方４の陰極をトランジスタ１のゲートに、その陽極
   をトランジスタ３のコレクタに接続し、他方５の陽極を
   トランジスタ３のゲートに、その陰極をトランジスタ１
   のコレクタに接続したことを特徴とするもの。
2. （２）さらに、陰極がトランジスタ１のゲートに、陽極
   がトランジスタ３のゲートに接続されたダイオードを設
   けた特許請求の範囲第１項に記載の保護回路。
3. （３）ダイオード９及び１０が、各々前記ツェナーダイ
   オード４及び５に陽極を向き合せて直列接続されている
   特許請求の範囲第１項又は第２項に記載の保護回路。
4. （４）ダイオード１３及び１４を前記トランジスタ１及
   び３の共通陰極から接続して前記ツェナーダイオード部
   ４及び５の一部とすることによつて、トランジスタ１及
   び３のゲートにおける電圧を、その陰極に関連付けて、
   制限して、ゲートの破壊を防止するようにした特許請求
   の範囲第１項、第２項又は第３項に記載の保護回路。