DE3506976A1 - Schutzschaltung - Google Patents

Description

Beschreibung Schutzschaltung

Die Erfindung betrifft eine Schutzschaltung für komplementäre Feldeffekttransistoren (FET) in einem Leistungsverstärker gemäß dem Oberbegriff des Anspruchs Die Erfindung bezieht sich auf Feldeffekttransistoren in komplementärer Kopplung, wobei die Emitter dieser FETs miteinander verbunden sind. Zweck dieser Schutzschaltung ist es, einen gleichzeitigen Schutz dieser FETs sowohl gegen Überspannungen als auch gegen überströme zu erzielen. Eine Voraussetzung für die Erfindung ist die hohe Eingangsimpedanz der FETs.

Eine bekannte Methode besteht darin, eine Zenerdiode zwischen Gate und Kollektor zu schalten. Auf diese Weise wird der FET gegenüber höheren Strömen gesperrt (is gated to higher current) wenn die Spannung über den FET zu hohe Werte erreicht, so daß dem Anstieg entgegengewirkt wird. Jedoch ist diese Lösung nur praktikabel in Schaltkreisen mit begrenzter Stromkapazität, weil sonst der FET infolge des Leistungsabfalls zerstört würde.

Die vorliegende Erfindung vermeidet diesen Nachteil dadurch, daß einer der FETs den anderen schützt (und umgekehrt), wenn der letztere Gefahr läuft, eine Überspannung zu bekommen. Der Schutz wird erreicht durch die Versorgungsspannung. Der Vorteil dieses Verfahrens besteht darin, daß der Strom abnimmt und nicht zunimmt, wenn die Spannungsbegrenzungsfunktion aktiviert wird.

Die Erfindung sieht vor, zwei Zenerdioden jeweils zwischen dem Kollektor des einen FET und dem Gate des anderen FET zu schalten. Die Arbeitsweise ist dann die folgende: Wenn die Spannung über einen der FETs ansteigt, wird der Strom in dem anderen FET gegebenenfalls abfallen oder zumindest nicht ansteigen. Damit wird die Spannung in dem ersten FET begrenzt werden, weil die Gesamtspannung im Verstärker, welche über die beiden komplementären FETs erhalten wird, konstant gleichmäßig zur Versorgungsspannung ist. Der Strom in dem einen der FETs nimmt ab, wenn der Strom im anderen FET abnimmt. Mit anderen Worten heißt dies, daß die Schutzschaltung sowohl den Strom als auch die Spannung begrenzt.

Die Erfindung soll nun in Verbindung mit der anliegenden Zeichnung näher erläutert werden; es zeigen:

Fig. 1 die grundsätzliche Schaltung der Schutzschaltung ;

Fig. 2 ein Spannungsdiagramm;

Fig. 3 die Stromspannungs-Kurvenform, welche die Erfindung kennzeichnet; und

Fig. 4 eine abgewandelte Schaltanordnung mit verbessertem Aussteuerungswirkungsgrad und/oder besserem Schutz des Gates.

Fig. 1 zeigt die unbedingt notwendigen Grundbausteine, nämlich einen N-Kanal-FET 1, eine Spannungsquelle 2, einen P-Kanal-FET 3, zwei Zenerdioden 4 und 5, und eine Vorspannungsquelle 6. Eine zusätzliche Diode

kann noch dazugeschaltet werden. Aus der Figur ist auch noch eine imaginäre Last 8 ersichtlich.

Die Arbeitsweise der Schaltung gemäß Fig. 1 ist die folgende: Der Kollektor des N-Kanal-FET 1 ist mit dem positiven Pol A der Spannungsquelle 2 verbunden. Die Emitter der FETs 1 und 3 sind zu einem Punkt D zusammengeschaltet, der auch mit einem der Enden der imaginären Last 8 verbunden ist. Der Kollektor des P-Kanal-FET 3 ist mit dem negativen Pol B der Spannungsquelle verbunden. Das andere Ende der Last 8 ist mit dem Pol A oder dem Pol B oder mit einem Ausgang C an der Spannungsquelle 2 verbunden. Die FETs benötigen eine Vorspannungsquelle 6, damit ihr Arbeitspunkt durch ihren Ruhestrom festgelegt werden kann, einschließlich der Null-Vorspannung oder des Null-Ruhestroms. Die Steuerspannung für die Leistungsstufe in Fig. 1, welche Steuerspannung von einem (hier nicht gezeigten) Antriebsverstärker (driving amplifier) kommt, ist dieser Vorspannung überlagert. Es sei auch angenommen, daß der durch diesen Antriebsverstärker erzeugte Strom nicht groß genug ist, um die Zenerdioden 4 und 5 zu zerstören, die, wie vorstehend beschrieben, angeschlossen sind.

Das Aussteuerungsverfahren umfaßt die folgenden Phasen: Der Angriffsverstärker steuert die Leistungsstufe aus. Wenn die Eingangsspannung positiv ist, steigt der Strom im FET 1 an, während die Spannung über diesen FET abfällt und die Spannung über den FET 3 ansteigt. Es sei hier angenommen, daß die Spannung aus der Spannungsquelle 2 sich in nur geringem Maße ändert. Wenn die Spannung über den FET 3 ungefähr den Wert Vz erreicht, beginnt die Zenerdiode 4 einen Strom zum Pol B zu leiten, welcher möglicherweise den begrenzten Strom vom Antriebsverstärker kompensiert. Als Ergebnis davon wird die Spannung

über den FET 3 dem Wert Vz gleich sein, welcher auf einen Wert etwas unterhalb der Durchbruchgrenze des FET festgelegt ist.

Das gleiche geschieht, wenn die Eingangsspannung negativ ist. In diesem Falle kommt die Spannung über dem FET 1 ungefähr dem Wert Vz gleich.

Fig. 2 zeigt ein Spannungs-Strom-Diagramm für die Spannungsquelle 2, wenn diese mit einem Mittenabgriff C versehen ist. Die gestrichelte Linie stellt die maximale Spannung Dm am Ausgang D in Fig. 1 dar, die dazu vorgesehen ist,daß die Gate-Emitter-Spannung unberücksichtigt bleibt. Die Annäherung ist für die qualitative Funktion der Schutzschaltung nicht von Bedeutung. Die Gleichspannung von der Spannungsquelle ist mit Vdc bezeichnet. Die Zenerspannung ist mit Vz bezeichnet.

Mit Vp ist die maximale Spannung über die Last 8 bezeichnet. Es sei angenommen, daß die Spannung A und/ oder B sich mit dem Strom I aus der Spannungsquelle 2 verändert, entsprechend dem unvermeidlichen inneren Widerstand dieser Spannungsquelle.

In Fig. 2 stellt I den Strom dar, der durch einen der FETs 1 oder 3 sowie durch die Spannungsquelle 2 und die Last 8 fließt, wobei er einen Spannungsabfall in der Versorgungsspannung Vdc verursacht. Die maximale Spannung am Ausgang D wird durch die Zenerdiode 4 bestimmt, welche durch die vorstehende Beschreibung zu Fig. 2 die Spannung zwischen den Ausgängen D und B auf den konstanten Wert Vz begrenzt. Wie in Fig. 2 gezeigt, wird dann die Spannung Vp zwischen den Ausgängen D und C variieren. Diese repräsentiert die

Spannung über die Last 8 und erreicht ihren maximalen Wert, wenn Vdc gleich Vz ist.

Fig. 3 zeigt ein Spannungs-Zeit-Diagramm für eine trapezförmig verlaufende Spannung, welche einer sinusförmigen Spannung angenähert ist, die jedoch abgehackt ist, weil die Schutzschaltung die minimale Spannung Vs über einen der FETs begrenzt. Die minimale Spannung über den anderen FET kann einen vorbestimmten Wert, ungefähr von der Gvö&e Vz, nicht überschreiten. Man erhält dann die folgende Gleichung:

Vdc _< Vz + Vs , (Gleichung 1)

wobei das Gleichheitszeichen für die Begrenzung durch die Zenerdioden 4 und 5 gilt.

Fig. 3 veranschaulicht dieses Konzept für eine sich mit der Zeit verändernde Spannung. Zur gleichen Zeit wird die Versorgungsspannung Vdc verändert. Dann gilt, daß , wenn die Zenerdiode 4 oder 5 ihre Begrenzungsfunktion ausübt, der minimale Wert der Spannung Vs über den FET durch die Gleichung (1) mit dem Gleichheitszeichen bestimmt ist. Wenn der Wert Vdc so niedrig ist, daß keine Begrenzung mehr stattfinden kann (es gilt dann das Gleichheitszeichen), dann ist Vs durch den inneren Widerstand in den FETs 1 und 3 bestimmt. Die folgende Regel gilt für die maximale Spannung Vp über die Last 8:

2Vp _< Vz - Vs (Gleichung 2).

Aus den Gleichungen 1 und 2 erhält man die folgende Gleichung (3) :

2 VP < 2Vz - Vdc (Gleichung 3).

Die Gleichung (3) gibt einen optimalen Vdc-Wert an.

In Fig. 4 sind Dioden 9 und 10 eingefügt, die in Reihe mit den Zenerdioden 4 bzw. 5 geschaltet sind, damit die Spannung an den Gates der betreffenden Transistoren einen Wert annehmen kann, der numerisch höher ist als der des Kollektors. Die ist eine praktische Ausführungsform, die angestrebt wird, um den minimalen Wert von Vs zu erreichen, wenn nämlich das <Zeichen in Gleichung (1) gilt. Die Dioden 9 und 10 hindern die Zenerdioden daran, daß sie in Vorwär.tsrichtung leiten. Zum Beispiel wird ein Leiten der Zenerdiode dann verhindert, wenn versucht wird, am Gate des FET eine höhere Spannung zu erhalten als an seinem Kollektor. Es kann sich auch als notwendig erweisen, das Gate positiver zu machen als den Kollektor, um den FET 1 bei einer niedrigen Kollektor-Emitter-Spannung genügend aussteuern zu können.

Dies wird durch den nachfolgenden imaginären Fall beispielhaft dargestellt: Es sei angenommen, daß die Spannung an der Vorspannungsquelle 6 gleich 2 V und daß die Kollektor-Emitter-Spannung gleich 5V bei einem Strom von 5 A sei, dann wird zwischen den Gate und dem Emitter eine Spannung von 15V erforderlich. Wenn man den Vorwärtsspannungsabfall in der Zenerdiode, beispielsweise in der Zenerdiode 5, vernachläßigt,. würde dies die Spannung an dem Gate auf 2 + 5 = 7V begrenzen, welche Spannung nicht den erforderlichen Strom beschaffen könnte.

In Fig. 4 sind mit den Bezugszeichen 11 und 12 Zenerdioden bezeichnet, die einen Teil der Zenerdiodenstrecken 4 und 5 bilden. Vom technischen Standpunkt ist

__g_ 3506975

es möglich, diese Zenerdiodenstrecken in Form von verschiedenen, in Reihe geschalteten Zenerdioden auszubilden. Die Dioden 13 und 14 begrenzen die Gate-Emitter-Spannung über die Dioden 9 und 11 bzw. 10 und 12. Dies ist ein Vorteil, wenn FETs mit isolierten Gates verwendet werden. Da die Isolierung sehr dünn ist, ist die Durchbruchspannung zwischen Gate und Kathode sehr niedrig. Diese Anordnung kann aber nur in Fällen angewandt werden, in denen die Zenerdioden 11 und 12 mit einer geeigneten Spannung stets in den Zenerdiodenstrecken 4 und 5 vorhanden sind, d.h. wenn die Zenerdioden 11 und 12 einen Teil dieser betreffenden Strecke bilden.

Eine absolute Bedingung für eine geeignete Verstärkerfunktion besteht dafür, daß Vdc < 2 χ liz ist. Da eine normale Dimensionierung der Schutzschaltung Vdc ~ 1,1 bis 1,2 χ Vz ergibt, kann ein beträchtliches Ansteigen der Versorgungsspannung (verglichen mit der konventionellen Technik) geduldet werden. Dies ist einer der Vorteile der hier beschriebenen Schutzschaltung.

Ein anderer, noch augenscheinlicherer Vorteil besteht darin, daß die FETs 1 und 3 eine 50 bis 100% höhere Ausgangsleistung als konventionelle Anordnungen vorsehen. Die Erfindung macht es möglich, mit einer höheren Spannung der Spannungsquelle 2 zu arbeiten, ohne Gefahr zu laufen, daß in den Transistoren Durchbrüche auftreten. Dies würde andererseits der Fall sein, wenn Vdc > Vb > Vz ist, wobei Vb gleich die Durchbruchspannung des Transistors ist. Der Durchbruchmechanismus kann wie folgt beschrieben werden: Der FET 1 ohne Zenerdioden würde zu hohe Spannungen über den FET 3 erzeugen -insbesondere im Falle einer Spannungsgegenkopplung über den Verstärker- welches sich in einer niedrigen äquivalen-

ten Impedanz und demzufolge einem zu großen Strom im FET 3 ausdrücken würde. Dieses Risiko ist besonders groß, wenn die Last 8 nicht dazwischengeschaltet ist, weil dann Vdc zum Ansteigen neigt.

Man kann also sagen, daß die Erfindung praktisch eine zweifache Toleranz gegenüber Spannungen vorsieht. Eine entsprechende Dimensionierung sieht vor, daß der Transistor eine 25 bis 40% höhere Ausgangsspannung liefert, was eine 50 bis 100% höhere Leistung bedeutet.

Die Diode 7 ist normalerweise nicht notwendig, sie kann aber verhindern, daß die Vorspannung von der Vorspannungsquelle 6 durch die Zenerdiodenströme umgekehrt wird .

Die Erfindung erfüllt außerdem eine andere wichtige Forderung, nämlich, daß die Vorspannung aus der Vorspannungsquelle 6 nicht vergrößert werden muß -sondern vielmehr verkleinert werden kann- in Verbindung mit den verschiedenen Arten von Schutzmaßnahmen. Beim gegenwärtigen Stand der Technik ist die Situation umgekehrt, was zu einem gefährlichen Ansteigen des Ruhestroms führt.

In allen praktischen Fällen ändert sich die Versorgungsspannung mit sich verändernder Belastung, z.B. mit 2 χ AVdc. Eine maximale Ausgangsspannung wird innerhalb des gesamten Leistungsbereichs erhalten, wenn die Nulllastspannung gleich Vdc + AVdc ist und wenn die Vollastspannung gleich Vdc - Δ Vdc ist. Der durch die Erfindung erzielte Vorteil besteht darin, daß diese Werte bei

einem typischen Versorgungsspannungswert gewählt werden können -der z.B. der nominellen Netzspannung entsprichtwährend bei der konventionellen Technik die Dimensionierung auf der höchsten vorkommenden Nullastspannung erfolgen muß, ohne daß irgendwelche Spielräume für den Anstieg der Versorgungsspannung im Falle von Netzausfällen usw. vorgesehen werden. Die vorliegende Erfindung bietet einen Spannungsspielraum von 75 bis 80% trotz der weit höheren Ausgangsleistung.

Obwohl nur ein Ausführungsbeispiel hier näher beschrieben wurde, ist es selbstverständlich, daß verschiedene Abwandlungen im Rahmen der Erfindung möglich sind. So können z.B. LEDs mit den Dioden 9 und 10 geschaltet werden, um die Schutzfunktion optisch anzuzeigen. Ein anderes Beispiel besteht darin, daß die Wirkung der Zenerdioden, beispielsweise durch Verwendung von Emitterverstärkern, die auf die Gates der FETs 1 oder 3 wirken, verstärkt wird. Ein drittes Anwendungsbeispiel wäre eine Parallelschaltung der FETs.

Ohne den Grundgedanken der Erfindung zu verlassen, ist es möglich -in Serie mit den Zenerdioden 4 und 5-verschiedene Elemente einzusetzen, welche die totale Zenerspannung nur auf einen niedrigen Wert modifizieren, die aber ein einwandfreies Funktionieren der Schutzschaltung noch gewährleisten. Beispielsweise können Gate-Emitter-Strecken in den nachfolgenden leistungsverstärkenden Transistoren vorgesehen sein.

Claims (4)

1. Bengt Gustaf Olsson 35üö9 /6 _{ols O185 p}

   S-132OO Saltsjö-Boo 27.Febr.1985

   Patentansprüche

   Schutzschaltung für komplementäre Feldeffekttransistoren (FETs) in einem Leistungsverstärker, bestehend aus einem N-Kanal-FET, dessen Kollektor an dem positiven Pol einer Spannungsquelle angeschlossen ist und dessen Emitter einerseits an eine Ausgangsklemme angeschlossen und andererseits mit dem Emitter » eines P-Kanal-FET verbunden ist, wobei der Kollektor dieses P-Kanal-FET an den negativen Pol der genannten λ Spannungsquelle angeschlossen ist, wobei außerdem eine zweite Ausgangsklemme ebenfalls an diese Spannungsquelle angeschlossen ist, und wobei die Gates der FETs an eine im wesentlichen konstante Vorspannungsquelle, die den Null-Spannungspegel liefert, angeschlossen sind, dadurch gekennzeichnet , daß zum Schutz gegen Überspannungen oder Überströme Zenerdioden (4,5) oder Zenerdioden-Ketten mit Arbeitsspannungen niedriger als oder gleich groß wie die maximal zulässige Arbeitsspannung der FETs (1,3) derart geschaltet sind, daß die erste Zenerdiode (4) mit ihrer Kathode mit dem Gate des N-Kanal-FET (1) und mit ihrer Anode mit dem Kollektor des P-Kanal-FET (3) verbunden ist, während die zweite Zenerdiode (5) mit ihrer Anode

   mit dem Gate des P-Kanal-FET (3) und mit ihrer Kathode mit dem Kollektor des N-Kanal-FET (1) verbunden ist.
2. 2. Schutzschaltung nach Anspruch 1, dadurch gekennzeichnet , daß eine Diode (7) mit ihrer Kathode mit dem Gate des N-Kanal-FET (1) und mit ihrer Anode mit dem Gate des P-Kanal-FET (3) verbunden ist.
3. 3. Schutzschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß Dioden (9, 10) in Serie und gegengerichtet mit den Zenerdioden (4, 5) geschaltet sind.
4. 4. Schutzschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß Dioden (13,14) von der gemeinsamen Kathode (= Source) der FETs (1,3) aus mit Teilen der Zenerdioden-Ketten (4 bzw. 5) so verbunden sind, daß die Spannung an den Gates der FETs (1, 3) -bezogen auf ihre Kathoden- begrenzt ist, um einen Kurzschluß in den Gates zu vermeiden.