DE3105693C2 - - Google Patents
Info
- Publication number
- DE3105693C2 DE3105693C2 DE3105693A DE3105693A DE3105693C2 DE 3105693 C2 DE3105693 C2 DE 3105693C2 DE 3105693 A DE3105693 A DE 3105693A DE 3105693 A DE3105693 A DE 3105693A DE 3105693 C2 DE3105693 C2 DE 3105693C2
- Authority
- DE
- Germany
- Prior art keywords
- main surface
- drain
- zone
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 13
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005686 electrostatic field Effects 0.000 description 3
- 238000001894 space-charge-limited current method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein vertikales MOSFET-Bauelement
gemäß dem Oberbegriff des Anspruchs 1. MOSFET-Bauelemente
(MOSFET = Metall-Oxid-Halbleiter-Feldeffekttransistor)
gehören zu den Feldeffekttransistoren mit isoliertem Gate
(IGFET). Die Erfindung bezieht sich insbesondere auch auf
vertikale, doppelt diffundierte Bauelemente (VDMOS-Transisto
ren).
Ein herkömmlicher IGFET ist ein Unipolar-Transistor. In
einem solchen Bauelement kann Strom von einer Sourcezone
durch einen Kanal in einer Basiszone zur Drainzone flie
ßen. Die Source-, Kanal- und Drainzonen sind N- oder p-
leitend, die Basiszone besitzt jeweils entgegengesetzten
Leitungstyp. Der Kanal wird mit Hilfe eines durch Ladun
gen auf einer benachbarten Gate-Elektrode erzeugten elek
trostatischen Feldes induziert oder entfernt, je nach dem
ob es sich um ein Bauelement des Anreicherungstyps oder
des Verarmungstyps handelt. Die Gate-Elektrode liegt zwi
schen der Source-Elektrode und der Drain-Elektrode.
Source- und Drain-Elektroden werden auf die entsprechen
den Source- und Drainzonen gesetzt. In einem MOSFET-Bau
element wird die Gate-Elektrode mit Hilfe einer Oxid
schicht gegenüber der Oberfläche des jeweiligen Halblei
terkörpers isoliert.
In vertikalen MOSFET-Bauelementen werden die Source- und
Drain-Elektroden auf gegenüberliegenden Oberflächen des
Halbleiterkörpers angeordnet. Sie verursachen daher einen
im wesentlichen vertikalen, d. h. senkrecht zu den kontak
tierten Oberflächen des Halbleiterkörpers verlaufenden
Strom durch das Bauelement. Dabei befindet sich die Gate
Elektrode auf derselben Halbleiteroberfläche wie die
Source-Elektrode. Dadurch entsteht eine Konfiguration, in
der der Stromfluß durch den Kanal unter dem Gate durch
eine horizontale Komponente (parallel zu der Halbleit
teroberfläche) besitzt. Der Übergang von dem entsprechen
den horizontalen in den vertikalen Stromfluß führt jedoch
zu einer Stromverdichtung bzw. Stromeinschnürung. Hier
durch wird die Bauelementleistung durch Verminderung der
maximal erreichbaren Spannungsverstärkung begrenzt.
Außerdem überdeckt das Gate in typischen VDMOS-Strukturen
den dem Kanal benachbarten Teil der Drainzone, so daß
eine Gate-Drain-Kapazität CGD zu berücksichtigen ist.
Nach Multiplikation der Spannungs-Verstärkung
des Bauelements - das ist die Änderung der Drain-Spannung
VD relativ zur Gate-Spannung VG bei festem Drain-Wider
stand RD wird diese Kapazität als Miller-Rückkopplungska
pazität bezeichnet. Die Rückkopplungskapazität beein
trächtigt den Betrieb des Bauelements bei hohen Geschwin
digkeiten und Spannungen.
In der US-PS 38 45 495 wird ein doppelt diffundiertes,
planares MOSFET-Bauelement beschrieben. Alle Zonen und
Elektroden dieses Bauelements befinden sich an einer ein
zigen, ebenen Halbleiterfläche. Dort folgen - z. B. kon
zentrisch - aufeinander eine Sourcezone, eine Basiszone,
ein Substratbereich und eine Drainzone; über dem eben
falls als Drain wirkenden Substratbereich befindet sich
eine sogenannte Feldplatte, die gegenüber dem über der
Basiszone liegenden Gate isoliert ist. Die Feldplatte
dient im Bekannten dazu, die an den Übergang von Basis-
und Drainzone angrenzende Verarmungszone möglichst weit
in die Drainzoe an der Halbleiteroberfläche auszudehnen.
Dadurch wird beabsichtigt, das elektrische Feld an der
Oberfläche zu vermindern und so einem Durchbruch im In
nern des Halbletierkörpers und nicht an dessen Oberfläche
stattfinden zu lassen.
Durch die nach der vorgenannten US-PS 38 45 495 vorgese
hene Trennung von Gate-Elektrode und Feldplatte wird die
Drain/Gate-Rückkopplungskapazität vermindert. Außerdem
können Gate und Feldplatte unabhängig voneinander vorge
spannt werden. Das bekannte Bauelement ist aber wegen
seines planaren Aufbaus mit allen aktiven Zonen und Elek
troden auf einer ebenen Halbleiterfläche mit einem verti
kalen MOSFET-Bauelement insbesondere wegen der innerhalb
des Halbleiterkörpers stattfindenden Prozesse nicht ver
gleichbar; insbesondere kann die oben genannte Stromver
dichtung nicht auftreten.
Ein vertikales MOSFET-Bauelement wird in der US-PS
39 50 777 beschrieben. Bei diesem für höchste Frequenzen
ausgelegten Bauelement soll die Kanallänge verkleinert
werden, ohne die Durchbruchspannung zu vergrößern. Zu
diesem Zweck wird im Bekannten eine Gate-Elektrode vorge
sehen, die sich an einer Halbleiteroberfläche über die
Drainzone, die Basiszone und die Sourcezone hinweger
streckt, ohne daß nach den dortigen Angaben die Frequenz
charakteristiken des Bauelements verschlechtert würden.
Außerdem soll bei diesem Bauelement, ähnlich wie im Falle
der US-PS 38 45 495, die Rückkopplungskapazität zwischen
Gate und Drain vermindert werden. Hierzu wird die Vergrö
ßerung der Dicke der Isolierschicht oberhalb der Drain
zone - relativ zur Dicke der Gate-Isolierschicht oberhalb
des Kanals - vorgesehen.
Der Erfindung liegt die Aufgabe zugrunde, ein vertikales
MOSFET-Bauelement mit verminderter Rückkopplungskapazität
und zugleich verminderter Stromverdichtung zu schaffen,
so daß das Bauelement für höhere Frequenzen und höhere
Spannungen einsetzbar ist. Die erfindungsgemäße Lösung
wird im Patentanspruch 1 beschrieben. Verbesserungen und
weitere Ausgestaltungen der Erfindung werden in den Un
teransprüchen angegeben.
Bei dem vertikalen MOSFET-Bauelement werden die Rückkopp
lungskapazität und die Stromversorgung erfindungsgemäß
durch eine einzige Maßnahme, nämlich durch die Schirm
elektrode, minimiert. Die Schirmelektrode soll nahe der
Gate-Elektrode auf dem Teil des an die erste Hauptfläche
heranreichenden Drain-Fortsatzes liegen, der dem Kanalbe
reich benachbart ist. Da die Schirmelektrode bei Betrieb
des Bauelements mit einer konstanten Spannung - und nicht
mit der gegebenenfalls hochfrequent oszillierenden Span
nung des Gates - zu beaufschlagen ist, trägt sie nicht zu
einer Rückkopplungskapazität bei. Da weiterhin die mit
einer konstanten Spannung zu beaufschlagende Schirmelek
trode oberhalb des Drain-Fortsatzes ein konstantes elek
trostatisches Feld an der ersten Hauptfläche erzeugt,
werden in diesem Bereich die Leitfähigkeit erhöht und der
raumladungsbegrenzte Strom angereichert.
Anhand der schematischen Darstellung in der Zeichnung
wird die Erfindung näher erläutert. Es zeigt
Fig. 1 einen Schnitt durch ein herkömmliches VDMOS-Bau
element; und
Fig. 2 einen Schnitt durch ein erfindungsgemäßes VDMOS-
Bauelement.
Fig. 1 zeigt ein bekanntes VDMOS-Bauelement 10 mit einem
im wesentlichen planaren Substrat 12, das eine erste und
eine zweite Hauptfläche 14 bzw. 16 besitzt. An die Haupt
flächen grenzen eine Sourcezone 18, eine Basiszone 20 und
eine Drainzone 22 abwechselnden Leitungstyps an. Zur
Drainzone 22 gehören ein Bereich 24 relativ hohe Leitfä
higkeit, der an die zweite Hauptfläche 16 angrenzt, und
ein Drain-Fortsatz 26 geringerer Leitfähigkeit, der bis
zur ersten Hauptfläche 14 reicht. Bei einem typischen
Aufbau erstreckt ein durch den Drain-Fortsatz 26 ge
teiltes Paar von Basiszone 20 von der ersten Hauptfläche
14 aus in das Substrat 12 hinein und bildet ein Paar PN-
Übergänge 23 an der Grenze von Basis- und Drainzone. In
nerhalb der Grenzen der Basiszone 20 erstreckt sich ein
entsprechendes Paar von Sourcezonen 18 von der ersten
Hauptfläche 14 aus in das Substrat. Die Sourcezonen wer
den mit Bezug auf den dazwischenliegenden Drain-Fortsatz
26 so angeordnet, daß ein Paar Kanalbereiche 28 an der
ersten Oberfläche 14 jeder Basiszone 20 zu bilden ist.
Über die zweite Hauptfläche 16 erstreckt sich eine Drain-
Elektrode 30 und kontaktiert den relativ gut leitenden
Bereich 24 der Drainzone 22. Auf der ersten Hauptfläche
14 werden jede Sourcezone 18 und Basiszone 20 in einem
von dem Kanalbereich 28 abgewandten Bereich mit Hilfe ei
ner Source-Elektrode 32 kontaktiert. Auf der ersten
Hauptfläche 14 wird sowohl über dem Paar von Kanalberei
chen 28 als auch über dem sich zwischen die Kanalbereiche
erstreckenden Drain-Fortsatz 26 ein Gate 34 angeordnet.
Das Gate 34 umfaßt typisch ein Gate-Oxid 36 auf der
Hauptfläche 14 und eine Gate-Elektrode 38 auf dem Oxid.
In Fig. 2 wird ein erfindungsgemäßes VDMOS-Bauelement 50
im Schnitt dargestellt. Im Innern ist die Struktur des
Halbleiterkörpers bei dem Baulement 50 im wesentlichen
ähnlich derjenigen des bekannten Bauelements 10 nach Fig. 1.
Daher werden in Fig. 2 für gleiche oder sich entspre
chende Teile und Bereiche dieselben Bezugszeichen wie in
Fig. 1 benutzt. Das gilt auch für die Drain-Elektrode 30
und die Source-Elektrode 32. Es wird jedoch eine vom Be
kannten abweichende Gate-Elektrode 52 vorgesehen. Diese
wird im erfindungsgemäßen Ausführungsbeispiel nach Fig. 2
über jedem Kanalbereich 28 angeordnet und gegenüber der
ersten Hauptfläche 14 durch eine Oxidschicht 54 isoliert.
Erfindungsgemäß wird an der ersten Hauptfläche 14 eine
isolierte Schirmelektrode 56 so angeordnet, daß sie über
dem an die Kanalbereiche 28 angrenzenden Drain-Fortsatz
26 liegt. In einem bevorzugten Ausführungsbeispiel soll
eine Kante 58 jeder Gate-Elektrode 52 direkt über dem Ba
sis/Drain-Übergang 23 liegen, und die Schirm-Elektrode 56
soll bis nahe an die Kante 58 heranreichen, aber noch ge
genüber der Kante 58 isoliert sein. Die Schirm-Elektrode
56 wird gegenüber der ersten Hauptfläche 14 mit Hilfe
derselben Oxid-Schicht 54 isoliert, die auch zum Isolie
ren der Gate-Elektroden 52 dient. Die Gate-Elektroden und
die Schirm-Elektrode müssen jedoch nicht auf ein und der
selben kontinuierlich durchgehenden Oxid-Schicht liegen.
In einem typischen Bauelement 50 liegt die Kanallänge in
der Größenordnung von 5 Mikrometern, die Dicke der Oxid
schicht 54 beträgt etwa 100 Nanometer, und der Abstand
zwischen Gate- und Schirm-Elektrode liegt in der Größen
ordnung von 100 Nanometern bis 5 Mikrometern.
Das erfindungsgemäße Bauelement 50 läßt sich mit in der
Halbleiterindustrie bekannten Verfahren herstellen. Ein
solches Verfahren wird in der US-PS 40 55 884 beschrie
ben. Als Änderung bzw. Ergänzung des bekannten Verfahrens
ist zum Herstellen der erfindungsgemäßen Struktur ledig
lich das zusätzliche Erzeugen des Musters der Schirmelek
trode 56 sowie der Schirmelektrode selbst erforderlich.
Im wesentlichen kann dabei auf dieselbe Weise vorgegangen
werden wie beim Herstellen einer Standard-Gate-Elektrode.
Es sei darauf hingewiesen, daß es sich bei dem beschrie
benen, ein Paar von Basis- und Sourcezonen enthaltenden
VDMOS-Bauelement 50 lediglich um ein bevorzugtes Ausfüh
rungsbeispiel der Erfindung handelt. Unter die Erfindung
fällt beispielsweise auch ein Bauelement mit jeweils ei
ner einzelnen Basis- und Sourcezone. Weiterhin ist darauf
hinzuweisen, daß anstelle der in der Zeichnung verwende
ten Folge von Leitungstypen mit einem N-Kanal-Bauelement
auch eine Umkehrung der Leitngstypen mit einem P-Kanal-
Bauelement ein weiteres Ausführungsbeispiel der Erfindung
darstellte.
Das VDMOS-Bauelement 50 kann ferner Bestandteil eines
größeren Bauelements sein. Beispielsweise kann das grö
ßere Bauelement eine Vielzahl von Bereichen enthalten,
die jeder einen Querschnitt gemäß Fig. 2 haben. Diese
Vielzahl von Bauelementen kann in der auf dem Gebiet der
Halbleitertechnik bekannten Form eines ineinanderfin
gierten Gitters oder einer Mäander-Gate-Struktur vorlie
gen.
Das erfindnungsgemäße VDMOS-Bauelement 50 ist namentlich
zum Betrieb bei hoher Leistung und hoher Frequenz ge
eignet; es kann sowohl im Anreicherungs- als auch im Ver
armungsbereich angewendet werden. Typische passende Be
triebsbedingungen sind beispielsweise bei einem N-Kanal-
Bauelement des Anreicherungstyps eine geerdete Source-
Elektrode 32, eine mit etwa 400 Volt beaufschlagte Drain-
Elektrode 30 und eine mit zwischen 0 und etwa 30 Volt bei
einer Frequenz in der Größenordnung von 100 MHz versorgte
Gate-Elektrode 52. Die Schirmelektrode 56 wird dabei auf
einer im wesentlichen konstanten, positiven Vorspannung
gehalten, die ähnlich groß aber in typischen Fällen grö
ßer als die Gate-Vorspannung ist. In dem Beispiel soll
die Schirmelektrode 56 mit einer Vorspannung in der Grö
ßenordnung von 30 bis 60 Volt beaufschlagt werden.
Der Stromfluß 60 durch das Bauelement verläuft im wesent
lichen vertikal, d. h. senkrecht zu den Hauptflächen 14
und 16; er enthält jedoch auch eine horizontale Kompo
nente. Ladungsträger fließen im wesentlichen horizontal
von den Sourcezonen 18 aus durch die Kanalbereiche 29 zum
Drain-Fortsatz 26 und von dort aus im wesentlichen verti
kal durch die Drainzone 22 zur Drain-Elektrode 30.
Durch die Gegenwart der Schirmelektrode 56 wird die Lei
stung des Bauelements 50 beträchtlich verbessert. Wie
oben erläutert worden ist, überdeckt die Gate-Elektrode
38 im bekannten Bauelement 10 den Drain-Fortsatz 26 auf
der ersten Hauptfläche 14 und verursacht dadurch die un
erwünschte Miller-Rückkopplungkapazität bei Betrieb des
Bauelements. Im erfindungsgemäßen Bauelement 50 wird die
Miller-Rückkopplungskapazität dadurch auf einen minimalen
(nicht mehr störenden) Wert herabgesetzt, daß die Gate-
Elektrode 58 nur noch über den Kanalbereich 28 angeord
net wird. Obgleich die Schirmelektrode 56 den Drain-Fort
satz 26 überdeckt, trägt sie nicht zur Rückkopplungskapa
zität bei, weil sie mit einer konstanten Spannung und
nicht mit der typisch oszillierenden Spannung des Gates
34 beaufschlagt wird.
Durch die Schirmelektrode 56 wird außerdem das Maß der
Stromverdichtung bzw. -einschnürung auf ein Minimum her
abgesetzt, wodurch erreicht wird, daß der für den Strom
fluß zur Verfügung stehende, raumladungsbegrenzte Ober
schnitt des Drain-Fortsatzes 26 vergrößert wird. Die von
einer Verstärkung des elektrischen Feldes begleitete
Stromeinschnürung bzw. -verdichtung tritt am Übergang des
horizontalen Stromflusses (durch die Kanalbereiche 28)
zum vertikalen Stromfluß (durch den Drain-Fortsatz 26)
auf. Die Einschnürung ist am schärfsten in den Bereichen,
an denen die PN-Übergänge 23 die erste Hauptfläche 14
schneiden. Raumladungsbegrenzter Strom in dem Drain-Fort
satz 26 ist eine Funktion der Zahl der Majoritätsträger
in dem Bereich.
Bei Betrieb des erfindungsgemäßen Bauelements 50 wird
durch die Existenz der Schirmelektrode 56 oberhalb des
Drain-Fortsatz 26 ein konstantes elektrostatisches Feld
an der Hauptfläche 14 des Drain-Fortsatzes erzeugt. Die
ses Feld zieht Ladungsträger in den Bereich, erhöht die
Leitfähigkeit und reichert den raumladungsbegrenzten
Strom an der Hauptfläche 14 des Drain-Fortsatzes 26 an.
Die Schirmelektrode 56 vermindert die Stromverdichtung
bzw. -einschnürung im Drain-Fortsatz 26 bis auf ein sol
ches Maß, daß ein elektrostatisches Feld erzeugt wird,
das größer als das durch die oszillierende Gate-Spannung
verursachte Feld ist.
Die Erfindung wurde zwar unter Bezugnahme auf VDMOS-
Strukturen, d. h. auf vertikale, doppelt diffundierte MOS-
Bauelemente näher erläutert. Die erfindungsgemäße Schirm
elektrode kann aber auch im VMOS-Bauelementen, also MOS-
Bauelementen mit V-Nut und in planaren MOS-Strukturen an
gewendet werden. In VMOS- und planaren MOS-Bauelementen
liegt die erfindungsgemäße Schirmelektrode ebenfalls auf
dem an den Kanalbereich der Basiszone angrenzenden Drain-
Fortsatz. Auch in diesem Fall werden durch die Schirm
elektrode die Miller-Rückkopplungskapazität und die
Stromverdichtung bzw. -einschnürung minimiert und gleich
zeitig das Niveau des raumladungsbegrenzten Stroms in der
Drainzone erhöht.
Claims (5)
1. Vertikales MOSFET-Bauelement mit einem gegenüberlie
gende, erste und zweite Hauptflächen (14, 16) aufwei
senden, halbleitenden Substrat (12) und folgenden
weiteren Merkmalen:
- a) eine sich über die zweite Hauptfläche (16) er streckende und einen bis zur ersten Hauptfläche (14) reichenden Drain-Fortsatz (26) besitzende Drainzone (22);
- b) eine sich in das Substrat (12) von der ersten Hauptfläche (14) aus erstreckende und durch den Drain-Fortsatz (26) begrenzte Basiszone (20);
- c) eine sich innerhalb der Grenzen der Basiszone (20) von der ersten Hauptfläche (14) aus in das Substrat (12) erstreckende Sourcezone (18);
- d) einen an der ersten Hauptfläche (14) durch die Sourcezone (18) und den Drain-Fortsatz (26) de finierten Kanalbereich (28);
- e) eine die Sourcezone (18) und die Basiszone (20) an der ersten Hauptfläche (14) kontaktierende Source-Elektrode (32);
- f) eine die Drainzone (22) an der zweiten Hauptfläche (16) kontaktierende Drain-Elektrode (30); und
- g) eine isolierte Gate-Elektrode (52) auf der ersten Hauptfläche (14) über dem Kanalbereich (28), dadurch gekennzeichnet, daß an der ersten Hauptfläche (14) über dem Drain-Fort satz (26) eine gegenüber der Gate-Elektrode (52) iso lierte Schirmelektrode (56) angeordnet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß zur Drainzone (22) ein an der zweiten Hauptfläche
(16) angrenzender, mit der Drain-Elektrode (30) kontak
tierter, relativ gut leitender Bereich (24) gehört.
3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzei
net, daß der Drain-Fortsatz (26) an der ersten Haupt
fläche (14) ein Paar von Basiszonen (20) mit einem
darin befindlichen Paar von Sourcezonen (18) sowie
Kanalbereichen (28) teilt, und daß ein Paar isolierter
Gate-Elektroden (52) auf der ersten Hauptfläche (14)
über dem Paar von Kanalbereichen (28) liegt.
4. Bauelement nach einem der Anspruch 1 bis 3, dadurch
gekennzeichnet, daß unter den Gate- und Schirmelektro
den (52, 56) eine Oxidschicht (54) angeordnet ist.
5. Bauelement nach Anspruch 3 oder 4, dadurch gekennzeich
net, daß sich auf der ersten Hauptfläche (14) auf dem
Sourcezonenpaar (18) ein Paar von Source-Elektroden
(32) befindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12371580A | 1980-02-22 | 1980-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3105693A1 DE3105693A1 (de) | 1981-11-26 |
DE3105693C2 true DE3105693C2 (de) | 1992-12-10 |
Family
ID=22410424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813105693 Granted DE3105693A1 (de) | 1980-02-22 | 1981-02-17 | "mosfet-bauelement" |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS56131961A (de) |
DE (1) | DE3105693A1 (de) |
FR (1) | FR2476914B1 (de) |
GB (1) | GB2070331B (de) |
IT (1) | IT1135091B (de) |
PL (1) | PL136606B1 (de) |
SE (1) | SE456291B (de) |
YU (1) | YU41520B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57141964A (en) * | 1981-02-26 | 1982-09-02 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field effect transistor |
DE3210353A1 (de) * | 1982-03-20 | 1983-09-22 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte darlingtonschaltung |
EP0205639A1 (de) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Bidirektionaler Leistungsfeldeffekttransistor mit substratbezogener Feldplatte |
US4577208A (en) * | 1982-09-23 | 1986-03-18 | Eaton Corporation | Bidirectional power FET with integral avalanche protection |
EP0207178A1 (de) * | 1985-06-25 | 1987-01-07 | Eaton Corporation | Bidirektionaler Leistungsfeldeffekttransistor mit Feldstaltung |
DE3465225D1 (en) * | 1983-02-17 | 1987-09-10 | Nissan Motor | A vertical-type mosfet and method of fabricating the same |
EP0205640A1 (de) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Lateraler bidirektionaler Feldeffekttransistor mit einem Einschnitt und einer Feldplatte |
SG165138A1 (en) * | 2000-07-12 | 2010-10-28 | Inst Of Microelectronics | A semiconductor device |
US20060118832A1 (en) * | 2003-01-21 | 2006-06-08 | North-West University | Fast switching power insulated gate semiconductor device |
US7276747B2 (en) * | 2005-04-25 | 2007-10-02 | Semiconductor Components Industries, L.L.C. | Semiconductor device having screening electrode and method |
CN102569386B (zh) * | 2010-12-17 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的vdmos器件及其制备方法 |
CN102569385B (zh) * | 2010-12-17 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的vdmos结构及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1132810A (en) * | 1966-03-30 | 1968-11-06 | Matsushita Electronics Corp | Field-effect transistor having insulated gates |
GB1316555A (de) * | 1969-08-12 | 1973-05-09 | ||
US3845495A (en) * | 1971-09-23 | 1974-10-29 | Signetics Corp | High voltage, high frequency double diffused metal oxide semiconductor device |
GB1423449A (en) * | 1973-07-27 | 1976-02-04 | Standard Telephones Cables Ltd | Semiconductor device |
JPS52106688A (en) * | 1976-03-05 | 1977-09-07 | Nec Corp | Field-effect transistor |
-
1981
- 1981-01-13 SE SE8100148A patent/SE456291B/sv not_active IP Right Cessation
- 1981-01-20 IT IT19216/81A patent/IT1135091B/it active
- 1981-02-12 GB GB8104365A patent/GB2070331B/en not_active Expired
- 1981-02-17 DE DE19813105693 patent/DE3105693A1/de active Granted
- 1981-02-18 JP JP2362181A patent/JPS56131961A/ja active Granted
- 1981-02-19 YU YU424/81A patent/YU41520B/xx unknown
- 1981-02-20 FR FR8103443A patent/FR2476914B1/fr not_active Expired
- 1981-02-20 PL PL1981229786A patent/PL136606B1/pl unknown
Also Published As
Publication number | Publication date |
---|---|
YU41520B (en) | 1987-08-31 |
GB2070331A (en) | 1981-09-03 |
PL229786A1 (de) | 1981-09-18 |
FR2476914A1 (fr) | 1981-08-28 |
SE456291B (sv) | 1988-09-19 |
YU42481A (en) | 1983-06-30 |
DE3105693A1 (de) | 1981-11-26 |
JPH0213830B2 (de) | 1990-04-05 |
IT1135091B (it) | 1986-08-20 |
IT8119216A0 (it) | 1981-01-20 |
FR2476914B1 (fr) | 1985-10-18 |
PL136606B1 (en) | 1986-03-31 |
SE8100148L (sv) | 1981-08-23 |
GB2070331B (en) | 1984-05-23 |
JPS56131961A (en) | 1981-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10212144B4 (de) | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle | |
DE10212149B4 (de) | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität | |
DE3110230C3 (de) | Vertikales MOSFET-Bauelement | |
DE602004012311T2 (de) | Feldeffekttransistor mit isoliertem graben-gate | |
DE10353387B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung | |
DE3145230A1 (de) | "halbleiteranordnung" | |
DE3537004A1 (de) | Vdmos-baustein | |
DE3105693C2 (de) | ||
DE10203164A1 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE2619663B2 (de) | Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung | |
DE2611338A1 (de) | Feldeffekttransistor mit sehr kurzer kanallaenge | |
DE102004041622A1 (de) | Halbleiterbauteil | |
DE3787484T2 (de) | Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate. | |
DE10335118A1 (de) | Halbleitervorrichtung | |
DE102004059627B4 (de) | Halbleitervorrichtung mit einem Hochpotentialinselbereich | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE102009011349B4 (de) | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips | |
DE102004002723A1 (de) | Halbleiterbauelement mit einem SOI-Aufbau | |
DE102011009487B4 (de) | Asymmetrischer Hochvolt-JFET und Herstellungsverfahren | |
DE2724165A1 (de) | Oberflaechen-feldeffekttransistorvorrichtung | |
DE112013002260B4 (de) | Herstellungsverfahren einer integrierten Schaltung | |
DE10085054B4 (de) | Trench-IGBT | |
EP1273043B1 (de) | Cmos-kompatibler lateraler dmos-transistor | |
DE3731000C2 (de) | Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |