PL136606B1 - Mosfet device of vertical structure - Google Patents

Mosfet device of vertical structure Download PDF

Info

Publication number
PL136606B1
PL136606B1 PL1981229786A PL22978681A PL136606B1 PL 136606 B1 PL136606 B1 PL 136606B1 PL 1981229786 A PL1981229786 A PL 1981229786A PL 22978681 A PL22978681 A PL 22978681A PL 136606 B1 PL136606 B1 PL 136606B1
Authority
PL
Poland
Prior art keywords
drain region
region
gate
source
channel
Prior art date
Application number
PL1981229786A
Other languages
English (en)
Other versions
PL229786A1 (pl
Inventor
Alvin M Goodman
Ramon U Martinelii
Original Assignee
Rca Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rca Corp filed Critical Rca Corp
Publication of PL229786A1 publication Critical patent/PL229786A1/xx
Publication of PL136606B1 publication Critical patent/PL136606B1/pl

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Przedmiotem wynalazku jest przyrzad MOSFET o strukturze pionowej, zwlaszcza tranzystor polowy z izo¬ lowana bramka, taki jak tranzystor polowy MOS, a w szczególnosci tranzystor polowy MOS o strukturze piono¬ wej wytworzony przy zastosowaniu metody podwójnej dyfuzji.Znany tranzystor polowy z izolowana bramka przedstawia soba tranzystor unipolarny, w którym prad plynie z obszaru zródla przez kanal w obszarze podloza do obszaru drenu. Obszary zródla, kanalu i drenu sa obszarami o przewodnictwie typu n lub p, natomiast podloze stanowi obszar o przewodnictwie przeciwnego typu. Kanal jest indukowany (w przyrzadzie typu wzbogaconego) lub eliminowany (w przyrzadzie typu zubozo¬ nego) na skutek wytworzenia pola elektrostatycznego, wywolanego przez ladunki elektryczne gromadzone na usytuowanej w poblizu bramce. Zwykle bramka jest usytuowana miedzy zródlem i drenem, wytworzonymi odpowiednio na obszarze zródla i na obszarze drenu. W przyrzadzie MOSFET bramka jest odizolowana od powierzchni pólprzewodnika przez warstwe tlenku.W przyrzadach MOSFET o strukturze pionowej zródlo i dren sa usytuowane na przeciwleglych powierzch¬ niach pólprzewodnika. Powoduja one przeplyw pradu przez przyrzad w kierunku zasadniczo prostopadlym do powierzchni pólprzewodnika. W przyrzadach MOS wytworzonych przy zastosowaniu podwójnej dyfuzji bramka jest zwykle usytuowana na tej samej powierzchni pólprzewodnika, na której jest usytuowane zródlo. Ta struktu¬ ra powoduje wytworzenie skladowej pradu przeplywajacej w kierunku poziomym, to znaczy przez kanal utwo¬ rzony pod bramka. Jednakze zmiana kierunku przeplywu pradu z poziomego na pionowy powoduje zalamanie sie linii pradu i zahamowanie przemieszczania sie ladunków, wynikiem czego jest pogorszenie sie charakterystyk, przejawiajace sie w zmniejszeniu maksymalnego osiagalnego wzmocnienia napieciowego.Poza tym w znanych przyrzadach MOS wytworzonych przy zastosowaniu podwójnej dyfuzji bramka jest zwykle usytuowana nad ta czescia obszaru drenu, która przylega do kanalu, tworzac pojemnosc CGd- Pojem¬ nosc ta przemnozona przez wspólczynnik wzmocnienia przyrzadu równy: \l5VG / RD/ jest nazywana pojemnoscia sprzezenia zwrotnego Millera. Pogarsza ona wlasnosci przyrzadu przy duzych napie¬ ciach i przy duzych szybkosciach dzialania.2 136 605 Przyrzady pólprzewodnikowe MOS o strukturze pionowej, wytwarzane przy zastosowaniu podwójnej dyfu¬ zji i sposób ich wytwarzania sa przedstawione na przyklad w opisie patentowym Stanów Zjednoczonych Amery¬ ki nr 4 055 884.Przyrzad wedlug wynalazku zawiera elektrode ekranowa pokrywajaca jedynie wydluzona czesc obszaru drenu na pierwszej powierzchni. Korzystnie obszar drenu zawiera planarna czesc o stosunkowo duzej przewod¬ nosci wlasciwej, przylegajaca do drugiej powierzchni. W innym wykonaniu wynalazku przyrzad zawiera równiez elektrode ekranowa pokrywajaca jedynie wydluzona czesc obszaru drenu na pierwszej powierzchni, przy czym korzystnie zawiera warstwe tlenku lezaca pod bramka i elektroda ekranowa i pare zródel usytuowanych na pierwszej powierzchni.Zaleta wynalazku jest to, ze przyrzad wedlug wynalazku zapewnia wieksza sprawnosc dzialania przy wiekszych czestotliwosciach i przy wiekszych napieciach dzieki zastosowaniu struktury, która zmniejsza pojem¬ nosc sprzezenia zwrotnego Millera oraz efekt gromadzenia sie ladunków w miejscu zalamania sie linii przeplywu pradu. Elektroda ekranowa zmniejsza pojemnosc miedzy obszarem drenu i obszarem bramki.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia w przekroju strukture znanego przyrzadu MOS o strukturze pionowej, wytworzonego przy zastosowaniu podwójnej dyfuzji i fig. 2 — w przekroju strukture wedlug wynalazku przyrzadu MOS o strukturze pionowej, wytworzonego przy zastosowaniu podwójnej dyfuzji.Na fig. 1 jest przedstawiona znana struktura przyrzadu pólprzewodnikowego MOS 10 o strukturze piono¬ wej, wytworzonego przy zastosowaniu podwójnej dyfuzji. Przyrzad pólprzewodnikowy MOS 10 zawiera planarne podloze 12 majace pierwsza powierzchnie 14 i druga powierzchnie 16, które sa przeciwlegle. W podlozu 12 wytworzony jest obszar 18 zródla, obszar 20 bazy i obszar 22 drenu o naprzemiennym typie przewodnictwa.Obszar 22 drenu zawiera zwykle czesc 24 o stosunkowo duzej przewodnosci wlasciwej, przylegajaca do drugiej powierzchni 16 i wydluzona czesc 26 o mniejszej przewodnosci wlasciwej, siegajaca do pierwszej powierzch¬ ni 14.W typowej strukturze para obszarów 20 bazy, oddzielonych od siebie wydluzona czescia 26 obszaru drenu, rozciaga sie w podlozu od pierwszej powierzchni 14 i tworzy pare zlacz pn 23 baza-dren. Odpowiednia para obszarów 18 zródla rozciaga sie w podlozu od pierwszej powierzchni 14 w granicach obszarów 20 bazy. Obsza¬ ry 18 zródla sa usytuowane wzgledem wydluzonej czesci 26 obszaru drenu tak, ze zostaje okreslona para czesci 28 kanalu przy pierwszej powierzchni kazdego obszaru 20 bazy.Dren 30 lezy przy drugiej powierzchni 16 i styka sie z czescia 24 obszaru drenu, majaca stosunkowo duza przewodnosc wlasciwa. Umieszczone na pierwszej powierzchni 14 zródlo 32 styka sie z kazdym obszarem 18 zródla i obszarem 20 na powierzchni oddalonej od czesci 28 kanalu. Bramka 34 jest umieszczona na pierwszej powierzchni zarówno nad para czesci 28 kanalu jak i wydluzona czescia 26 obszaru drenu miedzy czesciami 28 kanalu. Bramka 34 zawiera zwykle warstwe tlenku 36 na pierwszej powierzchni 14 podloza or^z elektrode 38 na warstwie tlenku.Na fig. 2 jest przedstawiony przyrzad pólprzewodnikowy MOS 50 o strukturze pionowej wedlug wynalaz¬ ku, wytworzony przy zastosowaniu podwójnej dyfuzji. Z punktu widzenia struktury wewnetrznej, przyrzad pólprzewodnikowy MOS 50 jest podobny do znanego przyrzadu pólprzewodnikowego MOS 10 z fig. 1. Zgodnie z tym zastosowano takie same oznaczenia liczbowe do oznaczenia podobnych obszarów pólprzewodnikowych.Przyrzad pólprzewodnikowy MOS 50 zawiera równiez dren 30 stykajacy sie z czescia 24 obszaru drenu o stosun¬ kowo duzej przewodnosci wlasciwej przy drugiej powierzchni 16 oraz zródlo 2 stykajace sie z kazdym obsza¬ rem 18 zródla i obszarem 22 bazy na pierwszej powierzchni 14. Bramka 52 jest usytuowana nad kazda czescia 28 kanalu i odizolowana od pierwszej powierzchni przez warstwe tlenku 54.W przyrzadzie wedlug wynalazku wprowadzono odizolowana elektrode ekranowa 56, usytuowana nad pierwsza powierzchnia 14 tak, ze pokrywa ona czesc wydluzonej czesci 26 obszaru drenu, przylegajacej do czesci 2Q kanalu. W korzystnym wykonaniu wynalazku krawedz kazdej bramki 58 pokrywa bezposrednio zlacze 23 baza-dren, natomiast elektroda ekranowa 56 jest usytuowana w poblizu tej krawedzi lecz jest odizolo¬ wana od niej. Elektroda ekranowa 56 jest odizolowana od pierwszej powierzchni 14 przez warstwe tlenku 54 stosowana do odizolowania bramek 52, jednakze nie jest konieczne, zeby elektroda ekranowa i bramka byly usytuowane na jednej ciaglej warstwie tlenku. W typowym przyrzadzie pólprzewodnikowym MOS 50 dlugosc kanalu wynosi okolo 5 mikrometrów a grubosc warstwy tlenku 54 wynosi okolo 1000 A, natomiast odleglosc miedzy bramka i elektroda ekranowa wynosi w przyblizeniu od 1000 A do 5 mikrometrów.Przyrzad pólprzewodnikowy MOS 50 moze byc wytworzony w technologii powszechnie stosowanej przy wytwarzaniu przyrzadów pólprzewodnikowych. W celu uzyskania struktury przyrzadu wedlug wynalazku wyma¬ ga sie dodatkowo przeprowadzenia operacji ksztaltowania elektrody ekranowej 56, która moze byc wytworzona w taki sposób, jak znormalizowana bramka. Nalezy zaznaczyc, ze opisany przyrzad pólprzewodnikowy MOS 50 o strukturze pionowej, wytworzony przy zastosowaniu podwójnej dyfuzji, zawierajacy pare obszarów bazy i zródla, stanowi korzystne wykonanie wynalazku. Przyrzad majacy pojedynczy obszar bazy i zródla moze równiez dzialac prawidlowo. Poza tym, chociaz na rysunku sa przedstawione obszary pólprzewodnikowe136 606 3 o okreslonym typie przewodnictwa (przyrzad z kanalem typu n), bedzie równiez dzialac przyrzad (z kanalem typu p), gdy wszystkie obszary pólprzewodnikowe beda mialy zmienione przewodnictwo na przeciwnego typu.Nalezy równiez zaznaczyc, ze przyrzad pólprzewodnikowy MOS o strukturze pionowej, wytworzony przy zastosowaniu podwójnej dyfuzji, moze stanowic czesc skladowa wiekszego przyrzadu. Ma przyklad taki wiekszy - przyrzad moze skladac sie z duzej liczby czesci, z których kazda ma taka strukture, jaka jest przedstawiona na fig. 2 dla przyrzadu pólprzewodnikowego MOS 50. Tak duza liczba przyrzadów moze tworzyc strukture grzebieniowa, siatkowa lub falista pod wzgledem rozmieszczenia bramek.Przyrzad MOS o strukturze pionowej, wytwarzane przy zastosowaniu podwójnej dyfuzji, takie jak przyrzady pólprzewodnikowe MOS 50 przedstawione na fig. 2, w szczególnosci sa przydatne dó • wykorzystywa¬ nia przy duzych mocach, duzych szybkosciomierzach dzialania i moga byc wykorzystane do wytwarzania przyrzadów z kanalami zubozonymi lub wzbogaconymi. Na przyklad, w warunkach roboczych, typowych dla przyrzadów z kanalem wzbogaconym n, zródlo 32 jest uziemione, dren 16 jest pod napieciem 400 V, a bram¬ ka 52 znajduje sie pod napieciem zmieniajacym sie od 0V do 30 V przy czestotliwosci rzedu do 100 MHz.Elektroda ekranowa 56 jest utrzymywana na stalym, dodatnim napieciu polaryzacji, porównywalnym lecz zwykle wiekszym od napiecia polazyzacji bramki. W opisanym przykladzie elektroda ekranowa powinna byc utrzymywana na napieciu w zakresie od 30 do 60 V.Prad przeplywa przez przyrzad zasadniczo w kierunku pionowym, jak pokazuja linie przerywane 60, to znaczy prostopadle do glównych powierzchni 14 i 16, chociaz ma równiez skladowa pozioma. Nosniki ladun¬ ków elektrycznych przemieszczaja sie w kierunku poziomym na odcinku miedzy obszarami 18 zródla, przez czesci 28 kanalu i do wydluzonej czesci 26 obszaru drenu, nastepnie w kierunku pionowym przez obszar 22 drenu do drenu30. .Obecnosc elektrody ekranowej 56 znacznie polepsza wlasnosci przyrzadu pólprzewodnikowego MOS 50.Jak podkreslono powyzej, w znanym przyrzadzie pólprzewodnikowym MOS 50 bramka 38 pokrywa wydluzona czesc 26 obszaru drenu na pierwszej powierzchni 14, tworzac pojemnosc pasozytnicza sprzezenia zwrotnego Millera w czasie dzialania przyrzadu. W przyrzadzie pólprzewodnikowym MOS50 pojemnosc sprzezenia zwrot¬ nego Millera jest zmniejszona do minimum, poniewaz bramki 58 sa w istocie usytuowane tylko nad czesciami 28 kanalu. Chociaz elektroda ekranowa 56 pokrywa wydluzona czesc 26 obszaru drenu, jest utrzymywana pod stalym napieciem, anie pod napieciem zmiennym bramki 34 i nie bierze udzialu w tworzeniu pojemnosci sprzezenia zwrotnego. / Ponadto elektroda ekranowa 56 powoduje zmniejszenie do minimum zjawiska zalamania sie linii przeply¬ wu pradu i zwiekszenie poziomu pradu ograniczonego przez ladunek przestrzenny, który moze byc wprowadzo¬ ny do wydluzonej czesci 26 obszaru drenu. Zalamanie sie linii przeplywu pradu, któremu towarzyszy zwieksze¬ nie natezenia pola elektrycznego, powstaja przy zmianie kierunku przeplywu pradu z poziomego (przez ka¬ nal 28) na pionowy (przez wydluzona czesc obszaru 26 drenu). Z najwieksza ostroscia* przejawia sie to w obsza¬ rach, w których zlacza pn 23 wychodza na pierwsza powierzchnie 14. Prad ograniczony przez ladunek przes¬ trzenny w wydluzonej czesci 26 obszaru drenu jest funkcja liczby wiekszosciowych nosników ladunków w tym obszarze.W czasie pracy przyrzadu pólprzewodnikowego MOS 50 obecnosc elektrody ekranowej 56 nad wydluzonej Czesci 26 obszaru drenu indukuje stale pole elektrostatyczne przy powierzchni 14 wydluzonej czesci 26 obszaru drenu. Pole to przyciaga wiekszosciowe nosniki ladunków do tego obszaru, zwiekszajac przewodnosc wlasciwa i wzbogacajac prad ograniczony przez ladunek przestrzenny przy powierzchni 14 wydluzonej czesci 26 obszaru drenu. Elektroda ekranowa 56 zmniejsza gromadzenie sie ladunków w wydluzonej czesci 26 obszaru drenu w takim stopniu, ze wytworzone zostaje pole elektrostatyczne o wiekszym natezeniu niz natezenie pola wytwo¬ rzonego przez zmieniajace sie napiecie bramki.Wynalazek zostal opisany w odniesieniu do tranzystora MOS o strukturze pionowej, wytworzonej przy zastosowaniu podwójnej dyfuzji. Jednakze nalezy zaznaczyc, ze wynalazek nie ogranicza sie jedynie do takiego przyrzadu. Elektroda ekranowa moze byc zastosowana w strukturach pionowych, rowkowanych z rowkami w ksztalcie litery V (tranzystory VMOS), jak równiez w strukturach planarnych MOS. W strukturach VMOS i w strukturach planarnych MOS elektroda ekranowa równiez pokrywa czesc wydluzonego obszaru drenu, sasia¬ dujaca z czescia kanalu obszaru bazy. Elektroda ta w takich przyrzadach bedzie równiez zmniejszala do mini¬ mum pojemnosc sprzezenia zwrotnego Millera oraz gromadzenie sie ladunków elektrycznych w miejscu zalama¬ nia sie linii przeplywu pradu, a przez to bedzie powodowala zwiekszenie poziomu pradu ograniczonego przez ladunek przestrzenny w obszarze drenu.Zastrzezenia patentowe 1. Przyrzad MOSFET o strukturze pionowej, zawierajacy podloze pólprzewodnikowe majace pierwsza powierzchnie i druga powierzchnie, które sa przeciwlegle, obszar drenu o przewodnictwie pierwszego typu, usytuowany na drugiej powierzchni i zawierajacy wydluzona czesc rozciagajaca sie do powierzchni pierwszej.4 136 606 obszar bazy o przewodnictwie drugiego typu, rozciagajacy sie w podlozu od pierwszej powierzchni i ograniczony przez wydluzona czesc obszaru drenu, obszar zródla o przewodnictwie pierwszego typu, rozciagajacy sie w podlozu od pierwszej powierzchni w granicach obszaru bazy, czesc kanalu, okreslona przy pierwszej powierz¬ chni przez obszar zródla i wydluzona czesc obszaru drenu, zródlo stykajace sie z obszarem zródla i obszarem bazy na pierwszej powierzchni, dren stykajacy sie z obszarem drenu na drugiej powierzchni, odizolowana bramka usytuowana na pierwszej powierzchni nad czescia kanalu i oddalona od wydluzonej czesci obszaru drenu, znamienny tym, ze zawiera elektrode ekranowa (56) pokrywajaca jedynie wydluzona czesc (26) obsza¬ ru drenu na pierwszej powierzchni (14). 2. Przyrzad wedlug zastrz. 1, znamienny tym, ze obszar (22) drenu zawiera planarna czesc (24) o stosunkowo duzej przewodnosci wlasciwej, przylegajaca do drugiej powierzchni (16). 3. Przyrzad MOSFET o strukturze pionowej, zawierajacy podloze pólprzewodnikowe majace pierwsza powierzchnie i druga powierzchnie, które sa przeciwlegle, obszar drenu o przewodnictwie pierwszego typu, usytuowany na drugiej powierzchni i zawierajacy wydluzona czesc rozciagajaca sie do pierwszej powierzchni, pare obszarów bazy o przewodnictwie drugiego typu, rozciagajacych sie w podlozu od pierwszej powierzchni, przy czym obszary bazy sa oddalone od siebie przez wydluzona czesc obszaru drenu, pare obszarów zródla ^o przewodnictwie pierwszego typu, z których kazdy rozciaga sie w podlozu od pierwszej powierzchni w grani¬ cach obszaru bazy, pare czesci kanalu, okreslonych przy pierwszej powierzchni przez pare obszarów zródla i wydluzona czesc obszaru drenu pomiedzy nimi, zródlo stykajace sie z obszarem zródla i obszarem bazy na pierwszej powierzchni, dren stykajacy sie z obszarem drenu na drugiej powierzchni, pare odizolowanych bramek usytuowanych na pierwszej powierzchni nad para czesci kanalu i oddalonych od wydluzonej czesci drenu, znamienny tym, ze zawiera elektrode ekranowa (56) pokrywajaca jedynie wydluzona czesc (26) obsza¬ ru drenu na pierwszej powierzchni(14K <* 4. Przyrzad wedlug zastrz.3, z r\a mienny tym, ze zawiera warstwe tlenku (54) lezaca pod bram¬ ka (52) i elektroda ekranowa (56) i pare zródel (32) usytuowanych na pierwszej powierzchni. 5. Przyrzad MOSFET o strukturze pionowej, zawierajacy podloze pólprzewodnikowe majace pierwsza powierzchnie i druga powierzchnie, które sa przeciwlegle, obszar drenu o przewodnictwie pierwszego typu, usytuowany na drugiej powierzchni i zawierajacy wydluzona czesc rozciagajaca sie do pierwszej powierzchni, pare obszarów bazy o przewodnictwie drugiego typu, rozciagajacych sie w podlozu od pierwszej powierzchni, przy czym obszary bazy sa oddalone od siebie przez wydluzona czesc drenu, pare obszarów zródla o przewod¬ nictwie pierwszego typu, z których kazdy rozciaga sie w podlozu od pierwszej powierzchni w granicach obszaru bazy, pare czesci kanalu, okreslonych przy pierwszej powierzchni przez pare obszarów zródla i wydluzona czesc obszaru drenu pomiedzy nimi, zródlo stykajace sie z obszarem zródla i obszarem bazy na pierwszej powierzchni, dren stykajacy sie z obszarem drenu na drugiej powierzchni, odizolowana bramke usytuowana na pierwszej powierzchni, nad para czesci kanalu i oddalona od wydluzonej czesci obszaru drenu, znamienny ty m, ze zawiera elektrode ekranowa (56) pokrywajaca jedynie wydluzona czesc (26) obszaru drenu na pier¬ wszej powierzchni (14).136 606 Fig. I. 50 52 5,8 54 56 58 52 7\i ' . ip »- 12- rt^60 Nl l l Fig. 2. PL PL PL PL PL PL PL

Claims (1)

1.
PL1981229786A 1980-02-22 1981-02-20 Mosfet device of vertical structure PL136606B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12371580A 1980-02-22 1980-02-22

Publications (2)

Publication Number Publication Date
PL229786A1 PL229786A1 (pl) 1981-09-18
PL136606B1 true PL136606B1 (en) 1986-03-31

Family

ID=22410424

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1981229786A PL136606B1 (en) 1980-02-22 1981-02-20 Mosfet device of vertical structure

Country Status (8)

Country Link
JP (1) JPS56131961A (pl)
DE (1) DE3105693A1 (pl)
FR (1) FR2476914B1 (pl)
GB (1) GB2070331B (pl)
IT (1) IT1135091B (pl)
PL (1) PL136606B1 (pl)
SE (1) SE456291B (pl)
YU (1) YU41520B (pl)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141964A (en) * 1981-02-26 1982-09-02 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field effect transistor
DE3210353A1 (de) * 1982-03-20 1983-09-22 Robert Bosch Gmbh, 7000 Stuttgart Monolithisch integrierte darlingtonschaltung
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
EP0205639A1 (en) * 1985-06-25 1986-12-30 Eaton Corporation Bidirectional power fet with substrate referenced shield
EP0207178A1 (en) * 1985-06-25 1987-01-07 Eaton Corporation Bidirectional power fet with field shaping
DE3465225D1 (en) * 1983-02-17 1987-09-10 Nissan Motor A vertical-type mosfet and method of fabricating the same
EP0205640A1 (en) * 1985-06-25 1986-12-30 Eaton Corporation Lateral bidirectional shielded notch fet
SG165138A1 (en) * 2000-07-12 2010-10-28 Inst Of Microelectronics A semiconductor device
CN100508211C (zh) * 2003-01-21 2009-07-01 西北大学 快速开关功率绝缘栅半导体器件
US7276747B2 (en) * 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method
CN102569386B (zh) * 2010-12-17 2015-02-04 上海华虹宏力半导体制造有限公司 具有屏蔽栅的vdmos器件及其制备方法
CN102569385B (zh) * 2010-12-17 2015-04-08 上海华虹宏力半导体制造有限公司 具有屏蔽栅的vdmos结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1132810A (en) * 1966-03-30 1968-11-06 Matsushita Electronics Corp Field-effect transistor having insulated gates
GB1316555A (pl) * 1969-08-12 1973-05-09
US3845495A (en) * 1971-09-23 1974-10-29 Signetics Corp High voltage, high frequency double diffused metal oxide semiconductor device
GB1423449A (en) * 1973-07-27 1976-02-04 Standard Telephones Cables Ltd Semiconductor device
JPS52106688A (en) * 1976-03-05 1977-09-07 Nec Corp Field-effect transistor

Also Published As

Publication number Publication date
FR2476914A1 (fr) 1981-08-28
GB2070331A (en) 1981-09-03
JPS56131961A (en) 1981-10-15
IT1135091B (it) 1986-08-20
DE3105693C2 (pl) 1992-12-10
YU42481A (en) 1983-06-30
FR2476914B1 (fr) 1985-10-18
DE3105693A1 (de) 1981-11-26
YU41520B (en) 1987-08-31
IT8119216A0 (it) 1981-01-20
SE8100148L (sv) 1981-08-23
SE456291B (sv) 1988-09-19
GB2070331B (en) 1984-05-23
JPH0213830B2 (pl) 1990-04-05
PL229786A1 (pl) 1981-09-18

Similar Documents

Publication Publication Date Title
US6713794B2 (en) Lateral semiconductor device
US5710455A (en) Lateral MOSFET with modified field plates and damage areas
US4300150A (en) Lateral double-diffused MOS transistor device
US4270137A (en) Field-effect devices
US8541862B2 (en) Semiconductor device with self-biased isolation
CN100585875C (zh) Ldmos晶体管
US20050218424A1 (en) Semiconductor device
US4952991A (en) Vertical field-effect transistor having a high breakdown voltage and a small on-resistance
US6023090A (en) Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
KR20010090598A (ko) 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스
JPS6237545B2 (pl)
JP2983110B2 (ja) 半導体装置及びその製造方法
PL136606B1 (en) Mosfet device of vertical structure
CN114649402A (zh) 具有屏蔽结构的SiC器件
JPH08107202A (ja) 横型高耐圧電界効果トランジスタおよびその製造方法
KR100701712B1 (ko) 수평 박막 soi 디바이스
JP3218267B2 (ja) 半導体装置
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR100825466B1 (ko) 고전압 nmos 트랜지스터 및 그것의 제조 방법
Hossain et al. Field-plate effects on the breakdown voltage of an integrated high-voltage LDMOS transistor
US10896959B2 (en) Top structure of super junction MOSFETs and methods of fabrication
JPH07135307A (ja) 半導体装置
US20020185695A1 (en) Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
DE3377039D1 (en) Voltage-stable mos transistor for very high density integrated circuits
JP2022548604A (ja) 電界効果トランジスタと直列に接続された絶縁ゲート型電界効果トランジスタを備える半導体デバイス