CN102569386B - 具有屏蔽栅的vdmos器件及其制备方法 - Google Patents

具有屏蔽栅的vdmos器件及其制备方法 Download PDF

Info

Publication number
CN102569386B
CN102569386B CN201010595417.9A CN201010595417A CN102569386B CN 102569386 B CN102569386 B CN 102569386B CN 201010595417 A CN201010595417 A CN 201010595417A CN 102569386 B CN102569386 B CN 102569386B
Authority
CN
China
Prior art keywords
shield grid
control gate
vdmos device
grid
vdmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010595417.9A
Other languages
English (en)
Other versions
CN102569386A (zh
Inventor
金勤海
缪进征
李陆萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010595417.9A priority Critical patent/CN102569386B/zh
Publication of CN102569386A publication Critical patent/CN102569386A/zh
Application granted granted Critical
Publication of CN102569386B publication Critical patent/CN102569386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种具有屏蔽栅的VDMOS器件，为在VDMOS器件的漂移区上设置有屏蔽栅，屏蔽栅的两边叠加在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与控制栅和漂移区之间均通过绝缘层隔离。采用本发明的结构，能有效降低器件的米勒电容，降低开关功耗并提高开关的速度。本发明还公开一种具有屏蔽栅的VDMOS器件的制备方法。

Description

具有屏蔽栅的VDMOS器件及其制备方法
技术领域
本发明涉及一种VDMOS结构。本发明还涉及一种VDMOS结构的制备方法。
背景技术
随着半导体制造工艺的不断发展，对电源管理系统的转换效率和尺寸要求日益提高。集成电路尺寸的缩小使得芯片操作电压降低，因此系统的转换效率和尺寸尤其重要。开关电源中开关的寄生电容是阻碍电源系统效率提高和尺寸减小的关键因素之一。
VDMOS(纵向双扩散金属氧化物半导体场效应晶体管)结构为电源管理系统的常用开关器件。传统VDMOS只有一层栅(见图1)，起控制开关导通和关断的作用，其栅漏间的电容因米勒效应成为此器件最关键寄生电容，此电容的减小对开关功耗的减少和速度的提高起到举足轻重的作用。功耗的减少使得效率提高，而速度的提高使得系统中的电感和电容尺寸减小。
因此，一个具有低寄生电容的VDMOS器件结构是需要的。
发明内容
本发明要解决的技术问题是提供一种具有屏蔽栅的VDMOS器件，其能降低器件的寄生电容。
为解决上述技术问题，本发明的具有屏蔽栅的VDMOS结构，为在VDMOS器件的漂移区上设置有屏蔽栅，所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与所述控制栅和所述漂移区之间均通过绝缘层隔离。
本发明还提供了一种具有屏蔽栅的VDMOS器件的制备方法，为在VDMOS器件的控制栅制备完成之后，体区注入步骤之前，包括如下步骤：
1)淀积在整个硅片表面氧化硅层，所述氧化硅层覆盖所述控制栅；
2)接着淀积第二层多晶硅；
3)对所述第二层多晶硅进行光刻刻蚀，形成屏蔽栅，所述屏蔽栅位于漂移区之上，且所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上。
本发明的具有屏蔽栅的VDMOS器件，由于屏蔽栅的屏蔽作用，尤其是当屏蔽栅跟源有电连接时，使得控制栅与源极之间的电容跟传统的VDMOS结构中的相比，大大减小了。因此米勒电容大大减少，开关功耗得以减少且开关速度得到大大提高。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有的VDMOS器件的示意图；
图2为本发明的VDMOS器件的示意图；
图3为本发明的VDMOS器件的制备流程框图；
图4为本发明的制备方法中形成控制栅后的结构示意图；
图5为本发明的制备方法中淀积第二层多晶硅后的结构示意图；
图6为本发明的制备方法中形成屏蔽栅后的结构示意图；
图7为本发明的制备方法中形成体区的离子注入过程示意图；
图8为本发明的制备方法中形成源区后的结构示意图。
具体实施方式
本发明的VDMOS器件(见图2)，为在VDMOS器件的漂移区(即为衬底的外延层)上设置有屏蔽栅，屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与控制栅和漂移区之间均通过绝缘层(可为氧化硅层)隔离。屏蔽栅与控制栅重叠的部分大概可占屏蔽栅总长度的1/10-9/10。一具体实例中，屏蔽栅的总长度可为0.1-100微米，屏蔽栅的厚度范围0.01-5微米。
屏蔽栅可设置为悬浮，也可通过互连金属将其与VDMOS器件的源极进行电连接，其中图2为进行电连接的一种结构。在将屏蔽栅和源极电连接时，栅源之间的电容降低得更小。
本发明的具有屏蔽栅的VDMOS器件的制备，其工艺实施步骤介绍如下(见图3)：
1)在硅衬底上进行热氧化生成二氧化硅，该层二氧化硅为器件的栅氧。之后在二氧化硅上淀积多晶硅1，对多晶硅1进行光刻和刻蚀形成控制栅(见图4)。多晶硅的淀积通常可采用化学气相淀积法，而多晶硅的刻蚀通常采用干法刻蚀工艺。此时氧化层可同时进行刻蚀，也可保留。
2)接着在整个硅衬底上淀积氧化硅，紧接着淀积多晶硅2(为第二层多晶硅)。这样两层多晶硅之间被二氧化硅隔开，多晶硅2与衬底之间也被二氧化硅隔开(见图5)。氧化硅的淀积可采用热氧生长法来制备。多晶硅2的淀积同样可采用化学气相淀积法。多晶硅2的厚度可为0.1-5微米。
3)对多晶硅2进行光刻定义出屏蔽栅的位置，而后刻蚀所述多晶硅2形成屏蔽栅(见图6)。屏蔽栅的两边分别叠加在两边的控制栅之上，中间部分在衬底的外延层之上。多晶硅的刻蚀同样可采用干法刻蚀工艺。
4)涂光刻胶，光刻去除控制栅未被屏蔽栅覆盖的一侧上方的光刻胶而其它区域被光刻胶覆盖，进行离子束注入、去除光刻胶后进行热扩散形成体区(见图7)；然后利用控制栅和屏蔽栅作阻挡层，进行源区离子注入，注入后进行热退火激活所注入的离子，形成源区(见图8)。体区的掺杂类型与漂移区(即为衬底的外延层)相同。源漏掺杂类型与漂移区相同，但浓度远高于漂移区。体区、源漏区的要求均于原VDMOS器件相同。
其余步骤跟传统工艺相同：淀积层膜；通过光刻、干刻形成接触孔，用金属填孔、用干刻或化学机械研磨去除多余的金属；淀积金属膜，对金属膜进行光刻、干刻形成最终图形；对晶圆背面减薄，在背面形成金属膜(见图2)。

Claims (10)

1.一种具有屏蔽栅的VDMOS器件，其特征在于：在VDMOS器件的漂移区上设置有屏蔽栅，所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与所述控制栅和所述漂移区之间均通过绝缘层隔离； 
所述控制栅形成在体区上方并会部分延伸到所述漂移区上方，所述控制栅由第一层多晶硅光刻刻蚀后形成，所述屏蔽栅由第二层多晶硅光刻刻蚀后形成； 
所述控制栅和所述体区的硅之间隔离有栅氧，被所述控制栅覆盖的所述体区表面用于形成沟道； 
位于所述屏蔽栅和所述漂移区之间的所述绝缘层由所述栅氧以及形成于所述栅氧表面的氧化硅层组成，位于所述屏蔽栅和所述控制栅之间的所述绝缘层由所述氧化硅层组成。 
2.如权利要求1所述的VDMOS器件，其特征在于：所述屏蔽栅设置为悬浮。 
3.如权利要求1所述的VDMOS器件，其特征在于：所述屏蔽栅与所述VDMOS器件的源极电连接。 
4.如权利要求1至3中任一项所述的VDMOS器件，其特征在于：所述屏蔽栅的两边对称设置，所述屏蔽栅与控制栅重叠的部分大概可占总屏蔽栅长度的1/10-9/10。 
5.如权利要求1至3中任一项权利要求所述的VDMOS器件，其特征在于：所述屏蔽栅的长度为0.1-100微米，所述屏蔽栅的厚度范围为0.01-5微米。 
6.如权利要求1至3中任一项所述的VDMOS器件，其特征在于：所述绝缘层为氧化硅层。 
7.一种具有屏蔽栅的VDMOS器件的制备方法，其特征在于，在VDMOS器件的控制栅制备完成之后，包括如下步骤： 
1)淀积在整个硅片表面氧化硅层，所述氧化硅层覆盖所述控制栅； 
2)接着淀积第二层多晶硅； 
3)对所述第二层多晶硅进行光刻刻蚀，形成屏蔽栅，所述屏蔽栅位于漂移区之上，且所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上。 
8.如权利要求7所述的制备方法，其特征在于：还包括将所述VDMOS器件的源极与所述屏蔽栅形成电连接的步骤。 
9.如权利要求7或8所述的制备方法，其特征在于：所述屏蔽栅的两边对称设置，所述屏蔽栅位于所述控制栅上的部分为屏蔽栅总长度的1/10-9/10。 
10.如权利要求7或8所述的制备方法，其特征在于：所述第二层多晶硅的厚度为：0.1-5微米。 
CN201010595417.9A 2010-12-17 2010-12-17 具有屏蔽栅的vdmos器件及其制备方法 Active CN102569386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010595417.9A CN102569386B (zh) 2010-12-17 2010-12-17 具有屏蔽栅的vdmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010595417.9A CN102569386B (zh) 2010-12-17 2010-12-17 具有屏蔽栅的vdmos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN102569386A CN102569386A (zh) 2012-07-11
CN102569386B true CN102569386B (zh) 2015-02-04

Family

ID=46414355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010595417.9A Active CN102569386B (zh) 2010-12-17 2010-12-17 具有屏蔽栅的vdmos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN102569386B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867973B (zh) * 2014-02-24 2018-12-21 北大方正集团有限公司 场效应管的制造方法和场效应管
CN105226081A (zh) * 2014-06-13 2016-01-06 北大方正集团有限公司 一种平面型vdmos器件及其制造方法
CN105336612A (zh) * 2014-06-23 2016-02-17 北大方正集团有限公司 一种平面型vdmos器件及其制作方法
CN104393029A (zh) * 2014-11-03 2015-03-04 吉林华微电子股份有限公司 低输入电容功率半导体场效应晶体管及其自对准制作方法
CN104992976B (zh) * 2015-05-21 2018-03-02 电子科技大学 一种vdmos器件及其制造方法
CN105161540A (zh) * 2015-09-15 2015-12-16 电子科技大学 一种具有低米勒电容的vdmos器件结构及其制备方法
CN105355656B (zh) * 2015-11-23 2019-02-15 江苏物联网研究发展中心 能降低米勒电容的超结igbt器件
CN107946357A (zh) * 2017-12-27 2018-04-20 江苏中科君芯科技有限公司 具有低米勒电容的igbt器件
CN114361239B (zh) * 2021-12-31 2024-02-27 电子科技大学 一种低密勒电容的vdmos器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716446A (en) * 1982-12-16 1987-12-29 U.S. Philips Corporation Insulated dual gate field effect transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE456291B (sv) * 1980-02-22 1988-09-19 Rca Corp Vertikal mosfet-anordning innefattande en over kollektoromradet belegen skermelektrod for minimering av miller- kapacitansen och stromfortrengningen
SG165138A1 (en) * 2000-07-12 2010-10-28 Inst Of Microelectronics A semiconductor device
US7064034B2 (en) * 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
CN101393918B (zh) * 2007-09-18 2011-06-01 上海华虹Nec电子有限公司 双比特的sonos eeprom存储结构单元及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716446A (en) * 1982-12-16 1987-12-29 U.S. Philips Corporation Insulated dual gate field effect transistor

Also Published As

Publication number Publication date
CN102569386A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102569386B (zh) 具有屏蔽栅的vdmos器件及其制备方法
CN102208437B (zh) 半导体元件及其制作方法
KR101061296B1 (ko) 반도체 소자 및 그 형성 방법
CN107710418A (zh) 多屏蔽沟槽栅极场效应晶体管
CN105990374B (zh) 集成电路和用于制造晶体管的方法
CN104009070A (zh) 用于鳍状场效应晶体管的金属栅极和栅极接触件结构
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
WO2016161842A1 (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN102569385B (zh) 具有屏蔽栅的vdmos结构及其制备方法
CN104752218A (zh) 半导体器件的形成方法
CN103839822B (zh) 鳍式场效应晶体管及其形成方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
KR20090072043A (ko) 반도체 소자의 제조방법
CN102569381A (zh) 具有屏蔽栅的ldmos结构及其制备方法
CN101752313B (zh) 一种具有自对准接触孔的表面沟道pmos器件及制作方法
CN104167357B (zh) 半导体器件及其制造方法
CN102569079B (zh) 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN102983097B (zh) 制作金属栅极的金属塞方法
US7851855B2 (en) Semiconductor device and a method for manufacturing the same
KR20100054576A (ko) 반도체 소자의 제조 방법
CN103474353B (zh) 一种鳍片和sti结构制作方法
JP2009081427A (ja) 半導体装置および半導体装置の製造方法
CN107452680A (zh) 半导体装置及其制造方法
CN102543737B (zh) 具有自对准金属硅化物工艺的双栅vdmos的制备方法
CN106257642A (zh) 在例如在soi衬底上尤其是fdsoi衬底上制造的集成电路的有源区上制造接触的方法以及对应的集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI TO: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING CORPORATION

C14 Grant of patent or utility model
GR01 Patent grant