DE3345190C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Bild- bzw. Wandlerelement eines Fest­ körper-Bildaufnahmewandlers, das einen SIT aufweist (static induction transistor) (siehe den Artikel von Jun-ichi Nishizawa et al., IEEE Trans. on Electron De­ vices, Vol. ED-26, No. 12, Dec. 1979, S. 1970-77), der eine photoelektrische Wandlerfunktion und eine Ladungsverstärkerfunktion hat.

Als Festkörper-Bildaufnahmewandler sind bislang Wandler mit Ladungsübertragung, beispielsweise Wandler mit einer ladungs­ gekoppelten Einrichtung, und einem MOS-Transistor vorgeschla­ gen worden. Diese Wandler haben jedoch verschiedene Nachteile, beispielsweise tritt während der Ladungsübertragung ein La­ dungsverlust auf, ihre Lichtempfindlichkeit ist gering und es treten Schwierigkeiten bei der Steigerung der Integrations­ dichte auf. Zur Beseitigung dieser Nachteile ist vor kurzem ein Festkörper-Bildaufnahmewandler, dessen Bildelemente je­ weils einen SIT aufweisen, bekanntgeworden.

Fig. 1 zeigt einen typischen Festkörper-Bildaufnahmewandler vom Gate-Kapazitätstyp, der einen SIT verwendet. In Fig. 1 ist auf einem N⁺-Substrat 1 eine n^--Epitaxialschicht 2 aufge­ bracht, die einen n^--Kanalbereich bildet. Das Substrat 1 bil­ det das Source-Gebiet des SIT-Transistors. Im Kanalbereich 2 gibt es ein n⁺-Drain-Gebiet 3 und ein p⁺-Signalspeicher-Gate- Gebiet 4. Auf dem Kanalbereich 2 ist eine Isolationsschicht 5 aufgebracht, während auf dem Signalspeicher-Gate-Gebiet 4 eine durchsichtige Isolationsschicht 6 aufgebracht ist, auf der eine transparente Gate-Elektrode 7 angeordnet ist. Ferner ist im Drain-Gebiet 3 eine Drain-Elektrode 8 vorhanden. Auf diese Weise ergibt sich eine Gate-Kapazität 9 durch das Signalspeicher-Gate-Gebiet 4, die transparente Isolations­ schicht 6 und die transparente Gate-Elektrode 7. (Statt Gebiet wird im folgenden der Ausdruck Bereich verwendet.)

Bei einem Festkörper-Bildaufnahmewandlerelement mit Gate-Kapazität ist der Kanalbereich 2 bereits verarmt, wenn sich das Element in einem stationären Zustand befindet, in dem kein Licht auf­ trifft. Folglich fließt kein Strom zwischen der Source und der Drain, und zwar auch dann nicht, wenn diese positiv vor­ gespannt sind.

Wenn ein Lichtsignal 10 auf den Gate-Bereich 4 durch die transparente Elektrode 7 und die transparente Isolations­ schicht 6 auftritt, wird im Kanalbereich ein Elektronen- Lochpaar erzeugt. In diesem Falle fließen die Elektronen in den Source-Bereich 1, der geerdet, d. h. mit einem Bezugs­ potential verbunden ist, während die Löcher im Signalspeicher- Gate-Bereich 4 gespeichert werden. Auf diese Weise wird die Gate-Kapazität 9 geladen, so daß sich das Potential an dem Signalspeicher-Gate-Anschluß 11 um Δ VG erhöht. Nimmt man an, daß die Gate-Kapazität 9 CG ist und die Menge der Ladungsträ­ ger, die im Signalspeicher-Gate-Bereich entsprechend der ein­ fallenden Lichtmenge gespeichert werden, QL ist, kann das Gate-Potential Δ VG durch Δ VG = ^QL / _CG ausgedrückt werden. Wenn ein Gate-Ausleseimpuls an das Signalspeicher-Gate 11 angelegt wird, nachdem eine bestimmte Speicherzeit verstri­ chen ist, übersteigt das Gate-Potential das des Gate-Auslese­ impulses um Δ VG, während die Potentialdifferenz zwischen dem Signalspeicher-Gate-Bereich 4 und dem Drain-Bereich 3 abnimmt. Da die Verarmungsschicht abnimmt, fließt ein Drain- Strom entsprechend der einfallenden Lichtmenge zwischen der Source 1 und der Drain 3 und wird am Drain-Anschluß 12 abge­ nommen. Da der SIT eine Verstärkerfunktion hat, erhöht sich das Gate-Potential um einen Verstärkungsfaktor, so daß sich ein großer Drain-Strom ergibt.

Wie vorstehend ausgeführt worden ist, haben Festkörper-Bild­ aufnahmewandler mit SIT-Transistoren verschiedene Vorteile, wie beispielsweise einen einfachen Aufbau und die Ausnutzung der Verstärkerfunktion der statischen Injektionstransistoren.

Zum Entladen des in dem Signalspeicher-Gate 4 gespei­ cherten Ladungssignals sind verschiedene Methoden vorgeschla­ gen worden. Bei einer bekannten Methode wird das Ladungs­ signal gleichzeitig mit dem Auslesevorgang durch Anlegen ei­ nes Ausleseimpulses an den Gate-Anschluß 11 entladen, während bei einem anderen bekannten Verfahren die gespeicherte Ladung aufgrund der Verwendung eines Schalttransistors abfließt, wie dies in der offengelegten japanischen Patentanmeldung 15 229/80 beschrieben worden ist.

Bei dem erstgenannten Verfahren tritt jedoch das Problem auf, daß der Signal-Auslesevorgang zusammen mit dem Rücksetzvor­ gang durchgeführt wird; ferner kann der Rücksetzvorgang auf­ grund der Charakteristik der Ausleseimpulse beeinflußt werden. Beim letzteren Verfahren kann der Rücksetzvorgang zwar genau ausgeführt werden, es ist jedoch schwierig, eine hohe Inte­ grationsdichte zu erzielen, da der Aufbau sehr kompliziert ist.

Der Erfindung liegt die Aufgabe zugrunde, die vorstehend be­ schriebenen Nachteile zu beseitigen und ein Festkörper- Bildaufnahmeelement zu schaffen, das trotz einfachen Auf­ baus und ohne Verringerung der Integrationsdichte zuverläs­ sig einen Rücksetzvorgang eines in dem Gate-Bereich gespei­ cherten Ladungssignals ausführen kann.

Ein diese Aufgabe lösendes Bildaufnahmewandlerelement ist mit sei­ nen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Erfindungsgemäß wird der Rücksetzvorgang des Signal-Speicher- Gates und des Isolations-Gates zuverlässig mittels eines Thyristors ausgeführt, ohne daß die Integrationsdichte ver­ ringert wird.

Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher beschrie­ ben, in der zeigt

Fig. 2 einen Querschnitt durch ein erstes Ausführungsbei­ spiel des Festkörper-Bildaufnahmewandlerelements,

Fig. 3 einen Querschnitt durch ein zweites Ausführungsbei­ spiel des Wandlerelements, und

Fig. 4 ein Ersatzschaltbild des in Fig. 3 dargestellten Wandlerelements.

Das in Fig. 2 dargestellte Festkörper-Bildaufnahmewandlerelement weist ein n⁺-Substrat 1, das eine erste Hauptelektrode, d. h. einen Source-Bereich bildet, eine n^-- Epitaxialschicht 2, die einen Kanalbereich auf dem Substrat 1 bildet, einen n⁺-Be­ reich 3, der eine zweite Hauptelektrode, d. h. einen Drain- Bereich bildet, und einen p⁺-Signalspeicher-Gate-Bereich 4 auf, der eine Sub-Elektrode bildet; der Drain-Bereich 3 und der Signalspeicher-Gate-Bereich 4 sind durch Diffusion auf einer Oberfläche des Kanalbereichs 2 ausgebildet. In einer Oberfläche des Gate-Bereichs befindet sich ein n⁺-Rücksetz­ bereich 13, dessen Leitfähigkeitstyp entgegengesetzt dem Typ des Gate-Bereichs ist, und der durch Diffusion herge­ stellt ist, so daß sich zwischen diesen Bereichen ein p-n- Übergang ergibt. Zusätzlich ist eine Isolationsschicht 5 in dem Kanalbereich 2 ausgebildet. Auf einem Teil des Signalspei­ cher-Gate-Bereichs 4 ist eine transparente Isolationsschicht 6 vorhanden, auf der eine transparente Elektrode 7 angeordnet ist. In diesem Fall wird eine Gate-Kapazität 9 durch den Signalspeicher-Gate-Bereich 4, die transparente Isolations­ schicht 6 und die transparente Elektrode 7 gebildet. Ferner ist bei diesem Ausführungsbeispiel eine Elektrode 8 auf dem Gate-Bereich 4 sowie eine Elektrode 14 auf dem Rücksetzbe­ reich 13 vorhanden.

Bei dem vorstehend beschriebenen Festkörper-Bildaufnahmewandler­ element wird der n⁺-Rücksetzbereich 13 sowohl während der Zeit, in der die Ladung in dem Signalspeicher-Gate-Bereich 4 gespeichert wird, als auch während der Auslesezeit auf ei­ nem schwebenden Potential, d. h. potentialfrei gehalten, oder entgegengesetzt zu dem Signalspeicher-Gate-Bereich 4 vorge­ spannt. In diesem Zustand sind die Ladungsspeicher- und Aus­ lesevorgänge des erfindungsgemäßen Festkörper-Bildaufnahme­ wandlers identisch mit denen des in Fig. 1 dargestellten herkömmlichen Bildaufnahmewandlerelements.

Zur Durchführung des Rücksetzvorgangs, d. h. des Entladevor­ gangs für die gespeicherten Ladungen, wird der p-n-Übergang zwischen dem n⁺-Bereich 13 und dem Signalspeicher-Gate-Be­ reich 4 in Vorwärtsrichtung selektiv vorgespannt, und an­ schließend das im Gate-Bereich 4 gespeicherte Ladungssignal über den Rücksetzbereich 13, die Elektrode 14 und den An­ schluß 15 entladen.

Anschließend kann der Festkörper-Bildaufnahmewandler für den nächsten Signalspeichervorgang vorbereitet werden.

Das in Fig. 3 dargestellte Festkörper-Bildaufnahmewandlerelement weist einen isolierten Gate-Bereich 16 zur elektrischen Isola­ tion des jeweiligen Elements vom benachbarten SIT-Transistor auf. Bereiche in Fig. 3, die denen in Fig. 2 entsprechen, tragen dieselben Bezugszeichen. Bei diesem Ausführungsbei­ spiel ist ein n^--Epitaxialkanalbereich 2 auf einem n⁺-Sourcebe­ reich 1 aufgebracht, der die erste Hauptelektrode bildet; ferner ist ein n⁺-Drain-Bereich 3, der die zweite Hauptelek­ trode bildet, auf der Oberfläche des Kanalbereichs 2 aufge­ bracht. Darüber hinaus sind an der Oberfläche des Kanalbereichs 2 ein p⁺-Signalspeicher-Gate-Bereich 4, der die erste Sub-Elek­ trode bildet, und ein p⁺-Isolations-Gate-Bereich 16 ausgebil­ det, der die zweite Sub-Elektrode bildet. In der Oberfläche des Isolier-Gate-Bereichs 16 befindet sich ein n⁺-Rücksetzbe­ reich 17, dessen Leitfähigkeit entgegengesetzt der Leitfähig­ keit des Gate-Bereichs ist, so daß sich ein p-n-Übergang zwi­ schen ihnen ergibt. Ferner ist auf dem Kanalbereich 2 eine Isolationsschicht 5 aufgebracht; auf dem Signalspeicher-Gate- Bereich ist eine transparente Isolationsschicht 6 angeordnet, auf der sich eine transparente Elektrode 7 befindet. Auch in diesem Falle wird die Gate-Kapazität 9 durch den Signalspei­ cher-Gate-Bereich 4 die transparente Isolationsschicht 6 und die transparente Elektrode 7 gebildet. Ferner sind auch in diesem Ausführungsbeispiel Elektroden 8, 18 und 19 auf dem Drain-Bereich 3, einem Teil des Drain-Gate-Bereichs 16 bzw. dem Rücksetzbereich 17 vorhanden.

Fig. 4 zeigt ein Ersatzschaltbild des in Fig. 3 dargestell­ ten Festkörper-Bildaufnahmewandlerelements. In Fig. 4 sind zwei SIT-Elemente 21 und 22 parallel zwischen dem Drain-Anschluß 12 und einem Source-Anschluß 20 angeordnet. Bei diesem Aus­ führungsbeispiel weist das SIT-Element 21 den Signalelek­ troden-Gate-Bereich 4 und das andere SIT-Element 22 den Iso­ lations-Gate-Bereich 16 auf. Darüber hinaus ist ein p⁺-n^--p⁺- n⁺-Thyristor 23 in Fig. 4 dargestellt, der äquivalent durch den Signalspeicher-Gate-Bereich 4, den Kanalbereich 2, den Isolations-Gate-Bereich 16 und den Rücksetzbereich 17 gebil­ det wird.

Bei diesem Ausführungsbeispiel ist während der Zeit, in der die Ladung in dem Signalspeicher-Gate-Bereich 4 gespeichert, oder während der ausgelesen wird, der n⁺-Rücksetzbereich 17 potentialfrei, d. h. in einem schwebenden Zustand, oder in Rückwärtsrichtung in bezug auf den Isolations-Gate-Bereich 16 vorgespannt. In diesem Zustand laufen der Ladungsspeicher- und Auslesevorgang dieses Bildaufnahmeelements identisch wie bei dem in Fig. 2 dargestellten Bildaufnahme­ element ab.

Zum Rücksetzen wird der Isolations-Gate-Bereich 16 über den Isolations-Gate-Anschluß 24 mit einem ausreichend niedrige­ ren Potential als dem des Signalspeicher-Gate-Bereichs 4 vorgespannt, wobei das Potential des Drain-Bereichs 3 schwe­ bend gehalten wird, und der p-n-Übergang zwischen dem Isola­ tions-Gate-Bereich 16 und dem Rücksetzbereich 17 in Vorwärts­ richtung vorgespannt ist. In diesem Zustand wird ein p⁺-n^-- p⁺-n⁺-Thyristor 23, der durch den p⁺-Signalspeicherbereich 4, den n^--Kanalbereich 2, den p⁺-Isolations-Gate-Bereich 16 und den n⁺-Rücksetzbereich 17 gebildet wird, eingeschaltet; auf diese Weise ist es möglich, die in dem Signalspeicher-Gate- Bereich 4 gespeicherte Signalladung mittels des Rücksetzan­ schlusses 25 über den Kanalbereich 2, den Isolations-Gate-Be­ reich 16, den Rücksetzbereich 17 und die Elektrode 19 zu ent­ laden. Da in diesem Falle der p-n-Übergang zwischen dem Iso­ lations-Gate-Bereich 16 und dem n⁺-Bereich 17 in Vorwärtsrich­ tung vorgespannt ist, ist es auch möglich, das in dem Iso­ lations-Gate-Bereich 16 gespeicherte Ladungssignal zu ent­ laden; somit kann der Rücksetzvorgang des Isolations-Gates gleichzeitig ausgeführt werden. Deshalb kann das Festkörper- Bildaufnahmewandlerelement für die nächste Belichtung vorbereitet werden.

Ferner ist es auch möglich, die erste und die zweite Haupt­ elektrode als Drain-Bereich bzw. Source-Bereich auszubilden. Die Erfindung kann darüber hinaus auch vorzugsweise bei ei­ nem Festkörper-Bildaufnahmewandler verwendet werden, der die Gate-Kapazität zur Speicherung der Signalladung verwendet.

Claims (6)

1. Festkörper-Bildaufnahmewandlerelement mit einem SIT (static induction transistor) mit einem Halbleiterkörper, einem Source-Gebiet des einen Leifähigkeitstyps, das in dem Halbleiterkörper ausgebildet ist, einem Drain-Gebiet des einen Leitfähigkeitstyps, das in dem Halbleiterkörper ausgebildet ist, einem Kanalbereich des einen Leitfähigkeitstyps, der in dem Halbleiterkörper zwischen dem Source-Gebiet und dem Drain-Gebiet ausgebildet ist, einem Signalspeicher-Gate-Bereich mit dem anderen Leitfähigkeitstyp, der in dem Kanalbereich zum Speichern von Ladungsträgern ausgebildet ist, die in den Kanalbereich entsprechend dem Lichteingangssignal injiziert werden, gekennzeichnet durch einen Rücksetzbereich (13) des einen Leitfähigkeitstyps, der in dem Signalspeicher-Gate-Bereich (4) zur Bildung eines p-n-Über­ gangs zwischen den beiden ausgebildet ist, und eine Einrichtung (23), die selektiv den p-n-Übergang in Vorwärtsrichtung zum Entladen der in dem Signalspeicher-Gate-Bereich (4) gespeicher­ ten Ladungsträger über den Rücksetzbetrieb vorspannt.

2. Wandler nach Anspruch 1, gekennzeichnet durch eine transparente Isolationsschicht (6), die auf einem Teil des Signalspeicher-Gate-Bereichs (4) angeordnet ist, und eine trans­ parente Elektrode (7), die auf der transparenten Isolations­ schicht (6) zur Bildung einer Gate-Kapazität angeordnet ist.

3. Festkörper-Bildaufnahmewandlerelement mi einem SIT nach Anspruch 1, gekennzeichnet durch einen Isolations-Gate-Bereich (16), der in dem Kanalbereich (2) zum Isolieren des Elements von benachbarten Elementen angeord­ net ist, einen Rücksetzbereich (17) des einen Leitfähigkeits­ typs, der in dem Isolationsbereich (16) zur Bildung eines p-n-Übergangs dazwischen angeordnet ist, und eine Einrichtung (23), die selektiv den p-n-Übergang in Vorwärtsrichtung zum Entladen der in dem Signalspeicher-Gate-Bereich gespeicherten Ladungsträger über den Kanalbereich, den Isolations-Gate-Bereich und den Rücksetzbereich vorspannt.

4. Wandler nach Anspruch 3, gekennzeichnet durch eine transparente Isolationsschicht (6), die auf dem Signal­ speicher-Gate-Bereich (4) vorgesehen ist, und eine transparente Elektrode (7), die auf der transparenten Isolationsschicht (6) zur Bildung einer Gate-Kapazität angeordnet ist.

5. Wandler nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß die zweite Hauptelektrode (3) an einer Oberfläche der Epitaxialschicht (2), der Signalspeicher-Gate-Bereich (4) an einer Oberfläche des Kanalbereichs (2) und der Rücksetzbereich (13) in einer Oberfläche des Signalspeicher-Gate-Bereichs (4) ausgebildet ist.

6. Wandler nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß das Drain-Gebiet (3) an einer Oberfläche der Expitaxial­ schicht (2), der Signalspeicher-Gate-Bereich und der Isola­ tions-Gate-Bereich an der Oberfläche der Epitaxialschicht auf der gegenüberliegenden Seite des Source-Gebietes, und der Rücksetzbereich (17) an einer Oberfläche des Isolations-Gate- Bereichs (16) ausgebildet ist.