DE3148807C2 - Halbleiterspeicheranordnung - Google Patents
HalbleiterspeicheranordnungInfo
- Publication number
- DE3148807C2 DE3148807C2 DE3148807A DE3148807A DE3148807C2 DE 3148807 C2 DE3148807 C2 DE 3148807C2 DE 3148807 A DE3148807 A DE 3148807A DE 3148807 A DE3148807 A DE 3148807A DE 3148807 C2 DE3148807 C2 DE 3148807C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- semiconductor memory
- gate
- intermediate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000006396 nitration reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 230000015556 catabolic process Effects 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
Es wird eine nicht-flüchtige Halbleiterspeicheranordnung mit schwimmendem Gate und Doppelgates aus polykristallinem Silicium beschrieben, bei der die Zwischenisolierschicht zwischen den beiden polykristallinen Siliciumgates aus einer Siliciumnitridschicht besteht.
Description
20
Die Erfindung betrifft eine niciu-Rüchiige Haibleiteripeicheranordnung
nach dem Oberbegriff des Anspruchs 1.
Herkömmliche nicht-flüchtige Halbleiterspeicheranordnungen mit Schwimm-Gate-Aufbau besitzen zwei 2S
polykristalline Siliciumgates und sind gemäß F i g. 1 aufgebaut.
in F i g. 1 bezeichnet 1 ein P-leitendes Substrat. 2 ist
eine /V-leitende Diffusionsschicht, 3 eine Oxidschicht zur
Isolierung des Elements. 6 ist ein Steuergate aus *°
polykristallin -m Silicium. 8 ist das schwimmende Gate
»us polykristallinem Silicium. 1 ist die Gateisolierschicht, 7 die Zwischenisolierschicht. Üblicherweise wird eine
Oxidschicht des Substrate 1 aU Gateisolierschicht und eine Oxidschicht des polykristallinen Siliciumgates 8 als
Zwischenisolierschicht verwendet.
Folgende Anforderungen sind an die Eigenschaften einer solchen nicht-flüchtigen Speicheranordnung zu
stellen:
40
1. Die Effizienz (Wirkungsgrad) der Injektion elektrischer Ladung in das schwimmende Gate muß hoch
sein;
die Schwellenspannung in einem ersten Zustand, d-ii heißt vor Injizierung der elektrischen Ladung in
das schwimmende Gate muß niedrig sein; und
3. die Durchbruchsspannung der Zwischenisolierschicht muß hoch sein.
3. die Durchbruchsspannung der Zwischenisolierschicht muß hoch sein.
Eine integrierte Schaltung mit den vorgenannten Eigenschaften erlaubt es. die Speisespannung bzw. den
erforderlichen Strom zum Einschreiben von Informationen zu senken, die Geschwindigkeit zum Lesen der
gespeicherten Informationen zu erhöhen und die Haltebzw. Speicherdaucr der Informationen zu erhöhen.
Die F i g. 2. 3 und 4 zeigen die Injektionseffizienz, die
Schwellenspannung bzw. die Durchbruchsspannung der Zwischenisolierschicht jeweils über der Dicke der
Zwischenisolierschicht. Aus diesen Figuren erkennt man. daß be/.liglich der Durchbruchsspannung der &o
Zwischenisolierschicht der Verlauf von weniger erwünschten Werten zu erwünschten Werten in Abhängigkeit
von der Dicke dieser Isolierschicht umgekehrt zum entsprechenden Verlauf der Injcktionseffizicnz und
der Schwellenspannung ist. Genauer gesagt ist es notwendig, die Zwischcnisolierschicht 7 von F i g. I
dünn zu machen, um eine höhere Injcktionseffizicn/ und
eine geringere Schwellenspannung im ersten Zustand.
dr.-- heißt vor Injektion von Elektronen in das .chwimmende Gate zu erhalten. Wenn aber die
Zwischenisolierschicht 7 dünner gemacht wird, dann verringert man damit die Durchbruchsspannung der
Zwischenisolierschicht gemäß Fig.4, so daß im
schwimmenden Gate angesammelte elektrische Ladung in kurzer Zeit zum Substrat etc. zurückgelangt Daher
wurde beim herkömmlichen praktischen Herstellungsverfahren die optimale Dicke der Zwisehenisolierschicht
so ausgewählt, daß bei Anhebung der Durchbruchsspannung die Injektionseffizienz gesenkt wurde.
Mit einer höheren Injektionseffizienz sind aber eine Reihe von Vorteilen, wie die Verringerung der zum
Programmieren erforderlichen Zeit, die Senkung der zum Programmieren erforderlichen Spannung, die
Verringerung einer Testzeit und anderes verbunden.
Aufgabe der Erfindung ist es, eine nicht-flüchtige Halbleiterspeicheranordnung zu schaffen, die unter
Vermeidung der vorgenannten Nachteile verglichen mit der herkömmlichen Anordnung eine geringere Schwellenspanriung
irn ersten Zustand, das heißt vor der
Injektion elektrischer Ladung in das schwimmende Gate, eine höhere Durchbruchsspannung und eine
erheblich verbesserte Injektionseffizienz aufweist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst Gemäß dieser
Lösung wird du Zwischenisolierschicht 7 von F i g. 1
durch Nitrieren der polykristallinen Siliciumschicht des Gates 8 erzeugt.
Es ist bekannt, daß eine Siliciumnitridschicht im Vergleich zu einer Siliciumoxidschicht sowohl eine
höhere Durchbruchsspannung als auch eine höhere Dielektrizitätskonstante besitzt. Die Erfindung macht
von dieser Tatsache Gebrauch. Bei gleicher Dicke bietet die Zwischenisolierschicht aus Siliciumnitrid gegenüber
einer solchen aus Siliciumoxid folgende Vorteile:
1. Die Durchbruchsspannung der Zwischenisolierschicht
wird höher.
2. die Schwellenspannung im oben definierten ersten Zustand wird infolge der hohen Dielektrizitätskonstante
von Siliciumnitrid gesenkt, und
3. die Injektionseffizienz ist hoch, da die Kapazität zwischen den Gates 6 und 8 von F i g. 1 groß wird.
Diese Vorteile sollen im einzelnen erläutert werden. Der Grund für die Verbesserung der Durchbruchsspannung
der Zwischenisolierschicht gemäß Punkt 1 beruht auf dem Unterschied der Bindungsenergie auf Siliciumatome
im Oxid einerseits und im Nitrid andererseits und beruht ferner auf der unterschiedlichen Dichte beider
Schichten. Aufgrund dieser Unterschiede verringert sich der minimale Leckstrom durch die Nitridschicht
verglichen mit dem durch die SiOrSchicht. während die Durchbruchsspannung ansteigt.
Was die Schwellenspannung im ersten Zustand und damit den obigen Punkt 2 anlangt, so ist dies leicht
verständlich, wenn man den Fall der Zwischenisolierschicht 7 in Fig. I aus Siliciumoxid mit dem der
entsprechenden Schicht aus Siliciumnitrid vergleicht. Das heißt, im Fall von Siliciumnitrid wird die Kapazität
zwischen den Gates 6 und 8 in Fig. I größer, weil die
Siliciumnitridschicht eine höhere Dielektrizitätskonstante aufweist. Legt man dasselbe elektrische Potential
an das Gate 6 einmal für den Fall einer Zwischenisolierschicht 7 aus Siliciumnitrid und ein anderes Mal aus
Siliciumoxid an. dann wird das durch das Potential des Gates 6 aiii Gale 8 induzierte Potential im Fall der
Siliciumnitridschicht hoher ab im Fall der Siliciumoxidschicht
sein, so daß die Uir^ehrspannung des Transistors
(Schwellenspannung^ im Fall von Siliciumnitrid deutlich unter das elektris de Potential des Gates 6 fällt.
Daraus ergibt sich, daß bv gleichem Potential des Gates 6 im Fall der Siliciumr.'.ridschicht 7 das Potential des
Gates 8 höher wird, so daß es möglich wird, die kinetische Energie in Richtung des Gates 8 in bezug auf
das Substrat im Hinblick auf die Injektion von Elektronen in da.' schwimmende Gate zu erhöhen.
Daraus erklärt ',ich der Grund, warum die Injektionseffizienz
durch die erfindungsgemäße Lösung erhöht werden kann.
Wenn man die Dicke der Zwischenisolierschicht 7 so
bemißt, daß man die gleiche Durchbruchsspannung wie im herkömmlichen Fall erhält./iann tritt der vorteilhafte
Zustand auf. daß die Schwellenspannung im ersten Zustand weiter gesenkt und die Injektionseffizienz noch
stärker erhöht werden.
Es sind verschiedene Nitrierverfahren bekannt,
beispielsweise ein Verfahren mit einer Behandlung bei hoher Temperatur in Stickstoffgas oder Ammoniakgas
oder ein Verfahren, bei dem Stickstoffgas oder Ammoniakgas zu einem Plasma isoliert wird und unter
hoher Temperatur mit dem polykristallinen Silicium zur Reaktion gebracht wird. Zum Zwecke der vorliegenden
Erfindung kann irgendein Verfahren verwendet werden.
Es ist möglich, auch die Gateoxidschicht 9 unter dem
schwimmenden Gate durch eine Nitridschicht des Substrats zu bilden. Dieser Fall bringt in Verbindung mit
dem oben erwähnten Wirkungen große Vorteile, da eine
'S verbesserte Durchbruchsspannung und eine geringere
Schwellenspannung im ersten Zustand zu erwarten sind.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Nicht-flüchtige Halbleiterspeicheranordnung mit Schwimm-Gate-Aufbau, mit zwei polykristallinen
Siliriumgates, dadurch gekennzeichnet,
daß die Zwischenisolierschicht (7) zwischen den beiden polykristallinen Siliciumgates (6, 8) ein.·
Siliciumnitridschicht ist. die durch direkte Nitrieru'i^
der polykristallinen Silicium-Schicht des Gates (8) gebildet ist
2. Halbleiterspeicheranordnung nach Anspwch 1,
dadurch gekennzeichnet daß die Gateisoliersrhicht
(9) zwischen dem Substrat (1) und dem ersten t8) der beiden polykristallinen Siliciumgates (6. 'J) eine
Siliciumnitridschicht ist die durch direkte Nitrierung ι
des Substrats gebildet ist
IO
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17559480A JPS5799782A (en) | 1980-12-12 | 1980-12-12 | Semiconductor memory device |
| JP14902981A JPS5850779A (ja) | 1981-09-21 | 1981-09-21 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3148807A1 DE3148807A1 (de) | 1982-08-12 |
| DE3148807C2 true DE3148807C2 (de) | 1983-11-03 |
Family
ID=26479038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3148807A Expired DE3148807C2 (de) | 1980-12-12 | 1981-12-10 | Halbleiterspeicheranordnung |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE3148807C2 (de) |
| GB (1) | GB2092824B (de) |
| HK (1) | HK73886A (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2620847A1 (fr) * | 1987-09-18 | 1989-03-24 | Thomson Semiconducteurs | Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede |
-
1981
- 1981-11-24 GB GB8135384A patent/GB2092824B/en not_active Expired
- 1981-12-10 DE DE3148807A patent/DE3148807C2/de not_active Expired
-
1986
- 1986-10-02 HK HK738/86A patent/HK73886A/xx not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| NICHTS-ERMITTELT |
Also Published As
| Publication number | Publication date |
|---|---|
| HK73886A (en) | 1986-10-10 |
| GB2092824B (en) | 1984-08-15 |
| GB2092824A (en) | 1982-08-18 |
| DE3148807A1 (de) | 1982-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4114344C2 (de) | Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis | |
| DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
| DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
| DE19533165C2 (de) | Verfahren zur Herstellung einer nicht-flüchtigen Speicherzelle mit einer Stapelgateelektrode in einem zellenförmigen Oxidatonsbereich | |
| DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
| DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
| DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
| DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE4018412A1 (de) | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren | |
| DE2644832A1 (de) | Feldeffekt-transistor und verfahren zu seiner herstellung | |
| DE2949171A1 (de) | Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung | |
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE2837877A1 (de) | Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung | |
| DE10341062A1 (de) | Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
| DE2937952C2 (de) | Nichtflüchtige Speicheranordnung | |
| DE2748222A1 (de) | Kondensatorspeicheranordnung | |
| DE3741937A1 (de) | Elektrisch loeschbarer festwertspeicher (eeprom) mit einfach-polysiliziumschicht | |
| EP0945902A1 (de) | MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO-TO |
|
| 8365 | Fully valid after opposition proceedings | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: SEIKO EPSON CORP., TOKIO/TOKYO, JP |