DE3148807C2 - Halbleiterspeicheranordnung - Google Patents

Halbleiterspeicheranordnung

Info

Publication number
DE3148807C2
DE3148807C2 DE3148807A DE3148807A DE3148807C2 DE 3148807 C2 DE3148807 C2 DE 3148807C2 DE 3148807 A DE3148807 A DE 3148807A DE 3148807 A DE3148807 A DE 3148807A DE 3148807 C2 DE3148807 C2 DE 3148807C2
Authority
DE
Germany
Prior art keywords
insulating layer
layer
semiconductor memory
gate
intermediate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3148807A
Other languages
English (en)
Other versions
DE3148807A1 (de
Inventor
Yasunori Suwa Nagano Nakazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17559480A external-priority patent/JPS5799782A/ja
Priority claimed from JP14902981A external-priority patent/JPS5850779A/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of DE3148807A1 publication Critical patent/DE3148807A1/de
Application granted granted Critical
Publication of DE3148807C2 publication Critical patent/DE3148807C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Es wird eine nicht-flüchtige Halbleiterspeicheranordnung mit schwimmendem Gate und Doppelgates aus polykristallinem Silicium beschrieben, bei der die Zwischenisolierschicht zwischen den beiden polykristallinen Siliciumgates aus einer Siliciumnitridschicht besteht.

Description

20
Die Erfindung betrifft eine niciu-Rüchiige Haibleiteripeicheranordnung nach dem Oberbegriff des Anspruchs 1.
Herkömmliche nicht-flüchtige Halbleiterspeicheranordnungen mit Schwimm-Gate-Aufbau besitzen zwei 2S polykristalline Siliciumgates und sind gemäß F i g. 1 aufgebaut.
in F i g. 1 bezeichnet 1 ein P-leitendes Substrat. 2 ist eine /V-leitende Diffusionsschicht, 3 eine Oxidschicht zur Isolierung des Elements. 6 ist ein Steuergate aus polykristallin -m Silicium. 8 ist das schwimmende Gate »us polykristallinem Silicium. 1 ist die Gateisolierschicht, 7 die Zwischenisolierschicht. Üblicherweise wird eine Oxidschicht des Substrate 1 aU Gateisolierschicht und eine Oxidschicht des polykristallinen Siliciumgates 8 als Zwischenisolierschicht verwendet.
Folgende Anforderungen sind an die Eigenschaften einer solchen nicht-flüchtigen Speicheranordnung zu stellen:
40
1. Die Effizienz (Wirkungsgrad) der Injektion elektrischer Ladung in das schwimmende Gate muß hoch sein;
die Schwellenspannung in einem ersten Zustand, d-ii heißt vor Injizierung der elektrischen Ladung in das schwimmende Gate muß niedrig sein; und
3. die Durchbruchsspannung der Zwischenisolierschicht muß hoch sein.
Eine integrierte Schaltung mit den vorgenannten Eigenschaften erlaubt es. die Speisespannung bzw. den erforderlichen Strom zum Einschreiben von Informationen zu senken, die Geschwindigkeit zum Lesen der gespeicherten Informationen zu erhöhen und die Haltebzw. Speicherdaucr der Informationen zu erhöhen.
Die F i g. 2. 3 und 4 zeigen die Injektionseffizienz, die Schwellenspannung bzw. die Durchbruchsspannung der Zwischenisolierschicht jeweils über der Dicke der Zwischenisolierschicht. Aus diesen Figuren erkennt man. daß be/.liglich der Durchbruchsspannung der &o Zwischenisolierschicht der Verlauf von weniger erwünschten Werten zu erwünschten Werten in Abhängigkeit von der Dicke dieser Isolierschicht umgekehrt zum entsprechenden Verlauf der Injcktionseffizicnz und der Schwellenspannung ist. Genauer gesagt ist es notwendig, die Zwischcnisolierschicht 7 von F i g. I dünn zu machen, um eine höhere Injcktionseffizicn/ und eine geringere Schwellenspannung im ersten Zustand.
dr.-- heißt vor Injektion von Elektronen in das .chwimmende Gate zu erhalten. Wenn aber die Zwischenisolierschicht 7 dünner gemacht wird, dann verringert man damit die Durchbruchsspannung der Zwischenisolierschicht gemäß Fig.4, so daß im schwimmenden Gate angesammelte elektrische Ladung in kurzer Zeit zum Substrat etc. zurückgelangt Daher wurde beim herkömmlichen praktischen Herstellungsverfahren die optimale Dicke der Zwisehenisolierschicht so ausgewählt, daß bei Anhebung der Durchbruchsspannung die Injektionseffizienz gesenkt wurde.
Mit einer höheren Injektionseffizienz sind aber eine Reihe von Vorteilen, wie die Verringerung der zum Programmieren erforderlichen Zeit, die Senkung der zum Programmieren erforderlichen Spannung, die Verringerung einer Testzeit und anderes verbunden.
Aufgabe der Erfindung ist es, eine nicht-flüchtige Halbleiterspeicheranordnung zu schaffen, die unter Vermeidung der vorgenannten Nachteile verglichen mit der herkömmlichen Anordnung eine geringere Schwellenspanriung irn ersten Zustand, das heißt vor der Injektion elektrischer Ladung in das schwimmende Gate, eine höhere Durchbruchsspannung und eine erheblich verbesserte Injektionseffizienz aufweist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst Gemäß dieser Lösung wird du Zwischenisolierschicht 7 von F i g. 1 durch Nitrieren der polykristallinen Siliciumschicht des Gates 8 erzeugt.
Es ist bekannt, daß eine Siliciumnitridschicht im Vergleich zu einer Siliciumoxidschicht sowohl eine höhere Durchbruchsspannung als auch eine höhere Dielektrizitätskonstante besitzt. Die Erfindung macht von dieser Tatsache Gebrauch. Bei gleicher Dicke bietet die Zwischenisolierschicht aus Siliciumnitrid gegenüber einer solchen aus Siliciumoxid folgende Vorteile:
1. Die Durchbruchsspannung der Zwischenisolierschicht wird höher.
2. die Schwellenspannung im oben definierten ersten Zustand wird infolge der hohen Dielektrizitätskonstante von Siliciumnitrid gesenkt, und
3. die Injektionseffizienz ist hoch, da die Kapazität zwischen den Gates 6 und 8 von F i g. 1 groß wird.
Diese Vorteile sollen im einzelnen erläutert werden. Der Grund für die Verbesserung der Durchbruchsspannung der Zwischenisolierschicht gemäß Punkt 1 beruht auf dem Unterschied der Bindungsenergie auf Siliciumatome im Oxid einerseits und im Nitrid andererseits und beruht ferner auf der unterschiedlichen Dichte beider Schichten. Aufgrund dieser Unterschiede verringert sich der minimale Leckstrom durch die Nitridschicht verglichen mit dem durch die SiOrSchicht. während die Durchbruchsspannung ansteigt.
Was die Schwellenspannung im ersten Zustand und damit den obigen Punkt 2 anlangt, so ist dies leicht verständlich, wenn man den Fall der Zwischenisolierschicht 7 in Fig. I aus Siliciumoxid mit dem der entsprechenden Schicht aus Siliciumnitrid vergleicht. Das heißt, im Fall von Siliciumnitrid wird die Kapazität zwischen den Gates 6 und 8 in Fig. I größer, weil die Siliciumnitridschicht eine höhere Dielektrizitätskonstante aufweist. Legt man dasselbe elektrische Potential an das Gate 6 einmal für den Fall einer Zwischenisolierschicht 7 aus Siliciumnitrid und ein anderes Mal aus Siliciumoxid an. dann wird das durch das Potential des Gates 6 aiii Gale 8 induzierte Potential im Fall der
Siliciumnitridschicht hoher ab im Fall der Siliciumoxidschicht sein, so daß die Uir^ehrspannung des Transistors (Schwellenspannung^ im Fall von Siliciumnitrid deutlich unter das elektris de Potential des Gates 6 fällt. Daraus ergibt sich, daß bv gleichem Potential des Gates 6 im Fall der Siliciumr.'.ridschicht 7 das Potential des Gates 8 höher wird, so daß es möglich wird, die kinetische Energie in Richtung des Gates 8 in bezug auf das Substrat im Hinblick auf die Injektion von Elektronen in da.' schwimmende Gate zu erhöhen. Daraus erklärt ',ich der Grund, warum die Injektionseffizienz durch die erfindungsgemäße Lösung erhöht werden kann.
Wenn man die Dicke der Zwischenisolierschicht 7 so bemißt, daß man die gleiche Durchbruchsspannung wie im herkömmlichen Fall erhält./iann tritt der vorteilhafte Zustand auf. daß die Schwellenspannung im ersten Zustand weiter gesenkt und die Injektionseffizienz noch stärker erhöht werden.
Es sind verschiedene Nitrierverfahren bekannt, beispielsweise ein Verfahren mit einer Behandlung bei hoher Temperatur in Stickstoffgas oder Ammoniakgas oder ein Verfahren, bei dem Stickstoffgas oder Ammoniakgas zu einem Plasma isoliert wird und unter hoher Temperatur mit dem polykristallinen Silicium zur Reaktion gebracht wird. Zum Zwecke der vorliegenden Erfindung kann irgendein Verfahren verwendet werden.
Es ist möglich, auch die Gateoxidschicht 9 unter dem
schwimmenden Gate durch eine Nitridschicht des Substrats zu bilden. Dieser Fall bringt in Verbindung mit dem oben erwähnten Wirkungen große Vorteile, da eine
'S verbesserte Durchbruchsspannung und eine geringere Schwellenspannung im ersten Zustand zu erwarten sind.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche: 31 48 80/
1. Nicht-flüchtige Halbleiterspeicheranordnung mit Schwimm-Gate-Aufbau, mit zwei polykristallinen Siliriumgates, dadurch gekennzeichnet, daß die Zwischenisolierschicht (7) zwischen den beiden polykristallinen Siliciumgates (6, 8) ein.· Siliciumnitridschicht ist. die durch direkte Nitrieru'i^ der polykristallinen Silicium-Schicht des Gates (8) gebildet ist
2. Halbleiterspeicheranordnung nach Anspwch 1, dadurch gekennzeichnet daß die Gateisoliersrhicht (9) zwischen dem Substrat (1) und dem ersten t8) der beiden polykristallinen Siliciumgates (6. 'J) eine Siliciumnitridschicht ist die durch direkte Nitrierung ι des Substrats gebildet ist
IO
DE3148807A 1980-12-12 1981-12-10 Halbleiterspeicheranordnung Expired DE3148807C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17559480A JPS5799782A (en) 1980-12-12 1980-12-12 Semiconductor memory device
JP14902981A JPS5850779A (ja) 1981-09-21 1981-09-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3148807A1 DE3148807A1 (de) 1982-08-12
DE3148807C2 true DE3148807C2 (de) 1983-11-03

Family

ID=26479038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3148807A Expired DE3148807C2 (de) 1980-12-12 1981-12-10 Halbleiterspeicheranordnung

Country Status (3)

Country Link
DE (1) DE3148807C2 (de)
GB (1) GB2092824B (de)
HK (1) HK73886A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620847A1 (fr) * 1987-09-18 1989-03-24 Thomson Semiconducteurs Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
GB2092824B (en) 1984-08-15
HK73886A (en) 1986-10-10
DE3148807A1 (de) 1982-08-12
GB2092824A (en) 1982-08-18

Similar Documents

Publication Publication Date Title
DE69226358T2 (de) EPROM-Zelle mit Dielektricum zwischen Polysiliziumschichten, das leicht in kleinen Dimensionen herstellbar ist
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE69221530T2 (de) Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE69324880T2 (de) Vertikal-MOSFET mit einem Graben, der mit Mehrschichten-Gatefilm bedeckt ist
DE3888603T2 (de) Halbleiterbauelement mit Floating-Gate.
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE19533165C2 (de) Verfahren zur Herstellung einer nicht-flüchtigen Speicherzelle mit einer Stapelgateelektrode in einem zellenförmigen Oxidatonsbereich
DE69529942T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE2837877C2 (de) Verfahren zur Herstellung eines MOS-integrierten Halbleiterspeichers
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE2949171A1 (de) Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2748222A1 (de) Kondensatorspeicheranordnung
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE3741937A1 (de) Elektrisch loeschbarer festwertspeicher (eeprom) mit einfach-polysiliziumschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO-TO

8365 Fully valid after opposition proceedings
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8327 Change in the person/name/address of the patent owner

Owner name: SEIKO EPSON CORP., TOKIO/TOKYO, JP