DE3148807A1 - Halbleiterspeicheranordnung - Google Patents

Halbleiterspeicheranordnung

Info

Publication number
DE3148807A1
DE3148807A1 DE19813148807 DE3148807A DE3148807A1 DE 3148807 A1 DE3148807 A1 DE 3148807A1 DE 19813148807 DE19813148807 DE 19813148807 DE 3148807 A DE3148807 A DE 3148807A DE 3148807 A1 DE3148807 A1 DE 3148807A1
Authority
DE
Germany
Prior art keywords
dipl
ing
semiconductor memory
insulating layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813148807
Other languages
English (en)
Other versions
DE3148807C2 (de
Inventor
Yasunori Suwa Nagano Nakazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17559480A external-priority patent/JPS5799782A/ja
Priority claimed from JP14902981A external-priority patent/JPS5850779A/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of DE3148807A1 publication Critical patent/DE3148807A1/de
Application granted granted Critical
Publication of DE3148807C2 publication Critical patent/DE3148807C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Description

Beschreibung
Die Erfindung betrifft eine nicht-flüchtige Halbleiterspeicheranordnung nach dem Oberbegriff des Anspruchs
Herkömmliche nicht-flüchtige Halbleiterspeicheranordnungen mit schwimmendem Gate und doppelten polykristallinen Siliciuingates sind gemäß Fig. 1 aufgebaut.
10
In Fig. 1 bezeichnet 1 ein P-leitendes Substrat. 2 ist eine N-leitende Diffusionsschicht, 3 eine Oxidschicht zur Isolierung des Elements. 6 ist ein Steuergate aus polykristallinem Silicium. 8 ist das schwimmende Gate "15 aus polykristallinem Silicium. 9 ist die Gateisolierschicht, 7 die Zwischenisolierschicht. Üblicherweise wird eine Oxidschicht des Substrats 1 als Gateisolierschicht und eine Oxidschicht des polykristallinen Siliciumgates 8 als Zwischenisolierschicht verwendet.
20
Folgende Anforderungen sind an die Eigenschaften einer.
solchen nicht-flüchtigen Speicheranordnung zu stellen:
1. Die Effizienz (^lrlcutigsgrad) der Injektion elektrischer Ladung in das schwimmende Gate muß hoch sein;
2. die Schwellenspannurig in einem ersten Zustand, das heißt vor Injizierung der elektrischen Ladung in da,s schwimmende Gate muß niedrig sein; und
30
3. die Durchbruchsspannung der Zwischenisolierschicht
muß hoch sein.
Eine integrierte Schaltung mit den vorgenannten Eigenschäften erlaubt es, die Speisespannung bzw. den erfor-
A1/2
derlichen Strom zum Einschreiben von Informationen zu senken, die Geschwihdiakeit zum Lesen der gespeicherten Informationen zu erhöhen und die Halte- bzw. Speicherdauer der Informationen zu erhöhen. 5
Die .Fig. 2, 3 und 4 zeigen die Injektionseffizienz, die Schwellenspannung bzw. die Durchbruchsspannung der Zwischenisolierschicht jeweils über der Dicke der Zwischenisolierschicht. Aus diesen Figuren erkennt man, daß bezüglich der Durchbruchsspannung der Zwischenisolierschicht der Verlauf von weniger erwünschten Werten zu erwünschten Werten in Abhängigkeit von der Dicke dieser Isolierschicht umgekehrt zum entsprechenden Verlauf der Injektionseffizienz und der Schwellenspannung ist. Genauer gesagt ist es notwendig, die Zwischenisolierschicht 7 von Fig. 1 dünn zu machen, um eine höhere Injektionseffizient und eine geringere Schwellenspannung im ersten Zustand, das heißt vor Injektion von Elektronen in das schwimmende Gate zu erhalten. Wenn aber die Zwischenisolierschicht 7 dünner gemacht wird, dann verringert man damit die Durchbruchsspannung der Zwischenisolierschicht, gemäß Fig. 4, so daß im schwimmenden Gate angesammelte elektrische Ladung in kurzer Zeit zum Substrat etc. zurückgelangt. Daher wurde beim herkömmlichen praktischen Herstellungsverfahren die optimale Dicke der Zwischenisolierschicht so ausgewählt, daß bei Anhebuna der Durchbruchsspannunq die Injektionseffizienz gesenkt wurde.
Mit einer höheren Injektionseffizienz sind aber eine Reihe von Vorteilen, wie die Verringerung der zum Programmieren erforderlichen Zeit, die Senkuna der zum Programmieren erforderlichen Spannung, die Verringerung einer Testzeit und anderes verbunden.
A2/3
-J Aufgabe der Erfindung ist es, eine nicht-flüchtige Halbleiterspeicheranordnung zu schaffen, die unter Vermeidung der vorgenannten Nachteile verglichen mit der herkömmlichen Anordnung eine geringere Schwellenspannung im ersten Zustand, das heißt vor der Injektion elektrischer Ladung in das -schwimmende Gate, eine höhere Durchbruchsspannung und eine erheblich verbesserte Injektionseffizienz aufweist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst. Gemäß dieser Lösung wird die Zwischenisolierschicht 7 von Fig. 1 durch Nitrieren der polykristallinen Siliciumschicht des Gates 8 erzeugt.
Es ist bekannt, daß eine Siliciumnitridschicht im Vergleich zu einer Siliciumoxidschicht sowohl eine höhere Durchbruchsspannung als auch eine höhere Dielektrizitätskonstante besitzt. Die Erfindung macht von dieser Tatsache Gebrauch. Bei gleicher Dicke bietet die Zwischenisolierschicht aus Siliciumnitrid gegenüber einer solchen aus Siliciumoxid folgende Vorteile: .
1. Die Durchbruchsspannung der Zwischenisolierschicht wird höher,
2. die Schwellenspannung im oben definierten ersten Zustand wird infolge der hohen Dielektrizitätskonstante von Siliciumnitrid gesenkt, lind
3. die Injektionseffizienz ist hoch, da die Kapazität zwischen den Gates 6 und 8 von Fig. 1 groß wird,.
Diese Vorteile sollen im einzelnen erläutert werden. Dor Grund für die Verbesserung der Durchbruchsspannung der Zwischenisoiierschicht gemäß Punkt 1 beruht auf
A3
31 A 8807
dem Unterschied der Bindungsenergie auf Siliciumatome im Oxid einerseits und im Nitrid andererseits und beruht ferner auf der unterschiedlichen Dichte beider Schichten. Aufgrund dieser Unterschiede verringert sich der minimale Leckstrom durch die Nitridschicht verglichen mit dem durch die SiO,,-Schicht, während die
Durchbruchsspannunq ansteigt.
Was die Schwellenspannung im ersten Zustand und damit den obigen Punkt 2 anlangt, so ist dies leicht verständlich, wenn man den Fall der Zwischenisolierschicht 7 in Fig. 1 aus Siliciumoxid mit dem der entsprechenden Schicht aus Siliciumnitrid vergleicht. Das heißt, im Fall von Siliciumnitrid wird die Kapazität zwischen .15 den Gates 6 und 8 in Fig. 1 größer, weil die Siliciumnitridschicht eine höhere Dielektrizitätskonstante aufweist. Legt man dasselbe elektrische Potential an das Gate 6 einmal für den Fall einer Zwischenisolierschicht 7 aus Siliciumnitrid und ein anderes Mal aus Siliciumoxid an, dann wird das durch das Potential des Gates 6 am Gate 8 induzierte Potential im Fall der Siliciumnitridschicht höher als im Fall der Siliciumoxidschicht sein, so daß die Umkehrspannung des Transistors {Schwellenspannung) im Fall von SiIiciumnitrid deutlich unter das elektrische Potential des Gates 6 fällt. Daraus ergibt sich, daß bei gleichem Potential des Gates 6 im Fall der Siliciumnitridschicht 7 das Potential des Gates 8 höher wird, so daß es möglich wird, die kinetische Energie in Richtung des Gates 8 in bezug auf das Substrat im Hinblick auf die Injektion von Elektronen in das schwimmende Gate zu erhöhen. Daraus erklärt sich der Grund, warum die Injektionseffizienz durch die erfindungsgemäße Lösung erhöht werden kann.
A4/5
Ί Wenn man die Dicke der Zwischenisolierschicht. 7 so beinißt, daß man die gleiche Durchbruchs spannung wie im herkömmlichen Fall erhält, dann tritt der vorteilhafte Zustand auf, daß die Schwellenspannung im ersten Zustand weiter gesenkt und die Injektionseffizienz noch stärker erhöht werden.. _
Es sind verschiedene Nitrierverfahren bekannt, bei-, spielsweise ein Verfahren mit einer Behandlung bei hoher Temperatur in Stickstoffgas oder Ammoniakgas oder ein Verfahren, bei dem Stickstoffgas oder Ammoniakgas zu einem Plasma ionisiert wird und unter hoher Temperatur mit dem polykristallinen Silicium zur Reaktion gebracht wird. Zum Zwecke der vorliegenden
Ί5 Erfindung kann irgendein Verfahren verwendet werden.
Es ist möglich, auch die Gateoxidschicht 9 unter dem schwimmenden Gate durch eine Nitridschicht des Substrats 1 zu bilden. Dieser Fall bringt in Verbindung mit den oben erwähnten Wirkungen große Vorteile, da eine verbesserte Durchbruchsspannung und eine geringere Schwellenspannung im ersten Zustand "zu "erwarten sind.
Leerseite

Claims (1)

  1. .: IJ' : ·. 'Γ' .. 3U8807
    - BLUMBACH . WESER · BERGEN · KRAMER
    ZWIRNER · HOFFMANN ■ ^
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN ' \
    Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsull
    Kabushiki Kaisha Suwa Seikosha 81/87103
    3-4, 4-chome, Ginza, Chuo~ku, HO/mü
    Tokyo, Japan
    Halbleiterspeicheranordnung
    Patentansprüche
    \1 o) Nicht-flüchtige Halbleiterspeicheranordnung mit schwimmendem Gateaufbau und doppelten polykristallinen Siliciumgates, dadurch gekennze ichnet , daß die Zwischenisolierschicht (7) zwischen den beiden polykristallinen Siliciumgates (6, 8) eine Siliciumnitridschicht ist, die durch direkte Nitrierung der ersten Schicht (8) aus polykristallinem Silicium gebildet ist.
    2«, Halbleiter speicheranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Gateisolierschicht (9) zwischen dem Substrat (1) und dem ersten (8) der beiden polykristallinen Siliciumgates (6, 8) eine Siliciumnitridschicht ist, die durch direkte Nitrierung des Substrats gebildet ist.
    München: R. Kramer Dipl.-Ing. » W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Prof. Dr. jur.Dipl.-Ing., Pat.-Ass., Pat.-Anw.bis 1979 · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
DE3148807A 1980-12-12 1981-12-10 Halbleiterspeicheranordnung Expired DE3148807C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17559480A JPS5799782A (en) 1980-12-12 1980-12-12 Semiconductor memory device
JP14902981A JPS5850779A (ja) 1981-09-21 1981-09-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3148807A1 true DE3148807A1 (de) 1982-08-12
DE3148807C2 DE3148807C2 (de) 1983-11-03

Family

ID=26479038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3148807A Expired DE3148807C2 (de) 1980-12-12 1981-12-10 Halbleiterspeicheranordnung

Country Status (3)

Country Link
DE (1) DE3148807C2 (de)
GB (1) GB2092824B (de)
HK (1) HK73886A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620847A1 (fr) * 1987-09-18 1989-03-24 Thomson Semiconducteurs Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Also Published As

Publication number Publication date
DE3148807C2 (de) 1983-11-03
HK73886A (en) 1986-10-10
GB2092824B (en) 1984-08-15
GB2092824A (en) 1982-08-18

Similar Documents

Publication Publication Date Title
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE3888603T2 (de) Halbleiterbauelement mit Floating-Gate.
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE2832388C2 (de) Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
DE69123557T2 (de) Halbleiteranordnung und ein verfahren zur herstellung einer solchen halbleiteranordnung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
DE19533165A1 (de) Verfahren zur Herstellung einer nicht flüchtigen Speicherzelle
DE2903534A1 (de) Feldeffekttransistor
DE2920255A1 (de) Verfahren zur herstellung einer mos- halbleiteranordnung
DE2816795A1 (de) Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis
DE2949171A1 (de) Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
DE2837877A1 (de) Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
DE112013005990T5 (de) Eingebetteter Ladungseinfang-Split-Gate-Flashspeicher und Assoziierte Verfahren
DE2614698A1 (de) Halbleiterspeicher
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2637382A1 (de) Halbleitervorrichtung
DE3741937A1 (de) Elektrisch loeschbarer festwertspeicher (eeprom) mit einfach-polysiliziumschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO-TO

8365 Fully valid after opposition proceedings
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8327 Change in the person/name/address of the patent owner

Owner name: SEIKO EPSON CORP., TOKIO/TOKYO, JP