JP2001284344A - 誘電体膜の形成方法 - Google Patents

誘電体膜の形成方法

Info

Publication number
JP2001284344A
JP2001284344A JP2000095818A JP2000095818A JP2001284344A JP 2001284344 A JP2001284344 A JP 2001284344A JP 2000095818 A JP2000095818 A JP 2000095818A JP 2000095818 A JP2000095818 A JP 2000095818A JP 2001284344 A JP2001284344 A JP 2001284344A
Authority
JP
Japan
Prior art keywords
forming
substrate
dielectric film
film
molecular compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000095818A
Other languages
English (en)
Other versions
JP2001284344A5 (ja
JP4493796B2 (ja
Inventor
Hideki Kiryu
秀樹 桐生
Shintaro Aoyama
真太郎 青山
Takeshi Takahashi
高橋　　毅
Hiroshi Jinriki
博 神力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000095818A priority Critical patent/JP4493796B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US10/239,648 priority patent/US6866890B2/en
Priority to EP01915684A priority patent/EP1269528B1/en
Priority to KR1020027012657A priority patent/KR100752559B1/ko
Priority to PCT/JP2001/002262 priority patent/WO2001075956A1/en
Priority to TW090107295A priority patent/TW486762B/zh
Publication of JP2001284344A publication Critical patent/JP2001284344A/ja
Publication of JP2001284344A5 publication Critical patent/JP2001284344A5/ja
Application granted granted Critical
Publication of JP4493796B2 publication Critical patent/JP4493796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 薄い絶縁物の分子層で覆われたＳｉ基板表面
にＣＶＤ法により誘電体膜を形成する際のインキュベー
ション時間をなくし、得られる誘電体膜の均一性を向上
させると同時に、誘電体膜の膜厚方向の組成を制御す
る。 【解決手段】 前記絶縁物の分子層に、前記誘電体膜を
構成する金属元素の気相分子化合物を一様に吸着させ、
これを酸化させて誘電体分子層を形成した後、前記誘電
体膜のＣＶＤプロセスを開始する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に高誘電体膜を有する、超微細化高速半導体装置の製
造方法に関する。
【０００２】今日の超高速高速半導体装置では、微細化
プロセスの進歩とともに、０．１μｍ以下のゲート長が
可能になりつつある。一般に微細化とともに半導体装置
の動作速度は向上するが、このように非常に微細化され
た半導体装置では、ゲート絶縁膜の膜厚を、微細化によ
るゲート長の短縮に伴って、スケーリング則に従って減
少させる必要がある。
【０００３】
【従来の技術】しかしゲート長が０．１μｍ以下になる
と、ゲート絶縁膜の厚さも、ＳｉＯ2を使った場合、１
〜２ｎｍ、あるいはそれ以下に設定する必要があるが、
このように非常に薄いゲート絶縁膜ではトンネル電流が
増大し、その結果ゲートリーク電流が増大する問題を回
避することができない。このため、例えば特開平１１−
８７３４１号公報に記載されているように、Ｓｉ基板表
面に非常に薄いＳｉＮ膜を、前記Ｓｉ基板表面にＳｉを
含む気相原料を吸着させ、ついでこれにＮのラジカルを
含む雰囲気を作用させることにより形成することが記載
されている。しかし、ＳｉＮ膜の比誘電率はＳｉＯ2膜
の比誘電率よりは大きいものの、８程度でしかなく、こ
のためＳｉＮ膜を使った場合には、スケーリング則によ
る微細化の要請を満足し、しかもトンネル電流を効果的
に遮断できるような実質的な膜厚にゲート絶縁膜を形成
することはできない。また、前記特開平１１−８７３４
１号公報に記載の方法では、Ｎのラジカルを発生させる
ためにプラズマを発生させる必要があるが、プラズマ発
生源の近傍において基板表面を処理すると、プラズマに
起因する電子やイオンなどの荷電粒子がＳｉＮ膜中に取
り込まれて準位を形成するため、得られるＳｉＮ膜のリ
ーク電流特性およびＣＶ特性が劣化してしまう。一方、
この問題を回避しようとしてプラズマ発生源を前記基板
から離れた位置に設けると，必要なＮラジカルの量が大
きく減少してしまい、Ｎの吸着を行うことが難しくな
る。
【０００４】このような事情で従来より、比誘電率がＳ
ｉＯ2膜のものよりもはるかに大きく、このため実際の
膜厚が大きくてもＳｉＯ2膜に換算した場合の膜厚が小
さいＴａ2Ｏ5のような高誘電体材料をゲート絶縁膜に対
して適用することが提案されている。このようなＴａ2
Ｏ5などの高誘電体材料を使うことにより、ゲート長が
０．１μｍ以下と、非常に短い超高速半導体装置におい
ても１０μｍ程度の膜厚のゲート絶縁膜を使うことがで
き、トンネル効果によるゲートリーク電流を抑制するこ
とができる。
【０００５】従来より、Ｔａ2Ｏ5膜はＴａ（ＯＣ2Ｈ5）
5およびＯ2を気相原料としたＣＶＤ法により形成できる
ことが知られている。典型的な場合、ＣＶＤプロセスは
減圧環境下、約４８０°Ｃ、あるいはそれ以上の温度で
実行される。このようにして形成されたＴａ2Ｏ5膜は、
さらに酸素雰囲気中において熱処理され、その結果、膜
中の酸素欠損が解消され、また膜自体が結晶化する。こ
のようにして結晶化されたＴａ2Ｏ5膜は大きな比誘電率
を示す。
【０００６】
【発明が解決しようとする課題】一方、Ｔａ2Ｏ5等の高
誘電体膜をＣＶＤ法によりＳｉ基板上に成長させる場
合、核生成過程に関連して、ＣＶＤプロセスを開始して
も直ちには高誘電体膜の堆積は始まらず、あるインキュ
ベーション時間が経過した後で初めて膜の堆積が始まる
ことが知られている。
【０００７】本発明の基礎となる実験において、本発明
の発明者は、このインキュベーション時間が前記高誘電
体膜を堆積する下地の性質によって変化することを見出
した。例えば、下地が酸化膜を除去された清浄なＳｉ基
板であれば、インキュベーション時間はわずかである
が、Ｓｉ基板の表面にＳｉＯ2膜あるいはＳｉＮ膜、あ
るいはＳｉＯＮ膜が存在していると、インキュベーショ
ン時間は増大する。また、インキュベーション時間は、
かかるＳｉＯ2膜、ＳｉＮ膜あるいはＳｉＯＮ膜の膜厚
にも依存することが見出された。このことは、ＳｉＯ2
膜、ＳｉＮ膜あるいはＳｉＯＮ膜上に形成される高誘電
体膜の膜厚が、下地膜の膜厚の変動を受け、その結果、
下地膜の膜厚変動が増幅される傾向があることを意味す
る。また、このようにＣＶＤ法により形成される高誘電
体膜の膜厚が下地の影響を受けるということは、ゲート
絶縁膜等に使われる高誘電体膜の膜質が、不均一になり
やすいことを意味している。
【０００８】このような高誘電体膜中における膜質の不
均一を抑制するには、インキュベーション時間を可能な
限り減少させるのが望ましい。
【０００９】さらに、かかる高誘電体膜をゲート絶縁膜
に使った半導体装置では、高誘電体膜を直接にＳｉ基板
上に形成した方が、絶縁膜のＳｉＯ2換算実効膜厚を減
少させるためには好ましいものの、ゲートチャネル中の
キャリアモビリティーを向上させる観点からは、高誘電
体ゲート酸化膜とＳｉ基板との間に、きわめて薄い酸化
膜を介在させるのが好ましい。その際、前記高誘電体膜
を使うことによる効果を最大化するためには、かかる高
誘電体膜の膜質、特に組成を、膜厚方向に変化させるこ
とのできる技術が必要になる。前記酸化膜の厚さが厚い
場合、あるいは前記高誘電体膜中に実質的な厚さにわた
り、Ｓｉに富む領域が形成されている場合、高い誘電率
を特徴とする高誘電体膜の効果は実質的に減少してしま
う。
【００１０】そこで、本発明は上記の課題を解決した、
新規で有用な誘電体膜の形成方法を提供することを具体
的な課題とする。
【００１１】本発明のより具体的な課題は、気相堆積法
による誘電体膜の形成方法において、前記誘電体膜への
荷電粒子によるダメージの問題を発生させることなく、
前記誘電体膜堆積の際のインキュベーション時間を最小
にし、また表面ラフネスを低減することにある。
【００１２】本発明の他の課題は、気相堆積法による誘
電体膜の形成方法において、前記誘電体膜への荷電粒子
によるダメージの問題を発生させることなく、前記誘電
体膜の膜厚方向における組成分布を自在に制御できる方
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、Ｓｉ基板上への誘電体
膜の形成方法において、前記Ｓｉ基板の表面を露出する
工程と、前記露出されたＳｉ基板表面に、絶縁性層を形
成する工程と、前記絶縁性層を形成されたＳｉ基板表面
に、少なくとも１回、誘電体材料を構成する金属元素の
気相分子化合物を実質的に一様に吸着させ、前記Ｓｉ基
板表面を前記気相分子化合物により覆う工程と、前記Ｓ
ｉ基板表面を覆う前記気相分子化合物を加水分解させ、
前記Ｓｉ基板表面に前記金属元素を含む誘電体材料の分
子層を形成する工程とを含むことを特徴とする誘電体膜
の形成方法により、または請求項２に記載したように、
前記誘電体材料はＴａ2Ｏ5よりなり、前記気相分子化合
物は、Ｔａ（ＯＣ2Ｈ5）5およびＴａＣｌ5のいずれかで
あることを特徴とする請求項１記載の誘電体膜の形成方
法により、または請求項３に記載したように、前記誘電
体材料はＺｒＯ2 よりなり、前記気相分子化合物は、Ｚ
ｒ（ｔ−ＯＣ 4Ｈ9）4およびＺｒＣｌ4のいずれかである
ことを特徴とする請求項１記載の誘電体膜の形成方法に
より、または請求項４に記載したように、前記誘電体材
料はＨｆＯ2 よりなり、前記気相分子化合物は、Ｈｆ
（ｔ−ＯＣ 4Ｈ9）4およびＨｆＣｌ4のいずれかであるこ
とを特徴とする請求項１記載の誘電体膜の形成方法によ
り、または請求項５に記載したように、前記誘電体材料
はＡｌ2Ｏ3よりなり、前記気相分子化合物はＡｌ（ｌ−
ＯＣ3Ｈ7）3および（ＣＨ3）3Ａｌのいずれかであるこ
とを特徴とする請求項１記載の誘電体膜の形成方法によ
り、または請求項６に記載したように、前記気相分子化
合物を分解させる工程は、前記気相分子化合物で覆われ
た前記Ｓｉ基板を、酸化雰囲気中、前記気相分子化合物
の熱分解温度を超える温度に加熱する工程よりなること
を特徴とする請求項１〜５のうち、いずれか一項記載の
誘電体膜の形成方法により、または請求項７に記載した
ように、前記気相分子化合物を分解させる工程は、前記
気相分子化合物で覆われた前記基板を、Ｈ2Ｏ，Ｏ3，Ｎ
Ｏ2のいずれかより選ばれる雰囲気に曝露する工程を含
むことを特徴とする請求項１〜６のうち、いずれか一項
記載の誘電体膜の形成方法により、または請求項８に記
載したように、前記Ｓｉ基板表面に前記絶縁性層を形成
する工程は、Ｓｉ基板表面にＳｉの気相分子化合物を吸
着させ、前記Ｓｉ基板表面を前記Ｓｉの気相分子化合物
により、少なくとも１回、実質的に一様に覆う工程と、
前記Ｓｉの気相分子化合物を加水分解する工程とを含
み、前記Ｓｉの気相分子化合物は、ＳｉＣｌ4，ＳｉＨ2
Ｃｌ2，およびＳｉ（ＯＣ2Ｈ5）5よりなる群より選ばれ
ることを特徴とする請求項１〜７のうち、いずれか一項
記載の誘電体膜の形成方法により、または請求項９に記
載したように、前記気相分子化合物を分解させる工程の
後、前記誘電体の分子層上に高誘電体膜をＣＶＤ法によ
り形成する工程を含むことを特徴とする請求項１〜８の
うち、いずれか一項記載の誘電体膜の形成方法により、
または請求項１０に記載したように、前記Ｓｉ基板表面
に前記絶縁性層を形成する工程は、前記Ｓｉ基板表面を
熱酸化する工程を含むことを特徴とする請求項１〜９の
うち、いずれか一項記載の誘電体膜の形成方法により、
または請求項１１に記載したように、前記誘電体材料の
分子層を形成する工程は、前記絶縁性分子層上に、組成
がＺｒＳｉＯ4で表される誘電体膜を形成する工程を含
み、前記誘電体膜を形成する工程は、前記Ｓｉ基板界面
においてＺｒ濃度が低く、前記Ｓｉ基板界面から離れる
につれて徐々に増大するように実行されることを特徴と
する請求項１〜１０のうち、いずれか一項記載の誘電体
膜の形成方法により、または請求項１２に記載したよう
に、前記誘電体膜を形成する工程は、ＳｉＯ2分子層と
ＺｒＯ2分子層とを順に堆積する工程を含み、前記Ｓｉ
Ｏ2分子層を形成する工程は、下地層上にＳｉを含む第
１の気相原料分子を吸着させる工程と、前記第１の気相
原料分子を分解させる工程とを含み、一方前記ＺｒＯ2
分子層を形成する工程は、下地層上にＺｒを含む第２の
気相原料分子を吸着させる工程と、前記第２の気相原料
分子を分解する工程とを含むことを特徴とする請求項１
１記載の誘電体膜の形成方法により、解決する。
【００１４】
【発明の実施の形態】［第１実施例］図１（Ａ）〜
（Ｃ）は、本発明の第１実施例による、Ｔａ２Ｏ５膜の
形成方法を示す。
【００１５】図１（Ａ）を参照するに、Ｓｉ基板１１は
１３３〜３９９Ｐａ（１〜３Ｔｏｒｒ）の内圧に減圧さ
れた反応容器（図示せず）中に室温よりも低い温度で保
持されており、この状態で前記反応容器中に、Ｎ2とＨ2
の混合ガスのプラズマ活性化により形成した窒素ラジカ
ルＮ*と水素ラジカルＨ*を、ＮＦ3ガスと共に供給する
ことにより、前記Ｓｉ基板１１表面の酸化膜１１ａを除
去する。かかる酸化膜除去工程を低温で行うことによ
り、前記Ｓｉ基板１１表面には、図１（Ｂ）に示すよう
に、前記酸化膜１１ａの除去と同時に、Ｎ−Ｏ−Ｓｉ−
Ｈの組成を有する保護膜１１ｂが形成される。典型的に
はＨ2，ＮＦ3およびＮ2ガスを、それぞれ１０ｓｃｃ
ｍ，３０ｓｃｃｍおよび１００ｓｃｃｍの流量で供給
し、Ｈ2ガスとＮ2ガスのプラズマ活性化を５０Ｗのプラ
ズマ電力により行う。図１（Ａ）の酸化膜除去処理は３
分間程度で十分である。
【００１６】このようにして形成された保護膜１１ｂは
揮発性の膜であり、図１（Ｃ）の工程において前記Ｓｉ
基板１１を前記反応容器中において引き続き真空中、約
１２０°Ｃの温度で熱処理することにより容易に昇華・
除去され、その結果Ｓｉ基板１１においては、新鮮なＳ
ｉ表面１１ｃが露出される。
【００１７】次に図２（Ｄ）の工程において、前記反応
容器の内圧を１．３３〜１３．３Ｐａ（０．０１〜０．
１Ｔｏｒｒ）に、また基板温度を２００〜３５０°Ｃに
設定し、図１（Ｃ）の工程に連続して前記反応容器中に
ＳｉＣｌ4ガスを流量が約５０ｓｃｃｍのＨｅキャリア
ガスと共に０．１〜５ｍｇ／ｍｉｎの割合で導入し、前
記Ｓｉ基板表面１１ｃにＳｉＣｌ4分子を吸着させる。
さらに、前記反応容器中にＨ2Ｏを前記Ｈｅキャリアガ
スと共に約１ｓｃｃｍの流量で導入し、前記Ｓｉ基板表
面１１ｃに吸着しているＳｉＣｌ4分子を加水分解す
る。その結果、前記Ｓｉ基板１１の表面に非常には薄
い、典型的には１〜数分子層のＳｉＯ2を含むＳｉＯ2分
子層１２ａが形成される。図１（Ｄ）の工程では、必要
に応じて前記ＳｉＣｌ4ガスの導入工程および吸着され
たＳｉＣｌ4分子の加水分解工程を繰り返すことによ
り、前記ＳｉＯ2分子層１２ａを所望の厚さに形成する
ことも可能である。また、図１（Ｄ）の工程において前
記Ｓｉ基板１１の表面１１ｃに吸着したＳｉＣｌ4分子
をＮＨ3ガスにより処理することにより、ＳｉＮ分子層
を、前記ＳｉＯ2分子層１２ａの代わりに形成すること
もできる。また、前記ＳｉＯ2分子層とＳｉＮ分子層と
を適宜積層することにより、前記ＳｉＯ2分子層１２ａ
のかわりにＳｉＯＮ分子層を形成することもできる。ま
た、通常の熱酸化によるＳｉＯ2膜も、プロセス制御に
関連して豊富なデータが利用できるため、実用上、使用
可能である。
【００１８】次に図２（Ｅ）の工程において、基板温度
を３５０°Ｃ以下、好ましくは約３００°Ｃ以下、より
好ましくは約２８０°Ｃに設定し、内圧を前と同じく
０．０１〜０．１Ｔｏｒｒに設定された前記反応容器中
にＴａ（ＯＣ2Ｈ5）Ｏ5ガスとＯ2ガスとを、Ｈｅキャリ
アガスと共に、それぞれ約５ｍｇ／ｍｉｎおよび１００
ｓｃｃｍの流量で１分間程度供給する。Ｈｅキャリアガ
スの流量は、約１００ｓｃｃｍに設定する。その結果、
図２（Ｆ）に示すように、前記ＳｉＯ2膜１２ａ上に前
記Ｔａ（ＯＣ2Ｈ5）Ｏ5分子が吸着され、Ｔａ（ＯＣ2Ｈ
5）Ｏ5吸着分子層１２ｂが前記ＳｉＯ2分子層１２ａ上
に形成される。
【００１９】さらに図３（Ｇ）の工程において前記基板
温度をＯ2などの酸化雰囲気中において約３５０°Ｃに
上昇させ、前記吸着されたＴａ（ＯＣ2Ｈ5）Ｏ5分子を
酸化または加水分解し、前記吸着分子層１２ｂをＴａ2
Ｏ5分子層１２ｃに変換する。
【００２０】さらに図３（Ｈ）の工程において、基板温
度を５１０°Ｃに、また前記反応容器の内圧を１３．３
〜１３３０Ｐａ（０．１〜１０Ｔｏｒｒ）に設定し、前
記反応容器中にＴａ（ＯＣ2Ｈ5）Ｏ5ガスとＯ2ガスと
を、Ｈｅキャリアガスと共に供給し、前記Ｔａ2Ｏ5分子
層１２ｃ上に、通常のＣＶＤプロセスによりＴａ2Ｏ5膜
１３を所望の厚さ、例えば４〜５ｎｍの厚さに形成す
る。
【００２１】さらに、図示は省略するが、このようにし
て形成されたＴａ2Ｏ5膜１３に対してＯ2雰囲気中にて
熱処理を施すことにより、膜１３中の酸素欠損が補償さ
れ、また膜１３が結晶化する。このようにして結晶化さ
れたＴａ2Ｏ5膜１３は、大きな比誘電率を示す。また、
前記Ｓｉ基板１１とＴａ2Ｏ5膜１３との界面には前記Ｓ
ｉＯ2分子層１２ａが形成されているため、Ｓｉ基板上
に形成された素子においてゲートチャネルの大きなキャ
リアモビリティが保証される。すなわち、このようにし
て形成された半導体装置は、非常に高速に動作する。
【００２２】図４は、先の図３（Ｈ）のＣＶＤ工程にお
ける堆積時間と、その結果堆積したＴａ2Ｏ5膜１３との
関係を、従来のＴａ2 Ｏ5 膜のＣＶＤ工程の場合と比較
して示す。ただし、前記堆積時間は、ＣＶＤ工程の開始
時点から測っている。図４中、◆は本実施例によるＴａ
2Ｏ5膜１３の堆積を、一方▲は従来のＣＶＤ工程におけ
るＴａ2Ｏ5膜の堆積を示す。ただし▲で示す従来の場合
には、図２（Ｄ）において前記ＳｉＯ2分子層１２ａ上
にＴａ2Ｏ5膜をＣＶＤ法により、直接に堆積させてい
る。
【００２３】図４を参照するに、従来のＣＶＤ工程で
は、ＣＶＤプロセスを開始してから実際にＴａ2Ｏ5膜の
堆積が生じるまでに、約１４０秒間のインキュベーショ
ン時間が必要であるのに対し、本実施例による工程で
は、ＣＶＤプロセスを開始してからわずか４０秒後には
Ｔａ2Ｏ5膜の堆積が始まっている。すなわち、本実施例
の構成により、Ｔａ2Ｏ5膜をＣＶＤ法により形成する際
のインキュベーション時間を実質的に減少させることが
可能である。
【００２４】図５（Ａ），（Ｂ）は、従来のＣＶＤ工程
により、Ｓｉ基板１１表面を覆うＳｉＯＮ膜上に形成し
たＴａ2Ｏ5膜の表面構造をＡＦＭにより観察した結果を
示す。ただし、図５（Ａ）では、前記Ｔａ2Ｏ5膜を基板
温度５１０°ＣでのＣＶＤ法により、一方図５（Ｂ）で
は、前記Ｔａ2Ｏ5膜を、基板温度４８０°ＣでのＣＶＤ
法により、形成している。
【００２５】図５（Ａ），（Ｂ）を参照するに、このよ
うにして形成されたＣＶＤ−Ｔａ2Ｏ5膜は、下地のＳｉ
ＯＮ膜の膜厚変動を反映して、非常に大きな膜厚の変動
を示すことがわかる。換言すると、従来のＣＶＤ−Ｔａ
2Ｏ5膜では、下地膜の膜厚変動が増幅され、その結果得
られるＴａ2Ｏ5膜の膜厚が不均一になってしまう。
【００２６】これに対し、図６（Ａ）は、前記図１
（Ａ）〜図３（Ｇ）の本実施例による工程により形成さ
れたＴａ2Ｏ5 膜の表面構造を示す。ただし、図６
（Ａ）では、前記ＳｉＯ2分子層１２ａの代わりに、Ｓ
ｉＯＮ分子層を使っている。一方図６（Ｂ）は、図１
（Ｃ）の構造上に、すなわち前記露出されたＳｉ基板表
面１１ｃ上に、直接にＴａ2Ｏ5膜のＣＶＤ法による堆積
を行った場合のＴａ2Ｏ5膜の表面構造を示す。図６
（Ａ），（Ｂ）のいずれの場合にも、前記Ｔａ2Ｏ5膜の
表面構造はＡＦＭ観察により求めている。
【００２７】図６（Ａ）を参照するに、本実施例による
工程を採用することにより、ＣＶＤ法により形成される
Ｔａ2Ｏ5膜表面の凹凸が実質的に減少し、Ｓｉ基板上に
直接に形成した場合に近い状態になることがわかる。こ
れは先に図４で説明した、下地のＳｉＯＮ膜上にＴａの
気相分子化合物Ｔａ（ＯＣ2Ｈ5）5を吸着させ、これを
酸化させてＴａ2Ｏ5分子層１２ｃを形成し、かかるＴａ
2Ｏ5分子層１２ｃ上にＴａ2Ｏ5膜１３をＣＶＤ法により
形成した場合に得られるインキュベーション時間の短縮
の結果を反映しているものと考えられる。すなわち、イ
ンキュベーション時間が短縮することにより、下地膜の
膜質によるインキュベーション時間の変動が抑制され、
その結果、ＣＶＤ法により堆積されるＴａ2Ｏ5膜１３の
膜厚変動が抑制される。
【００２８】なお、本実施例において使用可能なＴａ2
Ｏ5分子層１２ｃ形成時に使われる気相分子化合物は先
に説明したＴａ（ＯＣ2Ｈ5）5に限定されるものではな
く、例えばＴａＣｌ5を使うことも可能である。この場
合にも、前記ＴａＣｌ5分子の吸着工程は、反応容器の
内圧を０．１３３〜１３．３Ｐａ（０．００１〜０．１
Ｔｏｒｒ）程度に設定し、２００〜３００°Ｃ程度の基
板温度において、ＴａＣｌ 2を０．１〜５ｍｇ／ｍｉｎ
程度の流量で供給しながら行えばよい。
【００２９】さらに、本実施例の方法は、Ｔａ2Ｏ5膜の
形成に限定されるものではなく、以下の表１，表２に示
すように、ＳｉＯ2，ＺｒＯ2あるいはＨｆＯ2、さらに
はＡｌ2Ｏ3等の酸化物膜の形成にも適用可能である。た
だし、表１は図２（Ｆ），図３（Ｇ）の気相分子化合物
の吸着工程および酸化工程のプロセス条件を、また表２
は図３（Ｈ）のＣＶＤ工程のプロセス条件を、まとめて
示す。
【００３０】
【表１】
【００３１】
【表２】 表１を参照するに、図２（Ｆ）の工程において吸着した
前記Ｔａ（ＯＣ2Ｈ5） 5分子あるいはＴａＣｌ2分子を酸
化または加水分解してＴａ2Ｏ5分子層１２ｃを形成する
際には、雰囲気はＯ2雰囲気に限定されるものではな
く、Ｈ2Ｏ，ＮＯ2，Ｏ3等の雰囲気中において酸化を行
ってもよい。図３（Ｇ）の酸化工程を先に説明したよう
にＯ2雰囲気中において行う場合には、前記反応室の内
圧を０．１３３〜１３３０Ｐａ（０．０１〜１０Ｔｏｒ
ｒ）程度に設定し、基板温度を３００〜４００°Ｃ程度
に設定すればよい。一方、前記図３（Ｇ）の酸化工程を
Ｈ2ＯあるいはＮＯ2雰囲気中において行う場合には、前
記反応容器の内圧を０．１３３〜１３３０Ｐａ（０．０
０１〜１０Ｔｏｒｒ）に設定し、基板温度を２００〜３
５０°Ｃに設定すればよい。さらに、前記図３（Ｇ）の
酸化工程をＯ3雰囲気中において行う場合には、前記反
応容器の内圧を０．１３３〜１３３０Ｐａ（０．００１
〜１０Ｔｏｒｒ）に設定し、基板温度を２００〜３００
°Ｃに設定すればよい。
【００３２】また、表１よりわかるように、前記図２
（Ｆ）の工程において前記分子層１２ｃとしてＺｒＯ2
分子層を形成する場合には、Ｚｒの気相分子化合物とし
てＺｒ（ｔ−ＯＣ4Ｈ9）4あるいはＺｒＣｌ4 を吸着さ
せ、これを先のＴａの気相分子化合物の場合と同じよう
な条件下で酸化処理することにより、所望のＺｒＯ2 分
子層が得られる。同様に、Ｈｆ（ｔ−ＯＣ4Ｈ9）4ある
いはＨｆＣｌ4をＳ前記ｉＯ2分子層１２ａに、前記Ｔａ
2Ｏ5分子層形成の場合と同様な条件下で吸着させ、これ
を同様な条件下で酸化または加水分解することにより、
前記分子層１２ｃとして、ＨｆＯ2層を形成することも
可能である。また、Ａｌ（ｌ−ＯＣ3Ｈ7）3あるいは
（ＣＨ3）3Ａｌを前記ＳｉＯ2分子層１２ａに、前記Ｔ
ａ2Ｏ5分子層の場合と同様な条件下で吸着させ、これを
同様な条件下で酸化または加水分解することにより、前
記分子層１２ｃとして、Ａｌ2Ｏ5層を形成することも可
能である。また、もちろんＳｉ（ＯＣ2Ｈ5）4あるいは
ＳｉＣｌ4を前記ＳｉＯ2分子層１２ａに、前記Ｔａ2Ｏ5
分子層の場合と同様な条件下で吸着させ、これを同様な
条件下で酸化または加水分解することにより、前記分子
層１２ｃとして、ＳｉＯ2層を形成することも可能であ
る。
【００３３】さらに、このようにして形成された酸化物
分子層１２ｃ上に表２の条件に従ってＣＶＤプロセスを
実行することにより、Ｔａ2Ｏ5，ＺｒＯ2，ＨｆＯ2，Ｓ
ｉＯ 2あるいはＡｌ2Ｏ3のＣＶＤ膜を、前記膜１３に対
応して形成することができる。 ［第２実施例］図７は、本発明の第２実施例による誘電
体膜の形成方法を示すフローチャートである。
【００３４】図７を参照するに、図２（Ｄ）のＳｉＯ2
分子層１２ａ上に、ステップＳ１において図２（Ｅ）、
（Ｆ）に対応する工程によりＳｉＣｌ4分子が吸着さ
れ、ステップＳ２において、図３（Ｇ）に対応する工程
において酸化あるいは加水分解され、ＳｉＯ2分子層が
形成される。さらにステップＳ３において前記ステップ
Ｓ１およびステップＳ２が交互に所定回数Ｘだけ繰り返
された後、ステップ４に進み、前記図２（Ｅ），（Ｆ）
に対応する工程によりＺｒＣｌ4分子あるいはＺｒ（ｔ
−ＯＣ4Ｈ9）4分子を先のステップＳ１およびＳ２で形
成されたＳｉＯ2分子層上に吸着させる。さらに図３
（Ｇ）に対応するステップ５の工程において前記吸着し
たＺｒの気相分子化合物は酸化あるいは加水分解され、
その結果ＺｒＯ 2分子層が形成される。さらにステップ
６において前記ステップＳ４およびＳ５が交互に所定回
数Ｙだけ繰り返された後、ステップ７において前記所定
回数Ｘおよび所定回数ＹはそれぞれＸ1およびＹ1に変化
され、プロセスは前記ステップ１に戻る。
【００３５】このようにして、新たな所定回数Ｘ1およ
びＹ1を使ってステップ１〜７を実行し、さらに前記所
定回数を変化さながら前記ステップ１〜７を繰り返し実
行することにより、図８に示すように、ＺｒとＳｉの比
率が膜厚方向に連続的に変化する、組成がＺｒＳｉＯ4
で表される誘電体膜を、前記Ｓｉ基板１１上に形成する
ことができる。ただし、図８中、先に説明した部分は対
応する参照符号で示してある。
【００３６】図８を参照するに、図示の例では、前記誘
電体膜中のＺｒの組成が、前記Ｓｉ基板１１との界面近
傍において小さく、前記界面から離れるにつれて徐々に
減少するように制御されている。このように組成を制御
されたＺｒＳｉＯ4膜では、前記Ｓｉ基板１１との界面
近傍においてＳｉ濃度が高いため、Ｓｉ基板に対して優
れた密着性が得られ、さらにＺｒＳｉＯ4膜の表面近傍
ではＺｒ濃度が高いため大きな誘電率が得られると共
に、膜中を流れるリーク電流を抑制することが可能にな
る。また、前記ＺｒＳｉＯ4膜を、膜中においてＺｒと
Ｓｉとが１分子層毎に互に配列するように形成すること
も可能である。 ［第３実施例］図９は、本発明の第３実施例による誘電
体膜構造を示す。ただし図９中、先に説明した部分には
対応する参照符号を付し、説明を省略する。
【００３７】図９を参照するに、本実施例では前記Ｓｉ
Ｏ2分子層１２ａが形成された後、ＳｉＣｌ4分子を前記
ＳｉＯ2分子層１２ａに吸着させ、さらにＮＨ3ガスで前
記吸着したＳｉＣｌ4分子層を処理し、ＳｉＮ分子層１
２ｄに変換する。かかるＳｉＮ分子層１２ｄの形成の
後、前記ＳｉＮ分子層１２ｄにＴａ（ＯＣ2Ｈ5）5分子
を吸着させ、さらにこれを酸化させて前記Ｔａ2Ｏ5分子
層１２ｃを形成した後、前記Ｔａ2Ｏ5分子層１２ｃ上に
前記ＣＶＤ−Ｔａ2Ｏ5膜１３を形成する。
【００３８】図９の構造では、前記Ｔａ2Ｏ5膜１３とＳ
ｉ基板１１との間にＳｉＮ分子層１２ｄが介在している
ため、例えば前記Ｔａ2Ｏ5膜１３上にＢでドープしたポ
リシリコン膜を堆積したような場合でも、ＢのＳｉ基板
１１中への拡散が前記ＳｉＮ分子層１２ｄにより阻止さ
れるため、前記Ｔａ2Ｏ5膜１３をゲート絶縁膜に使った
半導体装置において、しきい値電圧の変動を抑制するこ
とが可能になる。 ［第４実施例］図１０は、本発明の第４実施例による半
導体装置の構成を示す。
【００３９】図１０を参照するに、ｐ型Ｓｉ基板２１上
には先に説明したいずれかの実施例に従って、Ｔａ2Ｏ5
よりなるゲート絶縁膜２２が形成されており、前記ゲー
ト絶縁膜２２上にはポリシリコンゲート電極２３が形成
されている。
【００４０】さらに前記Ｓｉ基板２１中には、前記ゲー
ト電極２３に隣接してｎ-型の拡散領域２１Ａ，２１Ｂ
が形成されており、前記ポリシリコンゲート電極２３の
側壁面は側壁絶縁膜２３ａ，２３ｂにより覆われてい
る。さらに前記Ｓｉ基板２１中には、前記側壁絶縁膜２
３ａ，２３ｂの外側に、ｎ+型の拡散領域２１Ｃ，２１
Ｄが形成されている。
【００４１】図１０の半導体装置では、ゲート絶縁膜２
２としてＴａ2Ｏ5を使うため、０．１ｎｍ以下の厚さの
ＳｉＯ2膜に実質的に等価な実効膜厚が得られ、その結
果ゲート長を短縮することにより、ゲートリーク電流を
抑制しつつ、非常に高速な動作を実現することが可能に
なる。その際、先に説明した実施例に従って前記Ｔａ 2
Ｏ5膜２２を形成することにより、膜厚の変動を抑制で
き、得られる半導体装置の特性を安定化させることがで
きる。特に、前記Ｔａ2Ｏ5膜２２の直下に数分子層程度
のＳｉＯ2分子層１２ａを介在させることにより、ゲー
ト電極２３からＳｉ基板２１への不純物元素の拡散が阻
止され、半導体装置の特性が安定化する。さらに、前記
ゲート絶縁膜２２を、Ｔａ2Ｏ5を含む様々な酸化物材料
により、一分子層ずつ形成することにより、前記ゲート
絶縁膜２２内部の厚さ方向への組成分布を、自在に制御
することが可能になる。その結果、Ｓｉ基板との界面に
おいて密着性が高く、ゲート電極２３との界面において
比誘電率の大きい構造を容易に得ることが可能になる。
その際、本発明では前記基板上への誘電体分子層の形成
を、吸着された気相原料分子に対してプラズマ励起ラジ
カルを作用させるのではなく、吸着された気相原料分子
を加水分解させることにより行うが、このように加水分
解反応を使うことにより、従来の技術、特に先に説明し
た特開平１１−８７３４１号公報記載の技術と異なり、
荷電粒子が誘電体膜中に取り込まれ、これがリーク電流
路を形成する問題を回避することが可能になる。また、
加水分解反応では、熱的に安定な反応しか生じないの
で、制御が容易である。
【００４２】
【発明の効果】請求項１〜１２記載の本発明の特徴によ
れば、Ｓｉ基板上に、薄い絶縁膜を隔ててＴａ2Ｏ5等の
高誘電体膜、あるいは様々な組成の誘電体膜をＣＶＤ法
により形成する際に、インキュベーション時間が実質的
に減少し、その結果、形成される誘電体膜の均一性が向
上する。さらに、形成される誘電体膜の膜厚方向への組
成の制御を自在に行うことが可能で、また必要に応じ
て、１分子層程度の非常に薄い拡散障壁膜を、前記誘電
体膜中に作りこむことが可能になる。本発明ではかかる
誘電体膜の形成の際に、プラズマ励起されたラジカルを
吸着させる工程が含まれないので、形成される誘電体膜
は電荷の伴う準位等の欠陥を含まず、このため優れたリ
ーク電流特性を示す。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、本発明の第１実施例による
誘電体膜の形成方法を示す図（その１）である。
【図２】（Ｄ）〜（Ｆ）は、本発明の第１実施例による
誘電体膜の形成方法を示す図（その２）である。
【図３】（Ｇ）〜（Ｈ）は、本発明の第１実施例による
誘電体膜の形成方法を示す図（その３）である。
【図４】本発明の効果を示す図である。
【図５】（Ａ），（Ｂ）は、従来のＣＶＤ法によりＳｉ
ＯＮ膜上に形成したＴａ2 Ｏ5膜の表面構造を示す図で
ある。
【図６】（Ａ）は、本発明の方法によりＳｉＯＮ膜上に
形成したＴａ2Ｏ5膜の表面構造を示す図、（Ｂ）は、Ｓ
ｉ基板の表面に直接に形成されたＴａ2Ｏ5膜の表面構造
を示す図である。
【図７】本発明の第２実施例による誘電体膜の形成方法
を示すフローチャートである。
【図８】本発明の第２実施例により形成された誘電体膜
の構造を示す図である。
【図９】本発明の第３実施例により形成された誘電体膜
の構造を示す図である。
【図１０】本発明の第４実施例による半導体装置の構成
を示す図である。
【符号の説明】
１１，２１ Ｓｉ基板 １１ａ 自然酸化膜 １１ｂ 保護膜 １１ｃ Ｓｉ基板表面 １２ａ ＳｉＯ2分子層 １２ｂ Ｔａ（ＯＣ2Ｈ5）5分子層 １２ｃ Ｔａ2Ｏ5分子層 １２ｄ ＳｉＮ分子層 １３ ＣＶＤ膜 ２２ ゲート絶縁膜 ２３ ゲート電極 ２３Ａ，２３Ｂ 側壁絶縁膜 ２１Ａ，２１Ｂ ＬＤＤ拡散領域 ２１Ｃ，２１Ｄ 拡散領域
フロントページの続き (72)発明者 高橋 毅 山梨県韮崎市穂坂町三ッ沢650 東京エレ クトロン株式会社内 (72)発明者 神力 博 山梨県韮崎市穂坂町三ッ沢650 東京エレ クトロン株式会社内 Ｆターム(参考） 4K030 AA03 AA06 AA11 BA10 BA17 BA22 BA29 BA42 BA43 BB13 CA04 CA12 FA10 LA01 LA02 5F040 DA01 DC01 EC07 ED01 ED03 EF02 FA03 5F058 BA20 BC20 BD02 BD04 BD10 BF04 BF27 BF29 BF30 BF80 BJ01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ基板上への誘電体膜の形成方法にお
    いて、 前記Ｓｉ基板の表面を露出する工程と、 前記露出されたＳｉ基板表面に、絶縁性層を形成する工
    程と、 前記絶縁性層を形成されたＳｉ基板表面に、少なくとも
    １回、誘電体材料を構成する金属元素の気相分子化合物
    を実質的に一様に吸着させ、前記Ｓｉ基板表面を前記気
    相分子化合物により覆う工程と、 前記Ｓｉ基板表面を覆う前記気相分子化合物を加水分解
    させ、前記Ｓｉ基板表面に前記金属元素を含む誘電体材
    料の分子層を形成する工程とを含むことを特徴とする誘
    電体膜の形成方法。
  2. 【請求項２】 前記誘電体材料はＴａ2Ｏ5よりなり、前
    記気相分子化合物は、Ｔａ（ＯＣ2Ｈ5）5およびＴａＣ
    ｌ5のいずれかであることを特徴とする請求項１記載の
    誘電体膜の形成方法。
  3. 【請求項３】 前記誘電体材料はＺｒＯ2よりなり、前
    記気相分子化合物は、Ｚｒ（ｔ−ＯＣ4Ｈ9）4およびＺ
    ｒＣｌ4のいずれかであることを特徴とする請求項１記
    載の誘電体膜の形成方法。
  4. 【請求項４】 前記誘電体材料はＨｆＯ2よりなり、前
    記気相分子化合物は、Ｈｆ（ｔ−ＯＣ4Ｈ9）4 およびＨ
    ｆＣｌ4のいずれかであることを特徴とする請求項１記
    載の誘電体膜の形成方法。
  5. 【請求項５】 前記誘電体材料はＡｌ2Ｏ3よりなり、前
    記気相分子化合物はＡｌ（ｌ−ＯＣ3Ｈ7）3および（Ｃ
    Ｈ3）3Ａｌのいずれかであることを特徴とする請求項１
    記載の誘電体膜の形成方法。
  6. 【請求項６】 前記気相分子化合物を分解させる工程
    は、前記気相分子化合物で覆われた前記Ｓｉ基板を、酸
    化雰囲気中、前記気相分子化合物の熱分解温度を超える
    温度に加熱する工程よりなることを特徴とする請求項１
    〜５のうち、いずれか一項記載の誘電体膜の形成方法。
  7. 【請求項７】 前記気相分子化合物を分解させる工程
    は、前記気相分子化合物で覆われた前記基板を、Ｈ
    2Ｏ，Ｏ3，ＮＯ2のいずれかより選ばれる雰囲気に曝露
    する工程を含むことを特徴とする請求項１〜６のうち、
    いずれか一項記載の誘電体膜の形成方法。
  8. 【請求項８】 前記Ｓｉ基板表面に前記絶縁性層を形成
    する工程は、Ｓｉ基板表面にＳｉの気相分子化合物を吸
    着させ、前記Ｓｉ基板表面を前記Ｓｉの気相分子化合物
    により、少なくとも１回、実質的に一様に覆う工程と、
    前記Ｓｉの気相分子化合物を加水分解する工程とを含
    み、前記Ｓｉの気相分子化合物は、ＳｉＣｌ4，ＳｉＨ2
    Ｃｌ2，およびＳｉ（ＯＣ2Ｈ5）5よりなる群より選ばれ
    ることを特徴とする請求項１〜７のうち、いずれか一項
    記載の誘電体膜の形成方法。
  9. 【請求項９】 前記気相分子化合物を分解させる工程の
    後、前記誘電体の分子層上に高誘電体膜をＣＶＤ法によ
    り形成する工程を含むことを特徴とする請求項１〜８の
    うち、いずれか一項記載の誘電体膜の形成方法。
  10. 【請求項１０】 前記Ｓｉ基板表面に前記絶縁性層を形
    成する工程は、前記Ｓｉ基板表面を熱酸化する工程を含
    むことを特徴とする請求項１〜９のうち、いずれか一項
    記載の誘電体膜の形成方法。
  11. 【請求項１１】 前記誘電体材料の分子層を形成する工
    程は、前記絶縁性分子層上に、組成がＺｒＳｉＯ4で表
    される誘電体膜を形成する工程を含み、前記誘電体膜を
    形成する工程は、前記Ｓｉ基板界面においてＺｒ濃度が
    低く、前記Ｓｉ基板界面から離れるにつれて徐々に増大
    するように実行されることを特徴とする請求項１〜１０
    のうち、いずれか一項記載の誘電体膜の形成方法。
  12. 【請求項１２】 前記誘電体膜を形成する工程は、Ｓｉ
    Ｏ2分子層とＺｒＯ2分子層とを順に堆積する工程を含
    み、前記ＳｉＯ2分子層を形成する工程は、下地層上に
    Ｓｉを含む第１の気相原料分子を吸着させる工程と、前
    記第１の気相原料分子を分解させる工程とを含み、一方
    前記ＺｒＯ2分子層を形成する工程は、下地層上にＺｒ
    を含む第２の気相原料分子を吸着させる工程と、前記第
    ２の気相原料分子を分解する工程とを含むことを特徴と
    する請求項１１記載の誘電体膜の形成方法。
JP2000095818A 2000-03-30 2000-03-30 誘電体膜の形成方法 Expired - Fee Related JP4493796B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000095818A JP4493796B2 (ja) 2000-03-30 2000-03-30 誘電体膜の形成方法
EP01915684A EP1269528B1 (en) 2000-03-30 2001-03-22 Method of forming a dielectric film
KR1020027012657A KR100752559B1 (ko) 2000-03-30 2001-03-22 유전체막의 형성 방법
PCT/JP2001/002262 WO2001075956A1 (en) 2000-03-30 2001-03-22 Method of forming a dielectric film
US10/239,648 US6866890B2 (en) 2000-03-30 2001-03-22 Method of forming a dielectric film
TW090107295A TW486762B (en) 2000-03-30 2001-03-28 Method of forming a dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095818A JP4493796B2 (ja) 2000-03-30 2000-03-30 誘電体膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009280314A Division JP2010056582A (ja) 2009-12-10 2009-12-10 誘電体膜の形成方法

Publications (3)

Publication Number Publication Date
JP2001284344A true JP2001284344A (ja) 2001-10-12
JP2001284344A5 JP2001284344A5 (ja) 2007-05-10
JP4493796B2 JP4493796B2 (ja) 2010-06-30

Family

ID=18610667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095818A Expired - Fee Related JP4493796B2 (ja) 2000-03-30 2000-03-30 誘電体膜の形成方法

Country Status (6)

Country Link
US (1) US6866890B2 (ja)
EP (1) EP1269528B1 (ja)
JP (1) JP4493796B2 (ja)
KR (1) KR100752559B1 (ja)
TW (1) TW486762B (ja)
WO (1) WO2001075956A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216716A (ja) * 2005-02-02 2006-08-17 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2007266614A (ja) * 2007-04-16 2007-10-11 Tokyo Electron Ltd 金属酸化膜の形成方法
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
JP2010111889A (ja) * 2008-11-04 2010-05-20 Tokyo Electron Ltd 成膜方法および成膜装置、ならびに記憶媒体

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140292A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP2005093909A (ja) * 2003-09-19 2005-04-07 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US7235502B2 (en) * 2005-03-31 2007-06-26 Freescale Semiconductor, Inc. Transitional dielectric layer to improve reliability and performance of high dielectric constant transistors
FR2890982B1 (fr) * 2005-09-21 2008-05-02 St Microelectronics Sa Procede de realisation d'une couche dielectrique sur un materiau porteur et un circuit integre comprenant un condensateur incorporant une couche dielectrique
DE102007018013A1 (de) * 2007-04-17 2008-10-23 Qimonda Ag Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US9185974B2 (en) 2010-06-02 2015-11-17 Steelcase Inc. Frame type workstation configurations
US8689705B2 (en) 2010-06-02 2014-04-08 Steelcase, Inc. Reconfigurable table assemblies
US8667908B2 (en) 2010-06-02 2014-03-11 Steelcase Inc. Frame type table assemblies
US9210999B2 (en) 2010-06-02 2015-12-15 Steelcase Inc. Frame type table assemblies
LU92795B1 (en) 2015-08-10 2017-02-14 Luxembourg Inst Science & Tech List SIO2 thin film produced by atomic layer deposition at room temperature
WO2017197395A1 (en) 2016-05-13 2017-11-16 Steelcase Inc. Multi-tiered workstation assembly
US10517392B2 (en) 2016-05-13 2019-12-31 Steelcase Inc. Multi-tiered workstation assembly
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196427A (ja) * 1989-01-25 1990-08-03 Nec Corp 金属酸化膜の気相成長方法
JPH02283022A (ja) * 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JPH05102189A (ja) * 1991-08-13 1993-04-23 Fujitsu Ltd 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法
JPH07131007A (ja) * 1993-11-02 1995-05-19 Tadahiro Omi 半導体装置
JPH0977593A (ja) * 1995-09-14 1997-03-25 Nissan Motor Co Ltd 化学的気相成長法及び化学的気相成長装置
JPH09232542A (ja) * 1996-02-28 1997-09-05 Nec Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1923279A1 (de) 1969-05-07 1970-12-23 Licentia Gmbh Transistor mit isolierter Steuerelektrode
JPH05315608A (ja) 1992-05-13 1993-11-26 Tadahiro Omi 半導体装置
US5521423A (en) 1993-04-19 1996-05-28 Kawasaki Steel Corporation Dielectric structure for anti-fuse programming element
JPH06310687A (ja) 1993-04-20 1994-11-04 Kawasaki Steel Corp 半導体装置およびその製造方法
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
JP2871580B2 (ja) * 1996-03-29 1999-03-17 日本電気株式会社 半導体装置の製造方法
KR100207485B1 (ko) 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
WO2004074355A1 (ja) * 1997-05-28 2004-09-02 Noriko Yamada 低誘電率材料、 その製造および使用
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6475927B1 (en) 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
WO2000012640A1 (en) * 1998-09-01 2000-03-09 Catalysts & Chemicals Industries Co., Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
US6558747B2 (en) * 1999-09-29 2003-05-06 Kabushiki Kaisha Toshiba Method of forming insulating film and process for producing semiconductor device
JP4043705B2 (ja) * 2000-09-27 2008-02-06 株式会社東芝 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱
US6699797B1 (en) * 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196427A (ja) * 1989-01-25 1990-08-03 Nec Corp 金属酸化膜の気相成長方法
JPH02283022A (ja) * 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JPH05102189A (ja) * 1991-08-13 1993-04-23 Fujitsu Ltd 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法
JPH07131007A (ja) * 1993-11-02 1995-05-19 Tadahiro Omi 半導体装置
JPH0977593A (ja) * 1995-09-14 1997-03-25 Nissan Motor Co Ltd 化学的気相成長法及び化学的気相成長装置
JPH09232542A (ja) * 1996-02-28 1997-09-05 Nec Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US8227356B2 (en) 2002-03-29 2012-07-24 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216716A (ja) * 2005-02-02 2006-08-17 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP4582542B2 (ja) * 2005-02-02 2010-11-17 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ及びその製造方法
JP2007266614A (ja) * 2007-04-16 2007-10-11 Tokyo Electron Ltd 金属酸化膜の形成方法
JP2010111889A (ja) * 2008-11-04 2010-05-20 Tokyo Electron Ltd 成膜方法および成膜装置、ならびに記憶媒体

Also Published As

Publication number Publication date
EP1269528A1 (en) 2003-01-02
KR20020095194A (ko) 2002-12-20
US6866890B2 (en) 2005-03-15
WO2001075956A1 (en) 2001-10-11
KR100752559B1 (ko) 2007-08-29
EP1269528B1 (en) 2012-06-20
TW486762B (en) 2002-05-11
JP4493796B2 (ja) 2010-06-30
US20040005408A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP2001284344A (ja) 誘電体膜の形成方法
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US7282774B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6025280A (en) Use of SiD4 for deposition of ultra thin and controllable oxides
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7727911B2 (en) Method for forming a gate insulating film
JP2007519225A (ja) ハフニウムベースの高誘電率誘電体の原子層堆積
JP2000208508A (ja) 珪酸塩高誘電率材料の真空蒸着
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
JP2004523885A (ja) 堆積前の表面調整方法
US20040191997A1 (en) Method for manufacturing semiconductor device
US6984565B2 (en) Method of manufacturing a semiconductor device
JP4574951B2 (ja) 半導体装置及びその製造方法
JP4224044B2 (ja) 半導体装置の製造方法
JP4032889B2 (ja) 絶縁膜の形成方法
US20060105582A1 (en) Semiconductor device and method for fabricating same
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
JP2010056582A (ja) 誘電体膜の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160416

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees