JP4043705B2 - 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 - Google Patents
半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 Download PDFInfo
- Publication number
- JP4043705B2 JP4043705B2 JP2000295097A JP2000295097A JP4043705B2 JP 4043705 B2 JP4043705 B2 JP 4043705B2 JP 2000295097 A JP2000295097 A JP 2000295097A JP 2000295097 A JP2000295097 A JP 2000295097A JP 4043705 B2 JP4043705 B2 JP 4043705B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- wafer
- insulating film
- humidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低誘電率の半導体用絶縁膜を有する半導体装置の製造方法、低誘電率の半導体用絶縁膜を堆積し、あるいは露出させるウェハ処理装置、及びこれらのウェハ処理装置間の移送時に半導体ウェハを保管するウェハ保管箱に関わり、特に低誘電率膜を始めとする膜はがれ、膜のクラックなどの特性面が脆弱な層間絶縁膜を用いる半導体装置の製造方法に係る。
【０００２】
【従来の技術】
近年の半導体集積回路の高集積化及び微細化に伴い、半導体集積回路などの半導体装置の製造システムは、通常、ダスト排除及び静電気除去の観点より２３℃前後の温度、４０％前後の湿度に制御されたクリーンルーム内に配置されている。その結果、製造途中の半導体ウェハは、一般的に、各種ウェハ処理装置からの搬入・搬出時、各製造工程間の移送時・保管時などにおいて、クリーンルーム環境の上記温度湿度下に不定期間晒されている。
【０００３】
一方、近年の半導体集積回路の大規模化・高速化により、配線層の多層化及び層間絶縁膜の薄膜化が進んでいる。これらに伴い、配線層間及び配線線間の寄生容量の増大を抑制し、あるいは寄生容量を更に低減させるために、低誘電率の層間絶縁膜が使用されている。例えば、有機成分を含むＳｉＯ２膜（以下ＬＫＤ膜とする。）、あるいは酸化シリコン（ＳｉＯ２）にフッ素を添加して比誘電率を低減したフッ素添加シリコン酸化膜（ＳｉＯＦ膜、もしくは一般にはＦＳＧ膜：Fluorinated Silica Glass 膜と呼ばれる）などの低誘電率の半導体用絶縁膜を層間絶縁膜として使用する多層配線技術が一般的に用いられている。
【０００４】
【発明が解決しようとする課題】
しかし、一般的に、これらの低誘電率の半導体用絶縁膜はヤング率が低いため、厚膜化すると自己崩壊的に割れが入る問題、さらに、ＣＭＰ、搬送時をはじめとするプロセス中に入ったスクラッチ（引っかき傷）から割れが進行する問題がある。特にヤング率、線膨張係数の異なる金属配線部近傍は熱応力集中部となり、ベタ膜自己割れが起こる膜厚（限界膜厚）以下であるにも係らず、自己割れ及び割れ進行が進む。これらの応力集中は層間絶縁膜の厚膜化を妨げるとともに割れの進行は電極配線の線間、層間ショートといった致命的な欠陥を引き起こす。
【０００５】
また、ＳｉＯＦ膜は吸湿性が高く、クリーンルーム環境にごく短い時間晒されるだけで吸湿してしまう。また、吸湿後のＳｉＯＦ膜は、後工程における加熱時に水分を放出するのみでなく、この水分が膜中のフッ素（Ｆ）と反応してＦをフッ化水素（ＨＦ）の形で放出する。この結果、
（１）上層の成膜時に膜の堆積を阻害する。
【０００６】
（２）上層膜、特に上層金属膜の密着性を劣化させる。
【０００７】
（３）ＳｉＯＦ膜の比誘電率を上昇させる。
【０００８】
（４）クラック耐性が劣化する。
【０００９】
などの障害を発生させることが知られており、半導体装置を製造する上で問題となっている。そのため、適切な工程にて頻繁に半導体装置の過熱を行って水分の除去を行うことや、ＳｉＯＦ膜の上部にフッ素が添加されていないキャップ膜と呼ばれるＳｉＯ２膜を被覆して、ＳｉＯＦ膜の露出させないことにより上記障害を防止している。しかし、これに伴い工程数が増加することによるコストの増大も１つの大きな問題となっている。また、頻繁な加熱工程やキャップ膜の採用によってもＳｉＯＦ膜の吸湿に対して十分な対策が取られているとはいえない。例えば、ＳｉＯＦ膜成膜後からキャップ膜を形成するまでの間にＳｉＯＦ膜は吸湿してしまう。また、キャップ膜を大気放置することなく同一装置で連続で形成しても、後工程において例えばドライエッチング工程やケミカルメカニカルポリッシュ（ＣＭＰ）工程などを利用して表面を加工することにより、再びＳｉＯＦ膜の一部が表面に露出するために、加工工程から次の工程までの間に吸湿してしまう。このため、前述した（１）〜（４）の障害が半導体装置の不良の原因となってしまい、これらに対する早急な対策が望まれている。
【００１０】
発明者らは、これまでの研究結果より、上記障害の原因は低誘電率絶縁膜のＳｉ−Ｏ結合（シリコンと酸素の結合）がＳＣＣ（Stress Corrosion Cracking）により切れやすくなるためであり、特に、有機成分を含むＳｉＯ２膜の場合は、構成要素であるラダ−構造間を接続しているＳｉ−Ｏ結合が弱いことが原因であることを突き止めた。そして、その原因となる水分、応力を除去することで上記欠陥を抑制するができると考えた。そして、後述する種々な実験を行い、その結果から本発明を想達することができた。
【００１１】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、低誘電率半導体用絶縁膜のクラック耐性、密着性が向上し、歩留り、信頼性の高い半導体装置の製造方法を提供することである。
【００１２】
また本発明の他の目的は、低誘電率絶縁膜への吸湿を抑制し、半導体装置の製造プロセス工程を削減する半導体装置の製造方法を提供することである。
【００１３】
また本発明の他の目的は、低誘電率半導体用絶縁膜への吸湿を抑制するウェハ処理装置及びウェハ保管箱を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を達成するために、本発明の第１の特徴は、低誘電率の半導体用絶縁膜の少なくとも一部が露出する製造プロセス工程及び装置間移動時に、この半導体用絶縁膜周辺の湿度を３０％以下に制御する半導体装置の製造方法であることである。ここで、低誘電率の半導体用絶縁膜は、ＬＫＤ膜、ＳｉＯＦ膜をはじめとする極めてクラック進行の早い、ヤング率の低い絶縁膜を含む。ＬＫＤ膜は、前駆体を溶媒に溶解させたワニスと呼ばれる液状原料を基板に塗布させた後に焼成させ、溶媒の揮発と前駆体の架橋（重合反応）を行うことにより形成された有機成分を含むＳｉＯ２膜である。この有機成分を含むＳｉＯ２膜は、原子結合にメチル基（−ＣＨ３）が含まれていることを特徴とする酸化膜である。また、低誘電率の半導体用絶縁膜は、ハイドロジェンシルセスキオキサンなどの無機材料からなる無機塗布膜、あるいはポリアリレンエーテル等の有機材料からなる有機塗布膜を含む。なお、半導体用絶縁膜周辺の湿度を制御する代わりに温度を７５℃以上に制御することによっても同様な効果を得ることができる。また、「低誘電率の半導体用絶縁膜の少なくとも一部が露出する製造プロセス工程」とは、低誘電率半導体用絶縁膜を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する工程、あるいはその間に行われるあらゆるウェハ処理工程を含む。
【００１５】
なお、発明者らは、以下に示す実験に基づいて本発明における「低誘電率の半導体用絶縁膜」の比誘電率を定義している。即ち、シリコン基板上に熱酸化膜を１００ｎｍ形成した後、各種低誘電率膜を１μｍ形成した。その後、次に示す３つの処理を行い、各種低誘電率膜の割れの有無、Ｔａ（タンタル）膜の膜剥がれの有無などから不良率を測定した。
【００１６】
（１）湿度４０％、温度２３℃の環境にシリコン基板を放置した後の割れの有無を確認した。
【００１７】
（２）スクラッチを導入し、湿度４０％、温度２３℃の環境で１週間放置した後の割れの有無を確認した。
【００１８】
（３）湿度４０％、温度２３℃の環境放置した後、Ｔａ膜を成膜する。そして、４００℃の熱処理を行った後のＴａ膜の剥がれの有無を確認した。
【００１９】
図１０は、各種低誘電率膜の比誘電率と不良率との関係を示すグラフである。図１０に示すように、低誘電率膜の材質による値の変動は見られるものの、誘電率にして３．８以下において不良が多発していることが分かった。この様な実験結果から、本発明において、比誘電率３．８以下の絶縁膜を「低誘電率の半導体用絶縁膜」と定義する。
【００２０】
本発明の第１の特徴によれば、低誘電率の半導体用絶縁膜の少なくとも一部が露出する半導体ウェハ周辺の雰囲気を、湿度３０％以下に制御することにより、半導体用絶縁膜のクラックの発生・進行を抑制することが可能となる。
【００２１】
本発明の第１の特徴において、製造プロセス工程は、低誘電率の半導体用絶縁膜を半導体ウェハ上に堆積する堆積工程と、半導体用絶縁膜の露出面全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第１の被覆工程とから少なくともなり、装置間移動時は、堆積工程から第１の被覆工程までの半導体用絶縁膜が露出している第１の移送期間から少なくともなることが望ましい。そして、堆積工程、第１の被覆工程、及び第１の移送期間における半導体ウェハ周辺の湿度を、３０％以下に制御することが望ましい。低誘電率絶縁膜が露出する堆積工程、第１の被覆工程、及び第１の移送期間において、半導体ウェハの周辺の湿度が３０％以下に制御されるため、半導体用絶縁膜の吸湿を防ぎ、クラックの発生・進行を抑制することができる。ここで、移送期間とは、半導体ウェハをウェハ処理装置間で移動させる期間、製造途中の半導体ウェハを保管している期間を含む。さらに望ましくは、湿度を２５％以下に制御することである。また、堆積工程、第１の被覆工程、及び第１の移送期間において、半導体ウェハ周辺の湿度だけでなく、温度も７５℃以上に制御することが望ましい。あるいは、堆積工程、第１の被覆工程、及び第１の移送期間における半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、半導体ウェハ周辺の温度を、２３℃以上に制御しても構わない。
【００２２】
また、製造プロセス工程は、低誘電率の半導体用絶縁膜を被覆後、低誘電率絶縁膜の少なくとも一部分を露出させる露出工程と、半導体用絶縁膜の露出部分全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第２の被覆工程とをさらに有し、装置間移動時は、露出工程から第２の被覆工程までの半導体用絶縁膜の少なくとも一部が露出している第２の移送期間をさらに有する。露出工程は、例えば、ＣＭＰ（化学的機械的研磨）、ＲＩＥ（反応性イオンエッチング）などのドライエッチング、ウェットエッチングなどの表面処理により、再び第１の被覆工程によりいったん被覆された低誘電率の半導体用絶縁膜の一部分を露出させる工程を含む。そして、露出工程、第２の被覆工程、及び第２の移送期間における半導体ウェハ周辺の湿度を、３０％以下に制御することが望ましい。低誘電率半導体用絶縁膜の一部分が露出する露出工程、第２の被覆工程、及び第２の移送期間において、半導体ウェハの周辺の湿度が３０％以下に制御されるため、半導体用絶縁膜の吸湿を防ぎ、クラックの発生・進行を抑制することができる。また、半導体ウェハ周辺の湿度だけでなく、温度を７５℃以上に制御することが望ましい。あるいは、堆積工程、第１の被覆工程、第１の移送期間、露出工程、第２の被覆工程、及び第２の移送期間における半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、半導体ウェハ周辺の温度を、２３℃以上に制御しても構わない。
【００２３】
また、半導体用絶縁膜は、シリコン、酸素、及びフッ素を主成分とする絶縁膜、あるいはメチル基またはエチル基等を含む有機成分、酸素、及びシリコンを主成分とする絶縁膜であり、比誘電率にして３．８以下の低誘電率絶縁膜であることが望ましい。また、半導体用絶縁膜は、塗布膜であることが望ましい。さらに、半導体ウェハに応力を印加しない保管・運搬を行うことが望ましい。
【００２４】
本発明の第２の特徴は、ウェハに対して所定の処理を施すウェハ処理室と、ウェハ処理室に接続され、ウェハ処理室へのウェハの搬入及び搬出が行われる搬送路と、搬送路内の湿度を３０％以下に制御する湿度制御手段と、搬送路内の温度を７５℃以上に制御する温度制御手段とを有するウェハ処理装置であることである。なお、ウェハ処理装置は、ウェハ処理室と、搬送路と、ウェハ保管室を真空排気する真空排気手段と、ウェハ保管室内を窒素ガスをはじめとする不活性ガスで置換する不活性ガス置換手段とを有していても構わない。
【００２５】
本発明の第３の特徴は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室と、ウェハ保管室の湿度を３０％以下に制御する湿度制御手段と、ウェハ保管室の湿度を７５度以上に制御する温度制御手段とを有するウェハ保管箱であることである。
【００２６】
本発明の第３の特徴において、ウェハ保管箱は、搬送路の搬入・搬出口に密着して開閉する扉であって、その大きさを搬送路の搬入・搬出口の大きさに対して調整可能なものを更に有することが望ましい。半導体ウェハの周囲の湿度・温度を所定の値に制御したまま、ウェハ処理装置とウェハ保管箱間の搬入及び搬出をこの扉を介して行うことができる。また、湿度制御手段は、ウェハ保管室の湿度を３０％以下に制御することが望ましい。なお、ウェハ保管箱は、ウェハ保管室と、ウェハ保管室を真空排気する真空排気手段と、ウェハ保管室内を不活性ガスで置換する不活性ガス置換手段とを有していても構わない。
【００２７】
【発明の実施の形態】
（第１の実験例）
本発明の実施の形態について説明する前に、本発明を想達するまでに発明者らが行った実験例について説明する。厚膜化されたＬＫＤ膜をクリーンルーム環境に晒すと自己崩壊的に割れが生じる。この自己割れが生じる限界膜厚は膜種により多少の変動はあるものの約１.５μｍである。さらに、自然状態では割れの発生しない膜厚のＬＫＤ膜にスクラッチを導入すると、各膜厚に対応する速度で割れが進行することがはじめて確認された。なお、これらの現象は、ヤング率、線膨張係数の異なる金属配線部近傍では熱応力による応力集中部となり、自己割れが起こる限界膜厚であるにも割れが発生することや、スクラッチ部での割れの進行が加速されることが確認された。さらに、この様な割れの存在は、電流印加時に配線のショートといった致命的な欠陥を引き起こすことも確認された。図４は、ＬＫＤ膜の表面に導入されたスクラッチの形状を示す平面図である。図４（ａ）は、ＬＫＤ膜の膜厚が９００ｎｍである場合を示し、図４（ｂ）は、ＬＫＤ膜の膜厚が９８３ｎｍである場合を示す。熱酸化膜を１００ｎｍ形成したＳｉ基板上にＬＫＤ膜を膜厚９００、９８３ｎｍで成膜した２種類の試料に図４（ａ）及び図４（ｂ）に示すようにスクラッチを入れて、湿度２５％、室温（２３℃）に３５日間放置し、湿度３０％、温度７５℃で３５日放置した。その結果、総ての条件において、クラックの進行はまったく見られなかった。
【００２８】
図５は、ＬＫＤ膜の膜厚に対するクリーンルーム環境におけるＬＫＤ膜の割れの進行速度を示すグラフである。図５に示すように、温度２３℃、湿度４０％のクリーンルーム環境に放置した場合、膜厚９００ｎｍの比較試料は、１．５μｍ／ｈｒの速度で割れが進行し、膜厚９８３ｎｍの比較試料は、１７μｍ／ｈｒの速度で割れの進行し、両比較試料ともに最終的には膜はがれに至った。また、他の条件での同様な実験から、図５に示すように割れの進行速度の対数はＬＫＤ膜の膜厚に比例して増加していることがわかった。
【００２９】
また、湿度及び温度を多種変化させた結果、温度を７５℃に制御した場合は湿度を３０％以下に制御し、温度を２３℃に制御した場合は湿度を２５％以下に制御することで、クラックの進行はまったく見られなかった。なお、短時間の高湿度放置は問題なかった。
【００３０】
能動領域及びゲート電極を形成したＳｉ基板にＢＰＳＧ、さらにはｄ−ＴＥＯＳを積層した。その後、Ｗプラグを形成した後、ベーキング後の最終膜厚が１、１．５、２、２．５、３μｍ、以上、５種類の膜厚のＬＫＤ膜を形成した。まず、溶媒にポリメチルシロキサンを溶解させたワニスをスピンコーターにより塗布した後、８０℃、１分間、引き続き、２００℃、１分間のキュアを行い、さらに４５０℃、３０分間のベーキングを行った。なお、この過程での湿度はベーキング中に発生した水分によるものであり、表１の保管湿度以下になるように窒素流量を制御した。ベーキング後、基板温度が表１に示す各種温度に下がった時点搬送室を通過し、表１に示す各種保管温度・湿度の保管ボックスに移した。そして、保管ボックスで３０日間保管した後、割れの有無を確認した。なお、耐クラック評価は、例えば試料に強い光を照射し、光の散乱光を光学顕微鏡で観察されるか否かで調べ、割れの発生しなかった最高膜厚を表１に併記した。
【００３１】
【表１】
また、表１の環境で移送された試料の上層にｄ−ＴＥＯＳ／ｐ−ＳｉＮを４００／４００ｎｍを連続して成膜した後、温度２３℃、湿度４０％の大気中に３０日間保管し、クラックを測定した。その結果、表１と同様な結果が得られた。
【００３２】
以上の結果から、スクラッチからの割れ進行及び厚膜化による自己割れは膜厚依存性を有することの他に、新たに次の３つの点が確認された。
【００３３】
（１）湿度依存性：保管時の湿度を変化させると湿度が高いほど割れの進行速度は上昇し、自己割れの進行が始まる限界膜厚自体も薄くなった。水中放置といった極端な場合はさらに顕著な傾向を示した。一方、湿度を低下させるとまったく逆の傾向を示し、湿度２５％以下に保つと、スクラッチからの割れの進行を止めることが可能となった。また、厚膜化による自己割れもＬＫＤ膜のベーキング時より、ＬＫＤ膜縮合時に発生する水分も含め、全工程湿度を２５％以下に管理した結果、自然発生割れの限界膜厚を大幅に厚くすることが可能となった。以上の結果は、湿度が２５％で極めて顕著であったが、３０％以下であっても良好であった。
【００３４】
（２）温度依存性：また、スクラッチの導入されたＬＫＤ膜を過熱して７５℃以下に落ちないように保管すると、クラックの進行がまったく見られなかった。また、厚膜化した場合に生じる自己割れの限界膜厚を高くすることが可能となった。
【００３５】
（３）応力依存性：さらに、四点曲げ試験機でスクラッチの入ったＬＫＤ膜に引っ張り応力を印加すると、クラック進行速度が加速された。なお、基板温度に関しては、温度を高温制御することにより、膜にかかる応力が緩和されることが膜応力の測定結果より明らかになった。
【００３６】
（第２の実験例）
図６は、低誘電率層間絶縁膜として使用しているＳｉＯＦ膜の膜中フッ素（Ｆ）濃度と、ＳｉＯＦ膜を堆積して通常のクリーンルーム環境で１週間放置した後の膜中に含まれる水分量（いわゆる吸湿量）の関係を示すグラフである。クリーンルーム環境は、湿度（ＲＨ）が４０％、温度が室温（ＲＴ＝２３℃）である。ＳｉＯＦ膜はアプライドマテリアルズ社製の高密度プラズマＣＶＤ装置を用いて形成した。その際の形成ガスはＳｉＨ４／ＳｉＦ４／Ｏ２／Ａｒの混合ガスを用いた。また、吸湿量は膜厚５００ｎｍのＳｉＯＦ膜をＦＴ−ＩＲ分析装置を用いて分析・評価した。また、その際に得られるAbsorbanceにおいて、１１００ｃｍ−１近傍に観測されるＳｉ−Ｏピークの面積に対する３５００ｃｍ−１近傍に観測されるＳｉ−ＯＨ及びＨ−ＯＨピークの和の割合にて吸湿量を示している。発明者の創意工夫により大気放置後の吸湿量が低いレベルで抑えられているようにＳｉＯＦ膜の形成条件を調整しているが、図６から明らかなように膜中のＦ濃度が増大するにつれて１週間後の吸湿量が増大していくことが分かる。特に、膜中のフッ素濃度が１０％を境にして急激に吸湿量が増加していることが分かる。
【００３７】
図７は、ＳｉＯＦ膜中のＦ濃度と、通常のクリーンルーム環境での半導体装置の製造プロセス過程において出現したＳｉＯＦ膜起因による不良の割合を示す。ＳｉＯＦ膜起因の不良とは、成膜後に吸湿したＳｉＯＦ膜が、後工程における加熱時に水分を放出するのみでなく、膜中のＦと反応してＦをＨＦの形で放出するために生じる（１）上層の成膜時に膜の堆積を阻害し、（２）上層膜、特に上層金属膜の密着性を劣化させ、（３）ＳｉＯＦ膜の比誘電率を上昇させるなどの障害を示す。図６及び図７から明らかなように、ＳｉＯＦ膜の１週間後の吸湿量とＳｉＯＦ膜起因による不良の割合とは密接な関係にあることが分かる。
【００３８】
図８は、半導体ウェハ周辺の温度を室温（ＲＴ）で一定として湿度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。また、図９は、半導体ウェハ周辺の湿度（ＲＨ）を３０％で一定として温度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ起因による不良の割合との関係を示すグラフである。図８から明らかなように、室温において、湿度を３０％以下に保持することで、フッ素濃度に係らずＳｉＯＦ起因による不良率を低く抑えることができる。また、図９から明らかなように、湿度が３０％である場合、温度を７５℃以上に保つことで、さらに不良率を低く抑える効果が増すことがわかる。
【００３９】
（第１の実施の形態）
以下図面を参照して、本発明の実施の形態について説明する。図１は本発明の第１の実施の形態に係るウェハ処理装置１及びウェハ保管箱３の構成を示すブロック図である。図１に示すように、本発明の第１の実施の形態に係るウェハ処理装置１は、ウェハ処理室２と、ウェハ処理室２に接続され、ウェハ処理室２への半導体ウェハの搬入及び搬出が行われる搬送路４と、搬送路４内の湿度を３０％以下に制御する湿度制御手段６と、搬送路４内の温度を７５℃以上に制御する温度制御手段５とを有する。
【００４０】
ウェハ処理装置２は、低誘電率の半導体用絶縁膜（ＬＫＤ膜）の少なくとも一部分がクリーンルーム環境に晒される製造プロセス工程において使用される装置を示す。例えば、ＬＫＤ膜を半導体ウェハ上に堆積するＬＫＤ膜堆積装置、通常の半導体用絶縁膜（ＴＥＯＳ膜）をＬＫＤ膜の上に堆積して、ＬＫＤ膜の露出面全体を被覆するＴＥＯＳ（Tetraethoxysilane）膜堆積装置、ＴＥＯＳ膜及びＬＫＤ膜を選択的に除去して、内壁にＬＫＤ膜の一部が露出したコンタクトホールを形成するＲＩＥ装置、コンタクトホール内及びＴＥＯＳ膜上に金属膜を堆積して、ＬＫＤ膜の露出部分全体を被覆する金属膜成膜装置装置などを示す。なお、ウェハ処理装置２は、これ以外にも、例えば、ＣＭＰなどの平坦化処理などによりＬＫＤ膜の少なくとも一部部分を露出させる装置、あるいはＬＫＤ膜の露出工程と被覆工程との間の洗浄処理に使用される装置などを含む。つまり、本発明におけるウェハ処理装置２は、ＬＫＤ膜などの低誘電率絶縁膜を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を被覆する工程、あるいはその間に行われるあらゆるウェハ処理に係る工程に係る装置を示す。
【００４１】
ウェハ処理室２内における半導体ウェハ周辺の雰囲気は、少なくとも湿度が３０％以下、あるいは温度が７５度以上に制御されている。搬送路４は、ウェハ処理室あるいはウェハ保管箱に対して一体形成され、あるいはフランジなどを介して着脱可能に形成されている。搬送路４内には、半導体ウェハをウェハ処理室２へ搬入・搬出するための可動式ステージ（図示せず）が配置されている。また、湿度制御手段６は、ウェハ保管室の湿度を２５％以下に制御することが望ましい。
【００４２】
第１の実施の形態に係るウェハ保管箱３は、各ウェハ処理装置１間で半導体ウェハを移動させる時に、半導体ウェハを外部環境から保護する箱である。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜の少なくとも一部分が露出した状態の半導体ウェハを保管している場合、半導体ウェハの周辺の雰囲気を制御する機能を有する。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室７と、ウェハ保管室７の湿度を３０％以下に制御する湿度制御手段９と、ウェハ保管室７の湿度を７５度以上に制御する温度制御手段８とを有する。ウェハ保管室７は、１つあるいは複数の半導体ウェハ１０を格納することができる大きさ、形状を有している。また、ウェハ保管室７に保管されている半導体ウェハ１０は、縦に並べて保持されている。また、ウェハ保管箱３は、搬送路４の搬入・搬出口に密着して開閉する扉２４であって、その大きさを搬送路４の搬入・搬出口の大きさに対して調整可能な扉２４を更に有する。また、扉２４は、搬送路４の高さに調整でき、搬送路４の搬入口に密着するような形状を有する。搬送路４の搬入・搬出口の大きさが異なるウェハ処理装置１間で、搬入・搬出を１つのウェハ保管箱３で行うことができる。また、半導体ウェハの周囲の湿度・温度を制御したまま、ウェハ処理装置１とウェハ保管箱３間の搬入及び搬出をこの扉を介して行うことができる。また、湿度制御手段９は、ウェハ保管室の湿度を２５％以下に制御することが望ましい。
【００４３】
次に、図１に示したウェハ処理装置１及びウェハ保管箱３を用いた本発明の第１の実施の形態に係る半導体装置の製造方法について図２を参照して説明する。図２は、本発明の第２の実施の形態に係る半導体装置の製造方法を示すフローチャートである。図２のフローチャートに示す製造プロセス工程は、第１工程乃至第４工程からなる。フローチャートの中央列は、各製造プロセス工程に係るウェハ処理室（２Ａ〜２Ｄ）、搬送路（４Ａ〜４Ｄ）を示し、右列は、各ウェハ処理装置（２Ａ〜２Ｄ）間で半導体ウェハを移送するウェハ保管箱３を示す。また、フローチャートの左列は、各製造プロセス工程での処理基板の断面形状を示している。
【００４４】
（イ）まず、第１工程（堆積工程）において、素子分離領域形成、トランジスタ、ゲート配線、ＢＰＳＧ、さらにＷプラグ形成などの所定の基板工程を経た半導体ウェハ（下地基板）１６上に、ウェハ処理装置（スピン塗布装置）１Ａを用いて低誘電率の半導体用絶縁膜（ＬＫＤ膜）１７を膜厚１．５μｍで堆積する。具体的には、まず、スピン塗布室２Ａ内の試料台に固定された半導体ウェハを回転させて、半導体ウェハ上にＬＫＤ膜１７の液状原料を塗布し、湿度３０％以下の窒素雰囲気でキュアを行う。そして、低温キュアに続き４５０℃、６０分のベーキングを行う。ここで、ＢＰＳＧ１６上にＬＫＤ膜１７を堆積した後、ＬＫＤ膜１７の露出面１８はスピン塗布室２Ａ内の雰囲気に晒されている。ＬＫＤ膜１７堆積後のスピン塗布室２Ａ内の雰囲気は、湿度３０％以下、温度７５℃以上に制御されている。ベーキング後、基板温度を７５℃まで下げると同時に、搬送路４Ａ内の雰囲気を、湿度３０％以下、温度７５℃以上に制御する。そして、ＬＫＤ膜１７が露出した半導体ウェハを搬送路４Ａ内に搬出し、搬送路４Ａを通過させて、湿度３０％、温度７５℃に制御されたウェハ保管箱３に移す。ウェハ保管箱３内において、半導体ウェハは、歪みが掛からないように縦に保管されている。このように、第１工程において、ＬＫＤ膜１７が露出した半導体ウェハの周辺の雰囲気を湿度３０％以下、温度７５℃以上に制御した状態で、半導体ウェハをスピン塗布室２Ａからウェハ保管箱３まで搬送する。
【００４５】
（ロ）次に、第１工程（堆積工程）において使用したスピン塗布装置１Ａから第２工程（第１の被覆工程）において使用するウェハ処理装置１Ｂまでの間をウェハ保管箱３を用いて、ＬＫＤ膜１７が露出した半導体ウェハを移送する。この第１−第２工程間の移送１３の間（第１の移送期間）、湿度制御手段９及び温度制御手段８を用いてウェハ保管箱３内に保管された半導体ウェハの周辺の雰囲気は、湿度が３０％以下、温度が７５℃以上に制御されている。
【００４６】
（ハ）次に、第２工程（第１の被覆工程）において、ウェハ処理装置（ＴＥＯＳ成膜装置）１Ｂを用いて、ＬＫＤ膜１７の露出面１８全体を被覆するＴＥＯＳ膜１９を成膜する。具体的には、まず、ＴＥＯＳ成膜装置１Ｂの搬送路４Ｂの搬入口に保管箱３の扉２４部分を密着させる。湿度制御手段６及び温度制御手段５を用いて搬送路４Ｂ内の雰囲気を湿度３０％以下、温度７５度以上に制御した状態で、保管箱３の扉２４を開く。そして、ＬＫＤ膜１７が露出した半導体ウェハを搬送路４Ｂ内に移し、搬送路４Ｂを介してＴＥＯＳ成膜室２Ｂ内の試料台上に搬入する。そして、ＴＥＯＳ成膜装置１Ｂを動作させて、ＬＫＤ膜１７の露出面１８全体を被覆するように所定の膜厚のＴＥＯＳ膜１９を成膜する。ＴＥＯＳ膜１９の成膜後、ＴＥＯＳ成膜室２Ｂから搬送路４Ｂを通過して保管箱３まで半導体ウェハを搬出する。このとき、半導体ウェハ上のＬＫＤ膜１７は露出されていないため、半導体ウェハの周辺の雰囲気は、通常のクリーンルーム環境で構わない。なお、ＴＥＯＳ膜１９成膜後に半導体ウェハを抜き取り、表面観察を行ったところ、クラックの発生・進行は観察されず、クラック耐性は良好であることが分かった。
【００４７】
（ニ）次に、第２工程（第１の被覆工程）において使用したＴＥＯＳ成膜装置１Ｂからリソグラフィー工程を経て第３工程（露出工程）において使用するウェハ処理装置１Ｃまでの間をウェハ保管箱３を用いて半導体ウェハを移送する。この第２−第３工程間の移送１４の間、半導体ウェハ上のＬＫＤ膜１７は露出されていないため、半導体ウェハの周辺の雰囲気は、通常のクリーンルーム環境で構わない。
【００４８】
（ホ）次に、第３工程（露出工程）において、ウェハ処理装置（ＲＩＥ装置）１Ｃを用いてＴＥＯＳ膜１９及びＬＫＤ膜１７の一部を選択的に除去して、内壁にＬＫＤ膜１７の一部分が露出するダマシン配線溝２０を形成する。具体的には、まず、保管箱３の扉を開けて半導体ウェハを取り出し、ＲＩＥ装置１Ｃの搬送路４Ｃを通過させて、半導体ウェハをＲＩＥ室２Ｃ内の試料台上に載置する。そして、ＲＩＥ装置１Ｃを動作させて所定の異方性エッチング処理を施して、ＴＥＯＳ膜１９及びＬＫＤ膜１７を選択的に除去してＷプラグが表出したダマシン配線溝２０を形成する。第３工程の基板断面図に示すように、ダマシン配線溝２０の内壁の一部分にＬＫＤ膜１７の露出部分２１が形成され、露出部分２１は、ＲＩＥ室２Ｃ内の雰囲気に晒される。このとき、ＲＩＥ室２Ｃ内の雰囲気は、湿度３０％以下、温度７５℃以上に制御されている。ＲＩＥ室２Ｃ内の別チャンバーにてＯ２アッシャーにてレジストを炭化した。この時も雰囲気は湿度３０％以下、温度７５℃以上に制御した。処理後、基板温度を所定値まで下げると同時に、搬送路４Ｃ内の雰囲気を、湿度３０％以下、温度７５℃以上に制御する。そして、ＬＫＤ膜１７の一部分が露出した半導体ウェハを搬送路４Ｃ内に搬出し、搬送路４Ｃを通過させて、湿度３０％以下、温度７５℃以上に制御されたウェハ保管箱３に移す。ウェハ保管箱３内において、半導体ウェハは、歪みが掛からないように縦に保管されている。このように、第３工程（露出工程）において、ＬＫＤ膜１７の一部分が露出した半導体ウェハの周辺の雰囲気を湿度３０％以下、温度７５℃以上に制御した状態で、半導体ウェハをＲＩＥ装置１Ｃからウェハ保管箱３まで搬送する。
【００４９】
（へ）次に、第３工程（露出工程）において使用したＲＩＥ装置１Ｃから第４工程（第２の被覆工程）において使用するウェハ処理装置１Ｄまでの間をウェハ保管箱３を用いて、ＬＫＤ膜１７の一部分が露出した半導体ウェハを移送する。この第３−第４工程間の移送１５の間（第２の移送期間）、湿度制御手段９及び温度制御手段８を用いてウェハ保管箱３内に保管された半導体ウェハの周辺の雰囲気を、湿度が３０％以下、温度が７５℃以上に制御する。
【００５０】
（ト）最後に、第４工程（第２の被覆工程）において、ウェハ処理装置（金属膜成膜装置）１Ｄを用いて、ＬＫＤ膜１７の露出部分２１全体を被覆する金属膜２２を成膜する。具体的には、まず、金属膜成膜装置１Ｄの搬送路４Ｄの搬入口に保管箱３の扉２４部分を密着させる。湿度制御手段６及び温度制御手段５を用いて搬送路４Ｄ内の雰囲気を湿度３０％以下、温度７５度以上に制御した状態で、保管箱３の扉２４を開く。そして、半導体ウェハを搬送路４Ｄ内に移し、搬送路４Ｄを介して金属膜成膜室２Ｄ内の試料台上に搬送する。そして、金属膜成膜装置１Ｄを動作させて、ダマシン配線溝２０内、及びＴＥＯＳ膜１９上に、所定膜厚の金属膜２２を成膜する。なお、ＣＭＰにより金属膜を加工して金属配線を形成した後、同様に第１、第２工程を行った。以上のデバイスに対し、ＳＭ、ＥＭ加速試験ならびにデバイス特性を測定したが何等問題は生じなかった。一方、温度・湿度管理を行わずに通常のクリーンルーム操作を行った場合、ＬＫＤ膜を１．５μｍ形成時の４５０℃ベーキング後の段階で割れが発生してしまった。
【００５１】
（チ）以上の第１乃至第４工程を行うことで、１配線層を形成することができる。従って、第１乃至第４工程を繰り返し行うことで、所望層数の多層配線層を有する半導体装置を製造することができる。この多層配線デバイスに対し、エレクトロマイグレーション（ＥＭ）、ストレスマイグレーション（ＳＭ）、デバイス特性を測定したが問題は生じず、絶縁膜の割れも見られなかった。
【００５２】
以上説明したように、ＬＫＤ膜を形成する半導体装置の製造方法において、ＬＫＤ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を、湿度３０％以下、温度７５度以上に制御することにより、ＬＫＤ膜のクラックの発生・進行を抑制することが可能となる。
【００５３】
なお、半導体ウェハ周辺の雰囲気を、湿度２５％以下、温度を室温（２３℃）以上維持することによっても、クラックの発生・進行を抑制することが可能である。また、雰囲気はＮ２ガスをはじめとする不活性ガス雰囲気あるいは真空が望ましい。なお、保管箱、搬送路内は低ダストに維持されている。さらに、本実施例においては、ウェハからの歪み除去の点からウェハを縦に保管したが、この場合、搬送時にウェハを横向きに移動するための機構が必要である。そこで、各ウェハを支持する保持板を持たせたウェハ横置きタイプでも良好な結果を得た。なお、保持板には搬送ロボットアーム挿入のためのスリットが設けてある。また、第１の実施の形態においては、低誘電率絶縁膜として、ＬＫＤ膜を例に取り説明したが、他の有機・無機成分を含む低誘電率絶縁膜であっても構わない。例えば、ＬＫＤ膜として、スピンナーで塗布する有機ＳＯＧ膜のほかに、ＣＶＤ法により形成する有機添加ＳｉＯ２膜であっても構わない。さらに、通常のＳｉＯ２膜にフッ素を添加したＳｉＯＦ膜であっても構わない。また、第１の実施の形態は、ＴＥＯＳ膜を用いたが、さらに低誘電率化のため全層ＬＫＤ膜のデバイスの場合、金属膜加工は、水を用いない有機溶媒ＣＭＰが望ましい。この時ＣＭＰは、湿度２５％以下の不活性雰囲気で行うことが望ましい。
【００５４】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係るウェハ処理装置３１及びウェハ保管箱２３の構成を示すブロック図である。図３に示すように、本発明の第２の実施の形態に係るウェハ処理装置３１は、ウェハ処理室２と、ウェハ処理室２に接続され、ウェハ処理室２への半導体ウェハの搬入及び搬出が行われる搬送路４と、搬送路４内を真空排気する真空排気手段２５と、搬送路４内を窒素（Ｎ２）ガスで置換する窒素ガス置換手段２６と、搬送路の両端に接続された真空バルブ（１１、１２）とを有する。
【００５５】
ウェハ処理装置２は、第１の実施の形態と同様に、低誘電率の半導体用絶縁膜（ＳｉＯＦ膜）を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を被覆する工程、あるいはその間に行われるあらゆるウェハ処理に用いる装置を示す。ウェハ処理室２内における半導体ウェハ周辺の雰囲気は、湿度が３０％以下、温度が７５度以上に制御されている。
【００５６】
搬送路４は、ウェハ処理室２に対して真空バルブ１１を介して接続されている。ここで、ＳｉＯ２膜は、製造方法により異なるが一般的に比誘電率が３．９乃至４．１であるのに対し、フッ素をＳｉＯ２膜中に添加することにより比誘電率の低いＳｉＯＦ膜を形成することができる。例えば、ＣＶＤ法で形成した場合にはフッ素濃度１１．０％程度で比誘電率を３．３程度まで低減させることが可能である。製造方法も、一般的に用いられているプラズマＣＶＤ法（ＳｉＨ４／Ｏ２ガスもしくはＴＥＯＳ／Ｏ２ガスを使用）にフッ素を含む添加ガス（ＮＦ３，ＣＦ４、Ｃ２Ｆ６など）を混合させるだけで形成することができるため、ＳｉＯＦ膜は広く用いられている低誘電率絶縁膜である。
【００５７】
第２の実施の形態に係るウェハ保管箱３は、低誘電率の半導体用絶縁膜の少なくとも一部分が露出した状態の半導体ウェハを保管する場合、半導体ウェハの周辺の雰囲気を制御する機能を有する。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室７と、ウェハ保管室７内を真空排気する真空排気手段２７と、ウェハ保管室７内を窒素ガスで置換する窒素ガス置換手段２８とを有する。また、ウェハ保管箱２３は、搬送路４の搬入・搬出口に密着して開閉する扉２４であって、その大きさを搬送路４の搬入・搬出口の大きさに対して調整可能な扉２４を更に有する。
【００５８】
次に、図３に示したウェハ処理装置３１及びウェハ保管箱２３を用いた半導体装置の製造方法について説明する。
【００５９】
（イ）まず、第１工程において、予め所望の加工を施した下地基板上にＳｉＯＦ膜を堆積する。使用したウェハ処理装置は、アプライドマテリアルズ社製の高密度プラズマＣＶＤ装置である。装置内に導入した形成ガスは、ＳｉＨ４／ＳｉＦ４Ｏ２／Ａｒの混合ガスである。堆積後のＳｉＯＦ膜は露出されている。
【００６０】
（ロ）次に、第２工程において、第１工程で使用した装置とは異なるウェハ処理装置（アプライドマテリアルズ社製の平行平板型プラズマＣＶＤ装置）を用いて、ＳｉＯＦ膜表面にＳｉＯ２膜を形成する。ＳｉＯＦ膜の露出面は、ＳｉＯ２膜により被覆される。
【００６１】
（ハ）次に、第３工程において、ドライエッチング装置を用いて金属配線形成用の溝及びヴィアホールを形成する。ヴィアホール内でＳｉＯＦ膜の一部が露出される。
【００６２】
（ニ）次に、第４工程において、スパッタリング装置を用いて、ヴィアホール内及びＳｉＯ２膜上に金属膜を形成する。ヴィアホール内でＳｉＯＦ膜の露出部分は、金属膜により被覆される。
【００６３】
（ホ）次に、第５工程において、ＣＭＰにより不要な金属部分を除去・平坦化することにより、１層相当の金属配線を形成する。この第１から第５の工程を繰り返すことにより多層配線構造を形成する。
【００６４】
この一連の製造プロセス工程においては、ＳｉＯＦ膜の少なくとも一部が露出するのは、第１の工程、第１と第２の工程間、第３工程、第３と第４の工程間に限られる。第１工程及び第３工程は減圧環境で行うため、半導体ウェハ周辺の雰囲気は、湿度３０％以下に保たれている。半導体ウェハ周辺の雰囲気中で湿度が問題となるのはウェハ処理装置への搬入・搬出の際である。その際の雰囲気として窒素ガスを使用することにより湿度３０％以下に保つ。具体的には、所定のウェハ処理が施された半導体ウェハをウェハ処理室２から搬送路４へ搬出する時に、以下に示す方法で搬送路４内の雰囲気を制御しておく。まず、搬送路４両端の真空バルブ（１１、１２）を閉じ、真空排気手段２５を用いて搬送路４内を真空排気する。そして、所定の真空度まで排気が完了した時点で、真空排気を停止して、窒素ガス置換手段２６を用いて搬送路４内に乾燥した窒素ガスを導入する。
【００６５】
以上の手順で搬送路４内を乾燥窒素で置換した状態で、真空バルブ１１を開けてウェハ処理室２の半導体ウェハを搬送路４に移す。そして、同様な手順で、保管箱２３のウェハ保管室内の雰囲気を乾燥窒素で置換し、真空バルブ１２を開けて半導体ウェハをウェハ保管箱２３に搬出する。このような半導体ウェハの取扱いを、第１と第２の工程間、第３と第４の工程間のウェハ処理装置への搬入・搬出の際を行うことで、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハの周辺の湿度を３０％以下に保つことができる。
【００６６】
以上説明したように、ＳｉＯＦ膜を形成する半導体装置の製造方法において、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を、真空排気手段及び窒素ガス置換手段より、湿度３０％以下に制御することにより、ＳｉＯＦ膜のクラックの発生・進行、及び加熱工程で発生する上層金属膜の剥がれ問題を抑制することが可能となる。
【００６７】
なお、第２の実施の形態においては、ウェハ処理装置３１及びウェハ保管箱２３が、それぞれ真空排気手段（２５、２７）及び窒素ガス置換手段（２６、２８）を有する場合について説明したが、どちらか一方のみを有していても本発明の効果を奏する。例えば、真空排気手段（２５、２７）のみを有する場合、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気は、真空（減圧）状態とすればよい。また、窒素ガス置換手段（２６、２８）のみを有する場合、搬送路４及びウェハ保管室７内に窒素ガスを常時揚圧でフローすることで、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を乾燥窒素で満たすことができる。
【００６８】
また、第２の実施の形態においては、低誘電率絶縁膜として、通常のＳｉＯ２膜にフッ素を添加したＳｉＯＦ膜を例に取り説明したが、他の有機・無機成分を含む低誘電率絶縁膜であっても構わない。例えば、スピンナーで塗布する有機ＳＯＧ膜、ＣＶＤ法により形成する有機添加ＳｉＯ２膜などのＬＫＤ膜であっても構わない。
【００６９】
【発明の効果】
以上説明したように本発明によれば、低誘電率半導体用絶縁膜のクラック耐性、密着性が向上し、歩留り、信頼性の高い半導体装置の製造方法を提供することができる。
【００７０】
また本発明によれば、低誘電率半導体用絶縁膜への吸湿を抑制し、半導体装置の製造プロセス工程を削減する半導体装置の製造方法を提供することができる。
【００７１】
さらに本発明によれば、低誘電率半導体用絶縁膜への吸湿を抑制するウェハ処理装置及びウェハ保管箱を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るウェハ処理装置及びウェハ保管箱の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】本発明の第２の実施の形態に係るウェハ処理装置及びウェハ保管箱の構成を示すブロック図である。
【図４】図４（ａ）は、膜厚が９００ｎｍのＬＫＤ膜の表面に導入されたスクラッチを示す平面図である。図４（ｂ）は、膜厚が９８３ｎｍのＬＫＤ膜の表面に導入されたスクラッチを示す平面図である。
【図５】ＬＫＤ膜の膜厚に対するクリーンルーム環境におけるＬＫＤ膜の割れの進行速度を示すグラフである。
【図６】低誘電率層間絶縁膜として使用しているＳｉＯＦ膜の膜中フッ素（Ｆ）濃度と、ＳｉＯＦ膜を堆積して通常のクリーンルーム環境で１週間放置した後の膜中に含まれる水分量（いわゆる吸湿量）の関係を示すグラフである。
【図７】ＳｉＯＦ膜中のＦ濃度と、通常のクリーンルーム環境での半導体装置の製造プロセス過程において出現したＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。
【図８】半導体ウェハ周辺の温度を室温（ＲＴ）で一定として湿度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。
【図９】半導体ウェハ周辺の湿度（ＲＨ）を３０％で一定として温度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ起因による不良の割合との関係を示すグラフである。
【図１０】各種低誘電率膜の比誘電率と不良率との関係を示すグラフである。
【符号の説明】
１、１Ａ〜Ｄ、３１ ウェハ処理装置
２、２Ａ〜Ｄ ウェハ処理室
３、２３ ウェハ保管箱
４、４Ａ〜Ｄ 搬送路
５、８ 温度制御手段
６、９ 湿度制御手段
７ ウェハ保管室
１０ 半導体ウェハ
１１、１２ 真空バルブ
１３ 第１−第２工程間の移送
１４ 第２−第３工程間の移送
１５ 第３−第４工程間の移送
１６ 下地基板
１７ ＬＫＤ膜
１８ 露出面
１９ ＴＥＯＳ膜
２０ コンタクトホール
２１ 露出部分
２２ 金属膜
２４ 扉
２５、２７ 真空排気手段
２６、２８ 窒素ガス置換手段
【発明の属する技術分野】
本発明は、低誘電率の半導体用絶縁膜を有する半導体装置の製造方法、低誘電率の半導体用絶縁膜を堆積し、あるいは露出させるウェハ処理装置、及びこれらのウェハ処理装置間の移送時に半導体ウェハを保管するウェハ保管箱に関わり、特に低誘電率膜を始めとする膜はがれ、膜のクラックなどの特性面が脆弱な層間絶縁膜を用いる半導体装置の製造方法に係る。
【０００２】
【従来の技術】
近年の半導体集積回路の高集積化及び微細化に伴い、半導体集積回路などの半導体装置の製造システムは、通常、ダスト排除及び静電気除去の観点より２３℃前後の温度、４０％前後の湿度に制御されたクリーンルーム内に配置されている。その結果、製造途中の半導体ウェハは、一般的に、各種ウェハ処理装置からの搬入・搬出時、各製造工程間の移送時・保管時などにおいて、クリーンルーム環境の上記温度湿度下に不定期間晒されている。
【０００３】
一方、近年の半導体集積回路の大規模化・高速化により、配線層の多層化及び層間絶縁膜の薄膜化が進んでいる。これらに伴い、配線層間及び配線線間の寄生容量の増大を抑制し、あるいは寄生容量を更に低減させるために、低誘電率の層間絶縁膜が使用されている。例えば、有機成分を含むＳｉＯ２膜（以下ＬＫＤ膜とする。）、あるいは酸化シリコン（ＳｉＯ２）にフッ素を添加して比誘電率を低減したフッ素添加シリコン酸化膜（ＳｉＯＦ膜、もしくは一般にはＦＳＧ膜：Fluorinated Silica Glass 膜と呼ばれる）などの低誘電率の半導体用絶縁膜を層間絶縁膜として使用する多層配線技術が一般的に用いられている。
【０００４】
【発明が解決しようとする課題】
しかし、一般的に、これらの低誘電率の半導体用絶縁膜はヤング率が低いため、厚膜化すると自己崩壊的に割れが入る問題、さらに、ＣＭＰ、搬送時をはじめとするプロセス中に入ったスクラッチ（引っかき傷）から割れが進行する問題がある。特にヤング率、線膨張係数の異なる金属配線部近傍は熱応力集中部となり、ベタ膜自己割れが起こる膜厚（限界膜厚）以下であるにも係らず、自己割れ及び割れ進行が進む。これらの応力集中は層間絶縁膜の厚膜化を妨げるとともに割れの進行は電極配線の線間、層間ショートといった致命的な欠陥を引き起こす。
【０００５】
また、ＳｉＯＦ膜は吸湿性が高く、クリーンルーム環境にごく短い時間晒されるだけで吸湿してしまう。また、吸湿後のＳｉＯＦ膜は、後工程における加熱時に水分を放出するのみでなく、この水分が膜中のフッ素（Ｆ）と反応してＦをフッ化水素（ＨＦ）の形で放出する。この結果、
（１）上層の成膜時に膜の堆積を阻害する。
【０００６】
（２）上層膜、特に上層金属膜の密着性を劣化させる。
【０００７】
（３）ＳｉＯＦ膜の比誘電率を上昇させる。
【０００８】
（４）クラック耐性が劣化する。
【０００９】
などの障害を発生させることが知られており、半導体装置を製造する上で問題となっている。そのため、適切な工程にて頻繁に半導体装置の過熱を行って水分の除去を行うことや、ＳｉＯＦ膜の上部にフッ素が添加されていないキャップ膜と呼ばれるＳｉＯ２膜を被覆して、ＳｉＯＦ膜の露出させないことにより上記障害を防止している。しかし、これに伴い工程数が増加することによるコストの増大も１つの大きな問題となっている。また、頻繁な加熱工程やキャップ膜の採用によってもＳｉＯＦ膜の吸湿に対して十分な対策が取られているとはいえない。例えば、ＳｉＯＦ膜成膜後からキャップ膜を形成するまでの間にＳｉＯＦ膜は吸湿してしまう。また、キャップ膜を大気放置することなく同一装置で連続で形成しても、後工程において例えばドライエッチング工程やケミカルメカニカルポリッシュ（ＣＭＰ）工程などを利用して表面を加工することにより、再びＳｉＯＦ膜の一部が表面に露出するために、加工工程から次の工程までの間に吸湿してしまう。このため、前述した（１）〜（４）の障害が半導体装置の不良の原因となってしまい、これらに対する早急な対策が望まれている。
【００１０】
発明者らは、これまでの研究結果より、上記障害の原因は低誘電率絶縁膜のＳｉ−Ｏ結合（シリコンと酸素の結合）がＳＣＣ（Stress Corrosion Cracking）により切れやすくなるためであり、特に、有機成分を含むＳｉＯ２膜の場合は、構成要素であるラダ−構造間を接続しているＳｉ−Ｏ結合が弱いことが原因であることを突き止めた。そして、その原因となる水分、応力を除去することで上記欠陥を抑制するができると考えた。そして、後述する種々な実験を行い、その結果から本発明を想達することができた。
【００１１】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、低誘電率半導体用絶縁膜のクラック耐性、密着性が向上し、歩留り、信頼性の高い半導体装置の製造方法を提供することである。
【００１２】
また本発明の他の目的は、低誘電率絶縁膜への吸湿を抑制し、半導体装置の製造プロセス工程を削減する半導体装置の製造方法を提供することである。
【００１３】
また本発明の他の目的は、低誘電率半導体用絶縁膜への吸湿を抑制するウェハ処理装置及びウェハ保管箱を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を達成するために、本発明の第１の特徴は、低誘電率の半導体用絶縁膜の少なくとも一部が露出する製造プロセス工程及び装置間移動時に、この半導体用絶縁膜周辺の湿度を３０％以下に制御する半導体装置の製造方法であることである。ここで、低誘電率の半導体用絶縁膜は、ＬＫＤ膜、ＳｉＯＦ膜をはじめとする極めてクラック進行の早い、ヤング率の低い絶縁膜を含む。ＬＫＤ膜は、前駆体を溶媒に溶解させたワニスと呼ばれる液状原料を基板に塗布させた後に焼成させ、溶媒の揮発と前駆体の架橋（重合反応）を行うことにより形成された有機成分を含むＳｉＯ２膜である。この有機成分を含むＳｉＯ２膜は、原子結合にメチル基（−ＣＨ３）が含まれていることを特徴とする酸化膜である。また、低誘電率の半導体用絶縁膜は、ハイドロジェンシルセスキオキサンなどの無機材料からなる無機塗布膜、あるいはポリアリレンエーテル等の有機材料からなる有機塗布膜を含む。なお、半導体用絶縁膜周辺の湿度を制御する代わりに温度を７５℃以上に制御することによっても同様な効果を得ることができる。また、「低誘電率の半導体用絶縁膜の少なくとも一部が露出する製造プロセス工程」とは、低誘電率半導体用絶縁膜を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する工程、あるいはその間に行われるあらゆるウェハ処理工程を含む。
【００１５】
なお、発明者らは、以下に示す実験に基づいて本発明における「低誘電率の半導体用絶縁膜」の比誘電率を定義している。即ち、シリコン基板上に熱酸化膜を１００ｎｍ形成した後、各種低誘電率膜を１μｍ形成した。その後、次に示す３つの処理を行い、各種低誘電率膜の割れの有無、Ｔａ（タンタル）膜の膜剥がれの有無などから不良率を測定した。
【００１６】
（１）湿度４０％、温度２３℃の環境にシリコン基板を放置した後の割れの有無を確認した。
【００１７】
（２）スクラッチを導入し、湿度４０％、温度２３℃の環境で１週間放置した後の割れの有無を確認した。
【００１８】
（３）湿度４０％、温度２３℃の環境放置した後、Ｔａ膜を成膜する。そして、４００℃の熱処理を行った後のＴａ膜の剥がれの有無を確認した。
【００１９】
図１０は、各種低誘電率膜の比誘電率と不良率との関係を示すグラフである。図１０に示すように、低誘電率膜の材質による値の変動は見られるものの、誘電率にして３．８以下において不良が多発していることが分かった。この様な実験結果から、本発明において、比誘電率３．８以下の絶縁膜を「低誘電率の半導体用絶縁膜」と定義する。
【００２０】
本発明の第１の特徴によれば、低誘電率の半導体用絶縁膜の少なくとも一部が露出する半導体ウェハ周辺の雰囲気を、湿度３０％以下に制御することにより、半導体用絶縁膜のクラックの発生・進行を抑制することが可能となる。
【００２１】
本発明の第１の特徴において、製造プロセス工程は、低誘電率の半導体用絶縁膜を半導体ウェハ上に堆積する堆積工程と、半導体用絶縁膜の露出面全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第１の被覆工程とから少なくともなり、装置間移動時は、堆積工程から第１の被覆工程までの半導体用絶縁膜が露出している第１の移送期間から少なくともなることが望ましい。そして、堆積工程、第１の被覆工程、及び第１の移送期間における半導体ウェハ周辺の湿度を、３０％以下に制御することが望ましい。低誘電率絶縁膜が露出する堆積工程、第１の被覆工程、及び第１の移送期間において、半導体ウェハの周辺の湿度が３０％以下に制御されるため、半導体用絶縁膜の吸湿を防ぎ、クラックの発生・進行を抑制することができる。ここで、移送期間とは、半導体ウェハをウェハ処理装置間で移動させる期間、製造途中の半導体ウェハを保管している期間を含む。さらに望ましくは、湿度を２５％以下に制御することである。また、堆積工程、第１の被覆工程、及び第１の移送期間において、半導体ウェハ周辺の湿度だけでなく、温度も７５℃以上に制御することが望ましい。あるいは、堆積工程、第１の被覆工程、及び第１の移送期間における半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、半導体ウェハ周辺の温度を、２３℃以上に制御しても構わない。
【００２２】
また、製造プロセス工程は、低誘電率の半導体用絶縁膜を被覆後、低誘電率絶縁膜の少なくとも一部分を露出させる露出工程と、半導体用絶縁膜の露出部分全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第２の被覆工程とをさらに有し、装置間移動時は、露出工程から第２の被覆工程までの半導体用絶縁膜の少なくとも一部が露出している第２の移送期間をさらに有する。露出工程は、例えば、ＣＭＰ（化学的機械的研磨）、ＲＩＥ（反応性イオンエッチング）などのドライエッチング、ウェットエッチングなどの表面処理により、再び第１の被覆工程によりいったん被覆された低誘電率の半導体用絶縁膜の一部分を露出させる工程を含む。そして、露出工程、第２の被覆工程、及び第２の移送期間における半導体ウェハ周辺の湿度を、３０％以下に制御することが望ましい。低誘電率半導体用絶縁膜の一部分が露出する露出工程、第２の被覆工程、及び第２の移送期間において、半導体ウェハの周辺の湿度が３０％以下に制御されるため、半導体用絶縁膜の吸湿を防ぎ、クラックの発生・進行を抑制することができる。また、半導体ウェハ周辺の湿度だけでなく、温度を７５℃以上に制御することが望ましい。あるいは、堆積工程、第１の被覆工程、第１の移送期間、露出工程、第２の被覆工程、及び第２の移送期間における半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、半導体ウェハ周辺の温度を、２３℃以上に制御しても構わない。
【００２３】
また、半導体用絶縁膜は、シリコン、酸素、及びフッ素を主成分とする絶縁膜、あるいはメチル基またはエチル基等を含む有機成分、酸素、及びシリコンを主成分とする絶縁膜であり、比誘電率にして３．８以下の低誘電率絶縁膜であることが望ましい。また、半導体用絶縁膜は、塗布膜であることが望ましい。さらに、半導体ウェハに応力を印加しない保管・運搬を行うことが望ましい。
【００２４】
本発明の第２の特徴は、ウェハに対して所定の処理を施すウェハ処理室と、ウェハ処理室に接続され、ウェハ処理室へのウェハの搬入及び搬出が行われる搬送路と、搬送路内の湿度を３０％以下に制御する湿度制御手段と、搬送路内の温度を７５℃以上に制御する温度制御手段とを有するウェハ処理装置であることである。なお、ウェハ処理装置は、ウェハ処理室と、搬送路と、ウェハ保管室を真空排気する真空排気手段と、ウェハ保管室内を窒素ガスをはじめとする不活性ガスで置換する不活性ガス置換手段とを有していても構わない。
【００２５】
本発明の第３の特徴は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室と、ウェハ保管室の湿度を３０％以下に制御する湿度制御手段と、ウェハ保管室の湿度を７５度以上に制御する温度制御手段とを有するウェハ保管箱であることである。
【００２６】
本発明の第３の特徴において、ウェハ保管箱は、搬送路の搬入・搬出口に密着して開閉する扉であって、その大きさを搬送路の搬入・搬出口の大きさに対して調整可能なものを更に有することが望ましい。半導体ウェハの周囲の湿度・温度を所定の値に制御したまま、ウェハ処理装置とウェハ保管箱間の搬入及び搬出をこの扉を介して行うことができる。また、湿度制御手段は、ウェハ保管室の湿度を３０％以下に制御することが望ましい。なお、ウェハ保管箱は、ウェハ保管室と、ウェハ保管室を真空排気する真空排気手段と、ウェハ保管室内を不活性ガスで置換する不活性ガス置換手段とを有していても構わない。
【００２７】
【発明の実施の形態】
（第１の実験例）
本発明の実施の形態について説明する前に、本発明を想達するまでに発明者らが行った実験例について説明する。厚膜化されたＬＫＤ膜をクリーンルーム環境に晒すと自己崩壊的に割れが生じる。この自己割れが生じる限界膜厚は膜種により多少の変動はあるものの約１.５μｍである。さらに、自然状態では割れの発生しない膜厚のＬＫＤ膜にスクラッチを導入すると、各膜厚に対応する速度で割れが進行することがはじめて確認された。なお、これらの現象は、ヤング率、線膨張係数の異なる金属配線部近傍では熱応力による応力集中部となり、自己割れが起こる限界膜厚であるにも割れが発生することや、スクラッチ部での割れの進行が加速されることが確認された。さらに、この様な割れの存在は、電流印加時に配線のショートといった致命的な欠陥を引き起こすことも確認された。図４は、ＬＫＤ膜の表面に導入されたスクラッチの形状を示す平面図である。図４（ａ）は、ＬＫＤ膜の膜厚が９００ｎｍである場合を示し、図４（ｂ）は、ＬＫＤ膜の膜厚が９８３ｎｍである場合を示す。熱酸化膜を１００ｎｍ形成したＳｉ基板上にＬＫＤ膜を膜厚９００、９８３ｎｍで成膜した２種類の試料に図４（ａ）及び図４（ｂ）に示すようにスクラッチを入れて、湿度２５％、室温（２３℃）に３５日間放置し、湿度３０％、温度７５℃で３５日放置した。その結果、総ての条件において、クラックの進行はまったく見られなかった。
【００２８】
図５は、ＬＫＤ膜の膜厚に対するクリーンルーム環境におけるＬＫＤ膜の割れの進行速度を示すグラフである。図５に示すように、温度２３℃、湿度４０％のクリーンルーム環境に放置した場合、膜厚９００ｎｍの比較試料は、１．５μｍ／ｈｒの速度で割れが進行し、膜厚９８３ｎｍの比較試料は、１７μｍ／ｈｒの速度で割れの進行し、両比較試料ともに最終的には膜はがれに至った。また、他の条件での同様な実験から、図５に示すように割れの進行速度の対数はＬＫＤ膜の膜厚に比例して増加していることがわかった。
【００２９】
また、湿度及び温度を多種変化させた結果、温度を７５℃に制御した場合は湿度を３０％以下に制御し、温度を２３℃に制御した場合は湿度を２５％以下に制御することで、クラックの進行はまったく見られなかった。なお、短時間の高湿度放置は問題なかった。
【００３０】
能動領域及びゲート電極を形成したＳｉ基板にＢＰＳＧ、さらにはｄ−ＴＥＯＳを積層した。その後、Ｗプラグを形成した後、ベーキング後の最終膜厚が１、１．５、２、２．５、３μｍ、以上、５種類の膜厚のＬＫＤ膜を形成した。まず、溶媒にポリメチルシロキサンを溶解させたワニスをスピンコーターにより塗布した後、８０℃、１分間、引き続き、２００℃、１分間のキュアを行い、さらに４５０℃、３０分間のベーキングを行った。なお、この過程での湿度はベーキング中に発生した水分によるものであり、表１の保管湿度以下になるように窒素流量を制御した。ベーキング後、基板温度が表１に示す各種温度に下がった時点搬送室を通過し、表１に示す各種保管温度・湿度の保管ボックスに移した。そして、保管ボックスで３０日間保管した後、割れの有無を確認した。なお、耐クラック評価は、例えば試料に強い光を照射し、光の散乱光を光学顕微鏡で観察されるか否かで調べ、割れの発生しなかった最高膜厚を表１に併記した。
【００３１】
【表１】
【００３２】
以上の結果から、スクラッチからの割れ進行及び厚膜化による自己割れは膜厚依存性を有することの他に、新たに次の３つの点が確認された。
【００３３】
（１）湿度依存性：保管時の湿度を変化させると湿度が高いほど割れの進行速度は上昇し、自己割れの進行が始まる限界膜厚自体も薄くなった。水中放置といった極端な場合はさらに顕著な傾向を示した。一方、湿度を低下させるとまったく逆の傾向を示し、湿度２５％以下に保つと、スクラッチからの割れの進行を止めることが可能となった。また、厚膜化による自己割れもＬＫＤ膜のベーキング時より、ＬＫＤ膜縮合時に発生する水分も含め、全工程湿度を２５％以下に管理した結果、自然発生割れの限界膜厚を大幅に厚くすることが可能となった。以上の結果は、湿度が２５％で極めて顕著であったが、３０％以下であっても良好であった。
【００３４】
（２）温度依存性：また、スクラッチの導入されたＬＫＤ膜を過熱して７５℃以下に落ちないように保管すると、クラックの進行がまったく見られなかった。また、厚膜化した場合に生じる自己割れの限界膜厚を高くすることが可能となった。
【００３５】
（３）応力依存性：さらに、四点曲げ試験機でスクラッチの入ったＬＫＤ膜に引っ張り応力を印加すると、クラック進行速度が加速された。なお、基板温度に関しては、温度を高温制御することにより、膜にかかる応力が緩和されることが膜応力の測定結果より明らかになった。
【００３６】
（第２の実験例）
図６は、低誘電率層間絶縁膜として使用しているＳｉＯＦ膜の膜中フッ素（Ｆ）濃度と、ＳｉＯＦ膜を堆積して通常のクリーンルーム環境で１週間放置した後の膜中に含まれる水分量（いわゆる吸湿量）の関係を示すグラフである。クリーンルーム環境は、湿度（ＲＨ）が４０％、温度が室温（ＲＴ＝２３℃）である。ＳｉＯＦ膜はアプライドマテリアルズ社製の高密度プラズマＣＶＤ装置を用いて形成した。その際の形成ガスはＳｉＨ４／ＳｉＦ４／Ｏ２／Ａｒの混合ガスを用いた。また、吸湿量は膜厚５００ｎｍのＳｉＯＦ膜をＦＴ−ＩＲ分析装置を用いて分析・評価した。また、その際に得られるAbsorbanceにおいて、１１００ｃｍ−１近傍に観測されるＳｉ−Ｏピークの面積に対する３５００ｃｍ−１近傍に観測されるＳｉ−ＯＨ及びＨ−ＯＨピークの和の割合にて吸湿量を示している。発明者の創意工夫により大気放置後の吸湿量が低いレベルで抑えられているようにＳｉＯＦ膜の形成条件を調整しているが、図６から明らかなように膜中のＦ濃度が増大するにつれて１週間後の吸湿量が増大していくことが分かる。特に、膜中のフッ素濃度が１０％を境にして急激に吸湿量が増加していることが分かる。
【００３７】
図７は、ＳｉＯＦ膜中のＦ濃度と、通常のクリーンルーム環境での半導体装置の製造プロセス過程において出現したＳｉＯＦ膜起因による不良の割合を示す。ＳｉＯＦ膜起因の不良とは、成膜後に吸湿したＳｉＯＦ膜が、後工程における加熱時に水分を放出するのみでなく、膜中のＦと反応してＦをＨＦの形で放出するために生じる（１）上層の成膜時に膜の堆積を阻害し、（２）上層膜、特に上層金属膜の密着性を劣化させ、（３）ＳｉＯＦ膜の比誘電率を上昇させるなどの障害を示す。図６及び図７から明らかなように、ＳｉＯＦ膜の１週間後の吸湿量とＳｉＯＦ膜起因による不良の割合とは密接な関係にあることが分かる。
【００３８】
図８は、半導体ウェハ周辺の温度を室温（ＲＴ）で一定として湿度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。また、図９は、半導体ウェハ周辺の湿度（ＲＨ）を３０％で一定として温度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ起因による不良の割合との関係を示すグラフである。図８から明らかなように、室温において、湿度を３０％以下に保持することで、フッ素濃度に係らずＳｉＯＦ起因による不良率を低く抑えることができる。また、図９から明らかなように、湿度が３０％である場合、温度を７５℃以上に保つことで、さらに不良率を低く抑える効果が増すことがわかる。
【００３９】
（第１の実施の形態）
以下図面を参照して、本発明の実施の形態について説明する。図１は本発明の第１の実施の形態に係るウェハ処理装置１及びウェハ保管箱３の構成を示すブロック図である。図１に示すように、本発明の第１の実施の形態に係るウェハ処理装置１は、ウェハ処理室２と、ウェハ処理室２に接続され、ウェハ処理室２への半導体ウェハの搬入及び搬出が行われる搬送路４と、搬送路４内の湿度を３０％以下に制御する湿度制御手段６と、搬送路４内の温度を７５℃以上に制御する温度制御手段５とを有する。
【００４０】
ウェハ処理装置２は、低誘電率の半導体用絶縁膜（ＬＫＤ膜）の少なくとも一部分がクリーンルーム環境に晒される製造プロセス工程において使用される装置を示す。例えば、ＬＫＤ膜を半導体ウェハ上に堆積するＬＫＤ膜堆積装置、通常の半導体用絶縁膜（ＴＥＯＳ膜）をＬＫＤ膜の上に堆積して、ＬＫＤ膜の露出面全体を被覆するＴＥＯＳ（Tetraethoxysilane）膜堆積装置、ＴＥＯＳ膜及びＬＫＤ膜を選択的に除去して、内壁にＬＫＤ膜の一部が露出したコンタクトホールを形成するＲＩＥ装置、コンタクトホール内及びＴＥＯＳ膜上に金属膜を堆積して、ＬＫＤ膜の露出部分全体を被覆する金属膜成膜装置装置などを示す。なお、ウェハ処理装置２は、これ以外にも、例えば、ＣＭＰなどの平坦化処理などによりＬＫＤ膜の少なくとも一部部分を露出させる装置、あるいはＬＫＤ膜の露出工程と被覆工程との間の洗浄処理に使用される装置などを含む。つまり、本発明におけるウェハ処理装置２は、ＬＫＤ膜などの低誘電率絶縁膜を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を被覆する工程、あるいはその間に行われるあらゆるウェハ処理に係る工程に係る装置を示す。
【００４１】
ウェハ処理室２内における半導体ウェハ周辺の雰囲気は、少なくとも湿度が３０％以下、あるいは温度が７５度以上に制御されている。搬送路４は、ウェハ処理室あるいはウェハ保管箱に対して一体形成され、あるいはフランジなどを介して着脱可能に形成されている。搬送路４内には、半導体ウェハをウェハ処理室２へ搬入・搬出するための可動式ステージ（図示せず）が配置されている。また、湿度制御手段６は、ウェハ保管室の湿度を２５％以下に制御することが望ましい。
【００４２】
第１の実施の形態に係るウェハ保管箱３は、各ウェハ処理装置１間で半導体ウェハを移動させる時に、半導体ウェハを外部環境から保護する箱である。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜の少なくとも一部分が露出した状態の半導体ウェハを保管している場合、半導体ウェハの周辺の雰囲気を制御する機能を有する。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室７と、ウェハ保管室７の湿度を３０％以下に制御する湿度制御手段９と、ウェハ保管室７の湿度を７５度以上に制御する温度制御手段８とを有する。ウェハ保管室７は、１つあるいは複数の半導体ウェハ１０を格納することができる大きさ、形状を有している。また、ウェハ保管室７に保管されている半導体ウェハ１０は、縦に並べて保持されている。また、ウェハ保管箱３は、搬送路４の搬入・搬出口に密着して開閉する扉２４であって、その大きさを搬送路４の搬入・搬出口の大きさに対して調整可能な扉２４を更に有する。また、扉２４は、搬送路４の高さに調整でき、搬送路４の搬入口に密着するような形状を有する。搬送路４の搬入・搬出口の大きさが異なるウェハ処理装置１間で、搬入・搬出を１つのウェハ保管箱３で行うことができる。また、半導体ウェハの周囲の湿度・温度を制御したまま、ウェハ処理装置１とウェハ保管箱３間の搬入及び搬出をこの扉を介して行うことができる。また、湿度制御手段９は、ウェハ保管室の湿度を２５％以下に制御することが望ましい。
【００４３】
次に、図１に示したウェハ処理装置１及びウェハ保管箱３を用いた本発明の第１の実施の形態に係る半導体装置の製造方法について図２を参照して説明する。図２は、本発明の第２の実施の形態に係る半導体装置の製造方法を示すフローチャートである。図２のフローチャートに示す製造プロセス工程は、第１工程乃至第４工程からなる。フローチャートの中央列は、各製造プロセス工程に係るウェハ処理室（２Ａ〜２Ｄ）、搬送路（４Ａ〜４Ｄ）を示し、右列は、各ウェハ処理装置（２Ａ〜２Ｄ）間で半導体ウェハを移送するウェハ保管箱３を示す。また、フローチャートの左列は、各製造プロセス工程での処理基板の断面形状を示している。
【００４４】
（イ）まず、第１工程（堆積工程）において、素子分離領域形成、トランジスタ、ゲート配線、ＢＰＳＧ、さらにＷプラグ形成などの所定の基板工程を経た半導体ウェハ（下地基板）１６上に、ウェハ処理装置（スピン塗布装置）１Ａを用いて低誘電率の半導体用絶縁膜（ＬＫＤ膜）１７を膜厚１．５μｍで堆積する。具体的には、まず、スピン塗布室２Ａ内の試料台に固定された半導体ウェハを回転させて、半導体ウェハ上にＬＫＤ膜１７の液状原料を塗布し、湿度３０％以下の窒素雰囲気でキュアを行う。そして、低温キュアに続き４５０℃、６０分のベーキングを行う。ここで、ＢＰＳＧ１６上にＬＫＤ膜１７を堆積した後、ＬＫＤ膜１７の露出面１８はスピン塗布室２Ａ内の雰囲気に晒されている。ＬＫＤ膜１７堆積後のスピン塗布室２Ａ内の雰囲気は、湿度３０％以下、温度７５℃以上に制御されている。ベーキング後、基板温度を７５℃まで下げると同時に、搬送路４Ａ内の雰囲気を、湿度３０％以下、温度７５℃以上に制御する。そして、ＬＫＤ膜１７が露出した半導体ウェハを搬送路４Ａ内に搬出し、搬送路４Ａを通過させて、湿度３０％、温度７５℃に制御されたウェハ保管箱３に移す。ウェハ保管箱３内において、半導体ウェハは、歪みが掛からないように縦に保管されている。このように、第１工程において、ＬＫＤ膜１７が露出した半導体ウェハの周辺の雰囲気を湿度３０％以下、温度７５℃以上に制御した状態で、半導体ウェハをスピン塗布室２Ａからウェハ保管箱３まで搬送する。
【００４５】
（ロ）次に、第１工程（堆積工程）において使用したスピン塗布装置１Ａから第２工程（第１の被覆工程）において使用するウェハ処理装置１Ｂまでの間をウェハ保管箱３を用いて、ＬＫＤ膜１７が露出した半導体ウェハを移送する。この第１−第２工程間の移送１３の間（第１の移送期間）、湿度制御手段９及び温度制御手段８を用いてウェハ保管箱３内に保管された半導体ウェハの周辺の雰囲気は、湿度が３０％以下、温度が７５℃以上に制御されている。
【００４６】
（ハ）次に、第２工程（第１の被覆工程）において、ウェハ処理装置（ＴＥＯＳ成膜装置）１Ｂを用いて、ＬＫＤ膜１７の露出面１８全体を被覆するＴＥＯＳ膜１９を成膜する。具体的には、まず、ＴＥＯＳ成膜装置１Ｂの搬送路４Ｂの搬入口に保管箱３の扉２４部分を密着させる。湿度制御手段６及び温度制御手段５を用いて搬送路４Ｂ内の雰囲気を湿度３０％以下、温度７５度以上に制御した状態で、保管箱３の扉２４を開く。そして、ＬＫＤ膜１７が露出した半導体ウェハを搬送路４Ｂ内に移し、搬送路４Ｂを介してＴＥＯＳ成膜室２Ｂ内の試料台上に搬入する。そして、ＴＥＯＳ成膜装置１Ｂを動作させて、ＬＫＤ膜１７の露出面１８全体を被覆するように所定の膜厚のＴＥＯＳ膜１９を成膜する。ＴＥＯＳ膜１９の成膜後、ＴＥＯＳ成膜室２Ｂから搬送路４Ｂを通過して保管箱３まで半導体ウェハを搬出する。このとき、半導体ウェハ上のＬＫＤ膜１７は露出されていないため、半導体ウェハの周辺の雰囲気は、通常のクリーンルーム環境で構わない。なお、ＴＥＯＳ膜１９成膜後に半導体ウェハを抜き取り、表面観察を行ったところ、クラックの発生・進行は観察されず、クラック耐性は良好であることが分かった。
【００４７】
（ニ）次に、第２工程（第１の被覆工程）において使用したＴＥＯＳ成膜装置１Ｂからリソグラフィー工程を経て第３工程（露出工程）において使用するウェハ処理装置１Ｃまでの間をウェハ保管箱３を用いて半導体ウェハを移送する。この第２−第３工程間の移送１４の間、半導体ウェハ上のＬＫＤ膜１７は露出されていないため、半導体ウェハの周辺の雰囲気は、通常のクリーンルーム環境で構わない。
【００４８】
（ホ）次に、第３工程（露出工程）において、ウェハ処理装置（ＲＩＥ装置）１Ｃを用いてＴＥＯＳ膜１９及びＬＫＤ膜１７の一部を選択的に除去して、内壁にＬＫＤ膜１７の一部分が露出するダマシン配線溝２０を形成する。具体的には、まず、保管箱３の扉を開けて半導体ウェハを取り出し、ＲＩＥ装置１Ｃの搬送路４Ｃを通過させて、半導体ウェハをＲＩＥ室２Ｃ内の試料台上に載置する。そして、ＲＩＥ装置１Ｃを動作させて所定の異方性エッチング処理を施して、ＴＥＯＳ膜１９及びＬＫＤ膜１７を選択的に除去してＷプラグが表出したダマシン配線溝２０を形成する。第３工程の基板断面図に示すように、ダマシン配線溝２０の内壁の一部分にＬＫＤ膜１７の露出部分２１が形成され、露出部分２１は、ＲＩＥ室２Ｃ内の雰囲気に晒される。このとき、ＲＩＥ室２Ｃ内の雰囲気は、湿度３０％以下、温度７５℃以上に制御されている。ＲＩＥ室２Ｃ内の別チャンバーにてＯ２アッシャーにてレジストを炭化した。この時も雰囲気は湿度３０％以下、温度７５℃以上に制御した。処理後、基板温度を所定値まで下げると同時に、搬送路４Ｃ内の雰囲気を、湿度３０％以下、温度７５℃以上に制御する。そして、ＬＫＤ膜１７の一部分が露出した半導体ウェハを搬送路４Ｃ内に搬出し、搬送路４Ｃを通過させて、湿度３０％以下、温度７５℃以上に制御されたウェハ保管箱３に移す。ウェハ保管箱３内において、半導体ウェハは、歪みが掛からないように縦に保管されている。このように、第３工程（露出工程）において、ＬＫＤ膜１７の一部分が露出した半導体ウェハの周辺の雰囲気を湿度３０％以下、温度７５℃以上に制御した状態で、半導体ウェハをＲＩＥ装置１Ｃからウェハ保管箱３まで搬送する。
【００４９】
（へ）次に、第３工程（露出工程）において使用したＲＩＥ装置１Ｃから第４工程（第２の被覆工程）において使用するウェハ処理装置１Ｄまでの間をウェハ保管箱３を用いて、ＬＫＤ膜１７の一部分が露出した半導体ウェハを移送する。この第３−第４工程間の移送１５の間（第２の移送期間）、湿度制御手段９及び温度制御手段８を用いてウェハ保管箱３内に保管された半導体ウェハの周辺の雰囲気を、湿度が３０％以下、温度が７５℃以上に制御する。
【００５０】
（ト）最後に、第４工程（第２の被覆工程）において、ウェハ処理装置（金属膜成膜装置）１Ｄを用いて、ＬＫＤ膜１７の露出部分２１全体を被覆する金属膜２２を成膜する。具体的には、まず、金属膜成膜装置１Ｄの搬送路４Ｄの搬入口に保管箱３の扉２４部分を密着させる。湿度制御手段６及び温度制御手段５を用いて搬送路４Ｄ内の雰囲気を湿度３０％以下、温度７５度以上に制御した状態で、保管箱３の扉２４を開く。そして、半導体ウェハを搬送路４Ｄ内に移し、搬送路４Ｄを介して金属膜成膜室２Ｄ内の試料台上に搬送する。そして、金属膜成膜装置１Ｄを動作させて、ダマシン配線溝２０内、及びＴＥＯＳ膜１９上に、所定膜厚の金属膜２２を成膜する。なお、ＣＭＰにより金属膜を加工して金属配線を形成した後、同様に第１、第２工程を行った。以上のデバイスに対し、ＳＭ、ＥＭ加速試験ならびにデバイス特性を測定したが何等問題は生じなかった。一方、温度・湿度管理を行わずに通常のクリーンルーム操作を行った場合、ＬＫＤ膜を１．５μｍ形成時の４５０℃ベーキング後の段階で割れが発生してしまった。
【００５１】
（チ）以上の第１乃至第４工程を行うことで、１配線層を形成することができる。従って、第１乃至第４工程を繰り返し行うことで、所望層数の多層配線層を有する半導体装置を製造することができる。この多層配線デバイスに対し、エレクトロマイグレーション（ＥＭ）、ストレスマイグレーション（ＳＭ）、デバイス特性を測定したが問題は生じず、絶縁膜の割れも見られなかった。
【００５２】
以上説明したように、ＬＫＤ膜を形成する半導体装置の製造方法において、ＬＫＤ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を、湿度３０％以下、温度７５度以上に制御することにより、ＬＫＤ膜のクラックの発生・進行を抑制することが可能となる。
【００５３】
なお、半導体ウェハ周辺の雰囲気を、湿度２５％以下、温度を室温（２３℃）以上維持することによっても、クラックの発生・進行を抑制することが可能である。また、雰囲気はＮ２ガスをはじめとする不活性ガス雰囲気あるいは真空が望ましい。なお、保管箱、搬送路内は低ダストに維持されている。さらに、本実施例においては、ウェハからの歪み除去の点からウェハを縦に保管したが、この場合、搬送時にウェハを横向きに移動するための機構が必要である。そこで、各ウェハを支持する保持板を持たせたウェハ横置きタイプでも良好な結果を得た。なお、保持板には搬送ロボットアーム挿入のためのスリットが設けてある。また、第１の実施の形態においては、低誘電率絶縁膜として、ＬＫＤ膜を例に取り説明したが、他の有機・無機成分を含む低誘電率絶縁膜であっても構わない。例えば、ＬＫＤ膜として、スピンナーで塗布する有機ＳＯＧ膜のほかに、ＣＶＤ法により形成する有機添加ＳｉＯ２膜であっても構わない。さらに、通常のＳｉＯ２膜にフッ素を添加したＳｉＯＦ膜であっても構わない。また、第１の実施の形態は、ＴＥＯＳ膜を用いたが、さらに低誘電率化のため全層ＬＫＤ膜のデバイスの場合、金属膜加工は、水を用いない有機溶媒ＣＭＰが望ましい。この時ＣＭＰは、湿度２５％以下の不活性雰囲気で行うことが望ましい。
【００５４】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係るウェハ処理装置３１及びウェハ保管箱２３の構成を示すブロック図である。図３に示すように、本発明の第２の実施の形態に係るウェハ処理装置３１は、ウェハ処理室２と、ウェハ処理室２に接続され、ウェハ処理室２への半導体ウェハの搬入及び搬出が行われる搬送路４と、搬送路４内を真空排気する真空排気手段２５と、搬送路４内を窒素（Ｎ２）ガスで置換する窒素ガス置換手段２６と、搬送路の両端に接続された真空バルブ（１１、１２）とを有する。
【００５５】
ウェハ処理装置２は、第１の実施の形態と同様に、低誘電率の半導体用絶縁膜（ＳｉＯＦ膜）を堆積する工程、あるいは少なくともその一部分を露出させる工程、あるいは露出した一部分全体を被覆する工程、あるいはその間に行われるあらゆるウェハ処理に用いる装置を示す。ウェハ処理室２内における半導体ウェハ周辺の雰囲気は、湿度が３０％以下、温度が７５度以上に制御されている。
【００５６】
搬送路４は、ウェハ処理室２に対して真空バルブ１１を介して接続されている。ここで、ＳｉＯ２膜は、製造方法により異なるが一般的に比誘電率が３．９乃至４．１であるのに対し、フッ素をＳｉＯ２膜中に添加することにより比誘電率の低いＳｉＯＦ膜を形成することができる。例えば、ＣＶＤ法で形成した場合にはフッ素濃度１１．０％程度で比誘電率を３．３程度まで低減させることが可能である。製造方法も、一般的に用いられているプラズマＣＶＤ法（ＳｉＨ４／Ｏ２ガスもしくはＴＥＯＳ／Ｏ２ガスを使用）にフッ素を含む添加ガス（ＮＦ３，ＣＦ４、Ｃ２Ｆ６など）を混合させるだけで形成することができるため、ＳｉＯＦ膜は広く用いられている低誘電率絶縁膜である。
【００５７】
第２の実施の形態に係るウェハ保管箱３は、低誘電率の半導体用絶縁膜の少なくとも一部分が露出した状態の半導体ウェハを保管する場合、半導体ウェハの周辺の雰囲気を制御する機能を有する。また、ウェハ保管箱３は、低誘電率の半導体用絶縁膜が堆積された半導体ウェハを保管するウェハ保管室７と、ウェハ保管室７内を真空排気する真空排気手段２７と、ウェハ保管室７内を窒素ガスで置換する窒素ガス置換手段２８とを有する。また、ウェハ保管箱２３は、搬送路４の搬入・搬出口に密着して開閉する扉２４であって、その大きさを搬送路４の搬入・搬出口の大きさに対して調整可能な扉２４を更に有する。
【００５８】
次に、図３に示したウェハ処理装置３１及びウェハ保管箱２３を用いた半導体装置の製造方法について説明する。
【００５９】
（イ）まず、第１工程において、予め所望の加工を施した下地基板上にＳｉＯＦ膜を堆積する。使用したウェハ処理装置は、アプライドマテリアルズ社製の高密度プラズマＣＶＤ装置である。装置内に導入した形成ガスは、ＳｉＨ４／ＳｉＦ４Ｏ２／Ａｒの混合ガスである。堆積後のＳｉＯＦ膜は露出されている。
【００６０】
（ロ）次に、第２工程において、第１工程で使用した装置とは異なるウェハ処理装置（アプライドマテリアルズ社製の平行平板型プラズマＣＶＤ装置）を用いて、ＳｉＯＦ膜表面にＳｉＯ２膜を形成する。ＳｉＯＦ膜の露出面は、ＳｉＯ２膜により被覆される。
【００６１】
（ハ）次に、第３工程において、ドライエッチング装置を用いて金属配線形成用の溝及びヴィアホールを形成する。ヴィアホール内でＳｉＯＦ膜の一部が露出される。
【００６２】
（ニ）次に、第４工程において、スパッタリング装置を用いて、ヴィアホール内及びＳｉＯ２膜上に金属膜を形成する。ヴィアホール内でＳｉＯＦ膜の露出部分は、金属膜により被覆される。
【００６３】
（ホ）次に、第５工程において、ＣＭＰにより不要な金属部分を除去・平坦化することにより、１層相当の金属配線を形成する。この第１から第５の工程を繰り返すことにより多層配線構造を形成する。
【００６４】
この一連の製造プロセス工程においては、ＳｉＯＦ膜の少なくとも一部が露出するのは、第１の工程、第１と第２の工程間、第３工程、第３と第４の工程間に限られる。第１工程及び第３工程は減圧環境で行うため、半導体ウェハ周辺の雰囲気は、湿度３０％以下に保たれている。半導体ウェハ周辺の雰囲気中で湿度が問題となるのはウェハ処理装置への搬入・搬出の際である。その際の雰囲気として窒素ガスを使用することにより湿度３０％以下に保つ。具体的には、所定のウェハ処理が施された半導体ウェハをウェハ処理室２から搬送路４へ搬出する時に、以下に示す方法で搬送路４内の雰囲気を制御しておく。まず、搬送路４両端の真空バルブ（１１、１２）を閉じ、真空排気手段２５を用いて搬送路４内を真空排気する。そして、所定の真空度まで排気が完了した時点で、真空排気を停止して、窒素ガス置換手段２６を用いて搬送路４内に乾燥した窒素ガスを導入する。
【００６５】
以上の手順で搬送路４内を乾燥窒素で置換した状態で、真空バルブ１１を開けてウェハ処理室２の半導体ウェハを搬送路４に移す。そして、同様な手順で、保管箱２３のウェハ保管室内の雰囲気を乾燥窒素で置換し、真空バルブ１２を開けて半導体ウェハをウェハ保管箱２３に搬出する。このような半導体ウェハの取扱いを、第１と第２の工程間、第３と第４の工程間のウェハ処理装置への搬入・搬出の際を行うことで、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハの周辺の湿度を３０％以下に保つことができる。
【００６６】
以上説明したように、ＳｉＯＦ膜を形成する半導体装置の製造方法において、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を、真空排気手段及び窒素ガス置換手段より、湿度３０％以下に制御することにより、ＳｉＯＦ膜のクラックの発生・進行、及び加熱工程で発生する上層金属膜の剥がれ問題を抑制することが可能となる。
【００６７】
なお、第２の実施の形態においては、ウェハ処理装置３１及びウェハ保管箱２３が、それぞれ真空排気手段（２５、２７）及び窒素ガス置換手段（２６、２８）を有する場合について説明したが、どちらか一方のみを有していても本発明の効果を奏する。例えば、真空排気手段（２５、２７）のみを有する場合、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気は、真空（減圧）状態とすればよい。また、窒素ガス置換手段（２６、２８）のみを有する場合、搬送路４及びウェハ保管室７内に窒素ガスを常時揚圧でフローすることで、ＳｉＯＦ膜の少なくとも一部が露出した半導体ウェハ周辺の雰囲気を乾燥窒素で満たすことができる。
【００６８】
また、第２の実施の形態においては、低誘電率絶縁膜として、通常のＳｉＯ２膜にフッ素を添加したＳｉＯＦ膜を例に取り説明したが、他の有機・無機成分を含む低誘電率絶縁膜であっても構わない。例えば、スピンナーで塗布する有機ＳＯＧ膜、ＣＶＤ法により形成する有機添加ＳｉＯ２膜などのＬＫＤ膜であっても構わない。
【００６９】
【発明の効果】
以上説明したように本発明によれば、低誘電率半導体用絶縁膜のクラック耐性、密着性が向上し、歩留り、信頼性の高い半導体装置の製造方法を提供することができる。
【００７０】
また本発明によれば、低誘電率半導体用絶縁膜への吸湿を抑制し、半導体装置の製造プロセス工程を削減する半導体装置の製造方法を提供することができる。
【００７１】
さらに本発明によれば、低誘電率半導体用絶縁膜への吸湿を抑制するウェハ処理装置及びウェハ保管箱を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るウェハ処理装置及びウェハ保管箱の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
【図３】本発明の第２の実施の形態に係るウェハ処理装置及びウェハ保管箱の構成を示すブロック図である。
【図４】図４（ａ）は、膜厚が９００ｎｍのＬＫＤ膜の表面に導入されたスクラッチを示す平面図である。図４（ｂ）は、膜厚が９８３ｎｍのＬＫＤ膜の表面に導入されたスクラッチを示す平面図である。
【図５】ＬＫＤ膜の膜厚に対するクリーンルーム環境におけるＬＫＤ膜の割れの進行速度を示すグラフである。
【図６】低誘電率層間絶縁膜として使用しているＳｉＯＦ膜の膜中フッ素（Ｆ）濃度と、ＳｉＯＦ膜を堆積して通常のクリーンルーム環境で１週間放置した後の膜中に含まれる水分量（いわゆる吸湿量）の関係を示すグラフである。
【図７】ＳｉＯＦ膜中のＦ濃度と、通常のクリーンルーム環境での半導体装置の製造プロセス過程において出現したＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。
【図８】半導体ウェハ周辺の温度を室温（ＲＴ）で一定として湿度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ膜起因による不良の割合との関係を示すグラフである。
【図９】半導体ウェハ周辺の湿度（ＲＨ）を３０％で一定として温度を変化させた場合のＳｉＯＦ膜中のＦ濃度とＳｉＯＦ起因による不良の割合との関係を示すグラフである。
【図１０】各種低誘電率膜の比誘電率と不良率との関係を示すグラフである。
【符号の説明】
１、１Ａ〜Ｄ、３１ ウェハ処理装置
２、２Ａ〜Ｄ ウェハ処理室
３、２３ ウェハ保管箱
４、４Ａ〜Ｄ 搬送路
５、８ 温度制御手段
６、９ 湿度制御手段
７ ウェハ保管室
１０ 半導体ウェハ
１１、１２ 真空バルブ
１３ 第１−第２工程間の移送
１４ 第２−第３工程間の移送
１５ 第３−第４工程間の移送
１６ 下地基板
１７ ＬＫＤ膜
１８ 露出面
１９ ＴＥＯＳ膜
２０ コンタクトホール
２１ 露出部分
２２ 金属膜
２４ 扉
２５、２７ 真空排気手段
２６、２８ 窒素ガス置換手段
Claims (9)
- 低誘電率の半導体用絶縁膜の少なくとも一部が露出する製造プロセス工程及び装置間移動時に、前記半導体用絶縁膜周辺の湿度を３０％以下に制御する半導体装置の製造方法であって、
前記製造プロセス工程は、
前記低誘電率の半導体用絶縁膜を半導体ウェハ上に堆積する堆積工程と、
前記半導体用絶縁膜の露出面全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第１の被覆工程と
を少なくとも有し、
前記装置間移動時は、
前記堆積工程から前記第１の被覆工程までの前記半導体用絶縁膜が露出している第１の移送期間
を少なくとも有し、
前記堆積工程、前記第１の被覆工程、及び前記第１の移送期間における前記半導体ウェハ周辺の湿度を、３０％以下に制御することを特徴とする半導体装置の製造方法。 - 前記堆積工程、前記第１の被覆工程、及び前記第１の移送期間における前記半導体ウェハ周辺の温度を、７５℃以上に制御することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記堆積工程、前記第１の被覆工程、及び前記第１の移送期間における前記半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、前記半導体ウェハ周辺の温度を、２３℃以上に制御することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記製造プロセス工程は、
前記半導体用絶縁膜の少なくとも一部分を露出させる露出工程と、
前記半導体用絶縁膜の露出部分全体を金属膜あるいは比誘電率が３．８より大きい絶縁膜で被覆する第２の被覆工程と をさらに有し、
前記装置間移動時は、
前記露出工程から前記第２の被覆工程までの前記半導体用絶縁膜の少なくとも一部が露出している第２の移送期間
をさらに有し、
前記露出工程、前記第２の被覆工程、及び前記第２の移送期間における前記半導体ウェハ周辺の湿度を、３０％以下に制御することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記堆積工程、前記第１の被覆工程、前記第１の移送期間、前記露出工程、前記第２の被覆工程、及び前記第２の移送期間における前記半導体ウェハ周辺の温度を、７５℃以上に制御することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記堆積工程、前記第１の被覆工程、前記第１の移送期間、前記露出工程、前記第２の被覆工程、及び前記第２の移送期間における前記半導体ウェハ周辺の湿度を、２５％以下に制御し、且つ、前記半導体ウェハ周辺の温度を、２３℃以上に制御することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記半導体用絶縁膜は、比誘電率が３．８以下であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記半導体用絶縁膜は、シリコン、酸素、及びフッ素を主成分とすることを特徴とする請求項７記載の半導体装置の製造方法。
- 前記半導体用絶縁膜は、メチル基またはエチル基およびシリコン、酸素を主成分とすることを特徴とする請求項７記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295097A JP4043705B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 |
| US09/963,385 US6436849B1 (en) | 2000-09-27 | 2001-09-27 | Method for manufacturing semiconductor device having low dielectric constant insulating film, wafer processing equipment and wafer storing box used in this method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295097A JP4043705B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110497A JP2002110497A (ja) | 2002-04-12 |
| JP4043705B2 true JP4043705B2 (ja) | 2008-02-06 |
Family
ID=18777582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295097A Expired - Fee Related JP4043705B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6436849B1 (ja) |
| JP (1) | JP4043705B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9800957D0 (en) * | 1998-01-17 | 1998-03-11 | Process Intelligence Limited | Test probe interface unit and method for manufacturing the same |
| JP4493796B2 (ja) * | 2000-03-30 | 2010-06-30 | 東京エレクトロン株式会社 | 誘電体膜の形成方法 |
| JP3939101B2 (ja) * | 2000-12-04 | 2007-07-04 | 株式会社荏原製作所 | 基板搬送方法および基板搬送容器 |
| AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
| US7774726B2 (en) * | 2002-06-07 | 2010-08-10 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
| US7393755B2 (en) * | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
| US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
| US7152215B2 (en) * | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
| US20030229875A1 (en) * | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
| US20040099283A1 (en) * | 2002-11-26 | 2004-05-27 | Axcelis Technologies, Inc. | Drying process for low-k dielectric films |
| US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| JP2006049683A (ja) * | 2004-08-06 | 2006-02-16 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| KR100758124B1 (ko) * | 2006-07-21 | 2007-09-13 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| WO2013152031A1 (en) * | 2012-04-04 | 2013-10-10 | Kla-Tencor Corporation | Protective fluorine-doped silicon oxide film for optical components |
| US10957566B2 (en) * | 2018-04-12 | 2021-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer-level inspection using on-valve inspection detectors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371046A (en) * | 1993-07-22 | 1994-12-06 | Taiwan Semiconductor Manufacturing Company | Method to solve sog non-uniformity in the VLSI process |
| US6037274A (en) * | 1995-02-17 | 2000-03-14 | Fujitsu Limited | Method for forming insulating film |
| US5661093A (en) * | 1996-09-12 | 1997-08-26 | Applied Materials, Inc. | Method for the stabilization of halogen-doped films through the use of multiple sealing layers |
| US6327793B1 (en) * | 2000-03-20 | 2001-12-11 | Silicon Valley Group | Method for two dimensional adaptive process control of critical dimensions during spin coating process |
-
2000
- 2000-09-27 JP JP2000295097A patent/JP4043705B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-27 US US09/963,385 patent/US6436849B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020037655A1 (en) | 2002-03-28 |
| JP2002110497A (ja) | 2002-04-12 |
| US6436849B1 (en) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4043705B2 (ja) | 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱 | |
| JP5057647B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| US7795148B2 (en) | Method for removing damaged dielectric material | |
| KR101092704B1 (ko) | 다공성 물질 및 다공성 물질을 특성화하는 방법 및 시스템 | |
| KR101046256B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
| US8202803B2 (en) | Method to remove capping layer of insulation dielectric in interconnect structures | |
| US7723237B2 (en) | Method for selective removal of damaged multi-stack bilayer films | |
| US5607773A (en) | Method of forming a multilevel dielectric | |
| JP2009010043A (ja) | 基板処理方法，基板処理装置，記録媒体 | |
| US20070020952A1 (en) | Repairing method for low-k dielectric materials | |
| US8956967B2 (en) | Method of forming an interconnection structure | |
| US8101513B2 (en) | Manufacture method for semiconductor device using damascene method | |
| US20020028584A1 (en) | Film forming method, semiconductor device and semiconductor device manufacturing method | |
| JPH10303295A (ja) | 半導体装置の製造方法 | |
| KR100870806B1 (ko) | 반도체 디바이스의 제조 방법 | |
| US20070254491A1 (en) | Protective layer for a low k dielectric film and methods of forming the same | |
| US6074941A (en) | Method of forming a via with plasma treatment of SOG | |
| Rajagopalan et al. | Hexamethyldisilazane vapor treatment of plasma damaged nanoporous methylsilsesquioxane films: Structural and electrical characteristics | |
| JP2009054744A (ja) | 半導体集積回路装置の製造方法 | |
| Da Cheng et al. | Inter-metal inorganic spin-on-glass dielectric layer in 100 nm generation technology | |
| JP2011040563A (ja) | 基板の処理方法及び基板の処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |