JP2006049683A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2006049683A
JP2006049683A JP2004230579A JP2004230579A JP2006049683A JP 2006049683 A JP2006049683 A JP 2006049683A JP 2004230579 A JP2004230579 A JP 2004230579A JP 2004230579 A JP2004230579 A JP 2004230579A JP 2006049683 A JP2006049683 A JP 2006049683A
Authority
JP
Japan
Prior art keywords
gas
wafer
manufacturing
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004230579A
Other languages
English (en)
Inventor
Kenji Tokunaga
謙二 徳永
Akira Koiwa
章 小岩
Norio Suzuki
範夫 鈴木
Hiroshi Chagihara
啓 茶木原
Yasuko Yoshida
安子 吉田
Keiichi Saeki
圭一 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004230579A priority Critical patent/JP2006049683A/ja
Publication of JP2006049683A publication Critical patent/JP2006049683A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 ＦＯＵＰ等の密閉型ウエハ収納容器において、内部に保管したウエハから放出される原子および分子がウエハに再付着することを防ぐ。
【解決手段】 ウエハ上にＰがドープされた多結晶シリコン膜を堆積した後、ウエハをＦＯＵＰｃｕｃ内に収容し、ＦＯＵＰｃｕｃを密閉してベイステーションＢＳへ搬送し、ベイステーションＢＳにてＦＯＵＰｃｕｃを保管する。ベイステーションＢＳでのＦＯＵＰｃｕｃの保管中には、ＦＯＵＰｃｕｃの底面の２個所に設けられたブリージングフィルタにそれぞれパイプＰＰを取り付け、一方のパイプＰＰから乾燥ガスをＦＯＵＰｃｕｃ内へ流し込み、他方のパイプＰＰからＦＯＵＰｃｕｃ内の雰囲気を排気することによって、ＦＯＵＰｃｕｃ内雰囲気を換気する。
【選択図】 図１９

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、ＦＯＵＰ（Front Opening Unified Pod）等の密閉型ウエハ収納容器を用いて半導体ウエハを保管する工程を含む半導体集積回路装置の製造工程に適用して有効な技術に関するものである。
日本特開平８−２０３９９３号公報（特許文献１）には、半導体ウエハを収納したウエハカセットを収容した、内部が不活性ガス雰囲気と共に密閉される密閉コンテナ（ウエハカセット搬送容器）と、密閉コンテナの内部への不活性ガスの供給および排気を行うガス供給装置とを備えた可搬式密閉コンテナのガス供給システムにおいて、経済的に一定量の置換ガスを常時流すことにより、密閉コンテナ内の半導体ウエハへの汚染を低減することのできる技術が開示されている。
また、日本特開平７−６６２７４号公報（特許文献２）には、半導体ウエハを収納したウエハカセットを収容する可搬式密閉容器（ウエハカセット搬送容器）において、窒素ボンベ等の不活性ガス源に接続することなく、密閉容器の内部雰囲気を不活性ガス雰囲気に置換することができ、ガスパージのために要していた費用や手間を大幅に低減できる技術が開示されている。
また、日本特開平７−６６２７３号公報（特許文献３）には、半導体ウエハを収納したウエハカセットを収容する可搬式密閉容器（ウエハカセット搬送容器）において、窒素ボンベ等の不活性ガス源に接続することなく、密閉容器の内部雰囲気を不活性ガス雰囲気に調整することができ、再ガスパージのために要していた費用や手間を大幅に低減できる技術が開示されている。
また、日本特開平５−７４９２１号公報（特許文献４）には、半導体ウエハを収容し、気密維持型カプラが取り付けられた密閉容器構造のケース（ウエハカセット容器）において、プラズマエッチング処理が施された半導体ウエハを収容した際、気密維持型カプラを利用してケース内の収容空間から水分を除去し、かつ不活性ガスを陽圧にして充填しておくことによって、半導体ウエハの表面のアルミニウム合金膜の腐食を防ぐ技術が開示されている。
また、日本特開２００３−１６８７２７号公報（特許文献５）には、半導体ウエハなどを搬送するコンテナ（フープ）やそのコンテナの蓋を製造し直すことなく、コンテナの内部の大気を窒素ガスなどに置換できる装置について開示されている。
また、日本特開平１１−２５１３９７号公報（特許文献６）には、臭素を含む処理ガスで処理された被処理体（半導体ウエハ）を収容するカセットチャンバの内壁面が腐食し難い被処理体の搬出方法および搬送装置について開示されている。
また、日本特開平１１−１４５２４５号公報（特許文献７）には、複数枚の基板（半導体ウエハ）が収容可能な基板収容器（フープ）を外部雰囲気から遮断して内部に収容する遮蔽容器を用い、この遮蔽陽気の遮蔽状態を開閉制御機構で解除して、開放された遮蔽容器の開口部と連通する搬送口を介して基板収容器に収容されている基板を基板処理部に搬送して処理を施す基板処理装置において、遮蔽容器の雰囲気を基板処理装置内部の雰囲から遮蔽することにより、基板処理装置内部の雰囲気による基板の汚染を防止する技術が開示されている。
また、日本特表２００３−５１５２４４号公報（特許文献８）およびその対応米国登録特許公報第６，４０６，５５３号には、半導体ウエハを含むカセット（フープ）が入出力チャンバに置かれた後、そのカセットをラインおよび空気からシールし、次いで、窒素等のドライ不活性ガスを入出力チャンバの先端に分散することによって半導体ウエハの周りでカバーブランケットを形成し、空気で運ばれる粒子、湿気および有機気化物質等の汚染物質を置換して一掃することによって、半導体ウエハが処理ラインへ転送される前に、半導体ウエハから残余の汚染を除去する技術が開示されている。
また、日本特開２００３−４５９３３号公報（特許文献９）およびその対応米国公開特許公報第２００３−０３１５３７号には、ウエハキャリア（フープ）の一面をなすキャリアドアを半導体ウエハ処理装置のロードポートドアによって開けた状態で、ウエハキャリアの内部を不活性ガスまたはドライエアを供給することでパージすることで、ウエハキャリア内の雰囲気置換を効率よく短時間で行う技術が開示されている。
特開平８−２０３９９３号公報 特開平７−６６２７４号公報 特開平７−６６２７３号公報 特開平５−７４９２１号公報 特開平２００３−１６８７２７号公報 特開平１１−２５１３９７号公報 特開平１１−１４５２４５号公報 特表２００３−５１５２４４号公報 特開平２００３−４５９３３号公報
半導体製造ラインにおける半導体ウエハ（以下、単にウエハと記す）の保管または搬送には、たとえばウエハを挿入したり取り出したりするための開口ドアが前部に設けられたＦＯＵＰ（Front Opening Unified Pod）と呼ばれる密閉型ウエハ収納容器などが使用されている。ＦＯＵＰは、ウエハを収納する保持部であるシェルと開閉扉部であるドアとで形成され、密閉空間中にウエハを保持することで、大気中の異物または化学的な汚染からウエハを防御することができる。たとえば、直径が３００ｍｍのウエハを用いた半導体製造ラインにおいては、ＦＯＵＰを用いたミニエンバイロンメント技術が採用され、ウエハが処理される領域のみを清浄化することでランニングコストの低減が図られている。
本発明者らは、上記密閉型ウエハ収納容器を用いたウエハの保管および搬送に関する技術について検討している。その中で、本発明者らは、以下のような課題を見出した。
すなわち、密閉型ウエハ収納容器にウエハを保管することにより、ウエハ自体から原子および分子が放出され、その放出された原子および分子がウエハに再付着し、半導体集積回路装置（半導体装置）の製造工程に悪影響を及ぼすことが課題となっている。たとえば、Ｐ（リン）がドープされた多結晶Ｓｉ（シリコン）膜が成膜されたウエハを保管している場合には、その多結晶Ｓｉ膜を成膜した後５時間程度Ｐがウエハから密閉型ウエハ収納容器内に放出され、密閉型ウエハ収納容器内の水分と反応してＨ3ＰＯ4（リン酸）が形成される。このＨ3ＰＯ4は、後の工程で成膜される薄膜と反応することにより、その薄膜を異常成長させたり、その薄膜にエッチングするなどの加工を施す際に加工不良を引き起こしたりしてしまう課題を有している。
本願に開示された一つの代表的な発明の一つの目的は、ＦＯＵＰ等の密閉型ウエハ収納容器において、内部に保管したウエハから放出される原子および分子がウエハに再付着することを防ぐことのできる技術を提供することにある。
本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、上記発明の半導体集積回路装置の製造方法は、半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む：
（ａ）リンが導入されたシリコン膜が主面上に形成され、前記シリコン膜が露出した状態の前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｂ）前記（ａ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程。
また、本発明による半導体集積回路装置の製造方法は、半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む：
（ａ）リンが導入されたシリコン膜が主面上に形成され、さらにリン酸と反応しやすい第１薄膜が前記シリコン膜上に形成された前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｂ）前記（ａ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程。
本願に記載されたその他の発明の概要を箇条書きにして以下に示す。すなわち、
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハ（その上に半導体装置または半導体集積回路装置を形成するためのウエハであり、単結晶シリコン半導体面を有するウエハに複数の膜を形成することにより多数のまたは単一の集積回路を形成する）を第１の処理装置内で第１の処理を施すことにより、前記半導体ウエハの第１の主面上に、第１のドープトポリシリコン膜（このポリシリコン膜は、露出していることを要しない。すなわち、リンその他の不純物が表面または表面近傍にあり、それとウエハの表面を含む外部の水分と反応することで、反応性の酸等の反応性物質を生成する場合に適用される）を形成する工程；
（ｂ）前記半導体ウエハを前記第１の処理装置から第１および第２の呼吸孔を有する密閉型搬送容器に移し替える工程；
（ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
（ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
（ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
（ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
また、本願に開示された一つの発明の一つの特徴は、半導体集積回路装置のウエハ工程において、多数のウエハを密閉型搬送容器に収納して、処理装置間を搬送する場合において、待機時間が長くなる（たとえば１０分以上、更に３０分以上等）と、先行する処理のひとつにより導入された物質がウエハから排出され、それが前記密閉型搬送容器内の水分等（その他の成分）と反応することで、収納されたウエハにとって有害な物質を生成する場合に、そのような有害な物質が発生する可能性のある待機処理を特定して、その特定待機の間、密閉型搬送容器内に乾燥ガスの流れを維持することによって、水分やウエハからの放出ガスを排除することにより、待機中の有害物質の発生を低減しようとするものである。
２．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは不活性ガスを主成分とするガスである。
３．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは窒素ガスを主成分とするガスである。
４．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスはアルゴンガスを主成分とするガスである。
５．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、乾燥空気である。
６．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは乾燥空気を主成分とするガスである。
７．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハを第１の処理装置内でフッ素を含むガス（たとえばフルオロカーボンガス等）を用いて第１の処理（ドライエッチング処理、特にレジスト膜をマスクとするドライエッチング）を施すことにより、前記半導体ウエハの第１の主面上の第１の薄膜を形成する工程；
（ｂ）前記半導体ウエハを前記第１の処理装置から第１および第２の呼吸孔を有する密閉型搬送容器に移し替える工程；
（ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
（ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
（ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
（ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
８．前記項７記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは不活性ガスを主成分とするガスである。
９．前記項７記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは窒素ガスを主成分とするガスである。
１０．前記項７記載の半導体集積回路装置の製造方法において、
前記乾燥ガスはアルゴンガスを主成分とするガスである。
１１．前記項７記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、乾燥空気である。
１２．前記項７記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは乾燥空気を主成分とするガスである。
１３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハを第１の処理装置内で第１の処理を施すことにより、前記半導体ウエハの第１の主面上に、第１のドープトポリシリコン膜を形成する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハを第１および第２の呼吸孔を有する密閉型搬送容器に移送する工程；
（ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
（ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
（ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
（ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
１４．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは不活性ガスを主成分とするガスである。
１５．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは窒素ガスを主成分とするガスである。
１６．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスはアルゴンガスを主成分とするガスである。
１７．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、乾燥空気である。
１８．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは乾燥空気を主成分とするガスである。
さらに、本願に記載された更にその他の発明の概要を箇条書きにして以下に示す。すなわち、
１．半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む半導体集積回路装置の製造方法：
（ａ）リンが導入されたシリコン膜が主面上に形成され、前記シリコン膜が露出した状態の前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｂ）前記（ａ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程。
２．前記項１記載の半導体集積回路装置の製造方法において、
前記（ｂ）工程は、前記保管庫にて行う。
３．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、不活性ガスである。
４．前記項３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、窒素またはアルゴンを主成分とする。
５．前記項１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、乾燥空気である。
６．前記項１記載の半導体集積回路装置の製造方法において、
前記密閉型容器は、前記密閉型容器の内部と外部とをつなぐガス導入口およびガス排出口を具備し、
前記（ｂ）工程は、前記ガス導入口より前記乾燥ガスを前記密閉型容器内へ導入し、前記ガス排出口より前記密閉型容器の前記乾燥ガスを排出することで行う。
７．前記項１記載の半導体集積回路装置の製造方法において、
前記（ｂ）工程において、前記密閉型容器の内部雰囲気中の水分および前記リンを前記密閉型容器外へ排出する。
８．半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む半導体集積回路装置の製造方法：
（ａ）前記半導体ウエハの主面上にリンが導入されたシリコン膜を形成する工程；
（ｂ）前記シリコン膜が露出した状態の前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｃ）前記（ｂ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程；
（ｄ）前記（ｂ）工程の後、前記半導体ウエハを洗浄する工程；
（ｅ）前記（ｄ）工程の後、前記密閉型容器を用いて前記半導体ウエハを保管する工程；
（ｆ）前記（ｅ）工程中、前記乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程；
（ｇ）前記（ｅ）工程の後、前記半導体ウエハの主面上に酸化シリコンを主成分とする絶縁膜を形成する工程。
９．前記項８記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程および前記（ｆ）工程は、前記保管庫にて行う。
１０．前記項８記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程および前記（ｆ）工程において、前記密閉型容器の内部雰囲気中の前記リンおよび水分を前記密閉型容器外へ排出する。
１１．半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む半導体集積回路装置の製造方法：
（ａ）リンが導入されたシリコン膜が主面上に形成され、さらにリン酸と反応しやすい第１薄膜が前記シリコン膜上に形成された前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｂ）前記（ａ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程。
１２．前記項１１記載の半導体集積回路装置の製造方法において、
前記（ｂ）工程は、前記保管庫にて行う。
１３．前記項１１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、不活性ガスである。
１４．前記項１３記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、窒素またはアルゴンを主成分とする。
１５．前記項１１記載の半導体集積回路装置の製造方法において、
前記乾燥ガスは、乾燥空気である。
１６．前記項１１記載の半導体集積回路装置の製造方法において、
前記密閉型容器は、前記密閉型容器の内部と外部とをつなぐガス導入口およびガス排出口を具備し、
前記（ｂ）工程は、前記ガス導入口より前記乾燥ガスを前記密閉型容器内へ導入し、前記ガス排出口より前記密閉型容器の前記乾燥ガスを排出することで行う。
１７．前記項１１記載の半導体集積回路装置の製造方法において、
前記（ｂ）工程において、前記密閉型容器の内部雰囲気中の水分および前記リンを前記密閉型容器外へ排出する。
１８．半導体ウエハに処理を施す複数の半導体製造装置と、半導体ウエハを収容し内部雰囲気が外部雰囲気から密閉された密閉型容器を保管する保管庫とを用い、以下の工程を含む半導体集積回路装置の製造方法：
（ａ）前記半導体ウエハの主面上にリンが導入されたシリコン膜を形成する工程；
（ｂ）前記シリコン膜が露出した状態の前記半導体ウエハを前記密閉型容器を用いて保管する工程；
（ｃ）前記（ｂ）工程中、乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程；
（ｄ）前記（ｂ）工程の後、前記シリコン膜上にリン酸と反応しやすい第１薄膜を形成する工程；
（ｅ）前記第１薄膜上にマスキング層を形成する工程、
（ｆ）前記（ｅ）工程の後、前記密閉型容器を用いて前記半導体ウエハを保管する工程；
（ｇ）前記（ｆ）工程中、前記乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程；
（ｈ）前記（ｆ）工程後、前記マスキング層をパターニングする工程；
（ｉ）前記（ｈ）工程後、前記密閉型容器を用いて前記半導体ウエハを保管する工程；
（ｊ）前記（ｉ）工程中、前記乾燥ガスを前記密閉型容器内へ流通させ、前記密閉型容器の前記内部雰囲気を換気する工程；
（ｋ）前記（ｉ）工程後、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程。
１９．前記項１８記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程、前記（ｇ）工程および前記（ｊ）工程は、前記保管庫にて行う。
２０．前記項１８記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程、前記（ｇ）工程および前記（ｊ）工程において、前記密閉型容器の内部雰囲気中の前記リンおよび水分を前記密閉型容器外へ排出する。
本願において開示される発明のうち、一つの代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、密閉型容器に半導体ウエハを収容して保管する際に、乾燥ガスで密閉型容器内を換気するので、ウエハから放出される原子および分子がウエハに再付着することを防ぐことができる。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
ウエハとは、集積回路の製造に用いる単結晶シリコン基板またはエピタキシャル基板（一般にほぼ円板形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、半絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
多結晶シリコン（ポリシリコン）とは、一般に多結晶状のシリコン部材（通常各種の不純物を含有する）を言うが、アモルファスシリコン、微結晶シリコン、多結晶シリコンの間の区別は、簡単ではないし、また、相互に熱処理等により変換されるので、本願では、特にそうでない旨限定したときを除き、これらのものも含むものとする。また、多結晶シリコンはシリコンを主要な成分とするものを言い、たとえば、シリコンゲルマニウム合金はこれに含まれる。
また、ドープドポリシリコン（Doped polysilicon）またはインサイチュドープドポリシリコン（In situ Doped polysilicon）とは、膜の堆積過程において、または、堆積装置の堆積ステージ上において、主に化学的過程により不純物を導入するものを言う。すなわち、堆積後、イオン注入等により、不純物を導入するものを除外する意味である。ただし、ドープドポリシリコンにイオン注入で不純物を導入したもの等を含むことは言うまでもない。
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
レジストパターンとは、感光性樹脂膜（レジスト膜）をフォトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。一般に感光性樹脂膜、フォトリソグラフィとは、光によるものを言うが、本願では、便宜上、特にそうでない旨限定したときを除き、電子線や紫外線より更に短波長の電磁波に感応するレジスト等を用いるパターン形成技術等も含むものとする。
不活性ガスとは、ヘリウム、アルゴン等の希ガスのみでなく、窒素ガス、二酸化炭素ガス等を含むものである。また、パージガスとしては、乾燥空気が適用可能である。もちろん、前記不活性ガスも通常半導体ラインで使用される程度に、十分に水分が除去されたものであることは言うまでもない。
ＢＡＲＣ（Bottom Anti Reflective Coating）膜（塗布型有機材料による反射防止膜）とは、ＵＶ光を吸収もしくは減衰させる特徴を持ち、露光時に発生する定在波やハレーションを減少させるためにレジスト膜の上部または下部に形成する膜を言う。
ベイとは、複数の半導体製造装置からなる装置群を言い、各種半導体製造装置はベイ単位でクリーンルーム内に配置される。
フープ（ＦＯＵＰ）とは、ウエハを収納する保持部であるシェルと開閉扉部であるドアとで形成され、そのドアを側部に有する密閉型ウエハ収納容器をいい、密閉空間中にウエハを保持することで、大気中の異物または化学的な汚染からウエハを防御することができる。密閉といっても、正確には擬似密閉型というべきもので、内外の気圧の調整をするための一対の呼吸孔を持つ。しかし、呼吸孔にはフィルタ（ブリージングフィルタ）が取り付けられており、塵埃は侵入しないようになっている。
ＳＭＩＦ（Standard Mechanical InterFace）ポッドとは、ウエハを収納する保持部であるシェルと開閉扉部であるドアとで形成され、そのドアを底部に有する密閉型ウエハ収納容器をいい、ＦＯＵＰ同様に密閉空間中にウエハを保持することで、大気中の異物または化学的な汚染からウエハを防御することができる。これら二つをまとめて、「密閉型ウエハ搬送容器」という。
ストッカ（実施の形態では「ベイステーション」がこれに当たる）とは、ベイ間搬送とベイ内搬送との中継場所に配置され、ＦＯＵＰまたはＳＭＩＦポッドなどのウエハ収納容器に収容されたウエハは、ここに一時的に待機または保管された後、ベイ内に搬送される。
ＲＧＶ（Rail Guided Vehicle）とは、たとえばＦＯＵＰまたはＳＭＩＦポッドなどのウエハ収納容器のベイ内搬送に用いられる搬送車であり、軌道レールなどの軌道上を走行する有軌道搬送車を言う。無軌道上を走行するＡＶＧ（Automatic Guided Vehicle）に比べて安定した走行をさせることが可能であるため、走行の制御が容易である。
ＡＧＶとは、たとえばＲＧＶ同様にＦＯＵＰまたはＳＭＩＦポッドなどのウエハ収納容器のベイ内搬送に用いられる搬送車であり、軌道レールなどを必要とせず、床に張られたガイドテープなどを追従して走行する無軌道搬送車を言う。
ＯＨＴ（Over-head Hoist transport）とは、たとえばＦＯＵＰまたはＳＭＩＦポッドなどのウエハ収納容器のベイ間搬送に用いられる搬送車であり、天井に敷設された軌道レールなどの軌道に沿って走行する有軌道搬送車を言う。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は、本実施の形態１の半導体製造ラインのウエハ搬送システムを示す全体平面図である。
半導体（回路または素子）製造に用いられる熱処理装置、イオン注入装置、エッチング装置、成膜装置、洗浄装置、フォトレジスト塗布装置、露光装置などの各種製造装置（半導体製造装置）ＰＥは、複数のベイ（装置群）に分けられてクリーンルームＣＲ内に配置されている。そして、クリーンルームＣＲ内のウエハ搬送システムは、この配置に対応し、ベイ間搬送、ベイ内搬送およびそれらを中継するベイステーション（ストッカ（保管庫））ＢＳによって構成されている。
ベイ間搬送は、クリーンルームＣＲ内の天井に設置した軌道ＲＬ１を介してウエハを搬送するＯＨＳ等によって行われる。一方、ベイ内搬送は、クリーンルームＣＲの床に敷設した軌道レールＲＬ２上を走行するＲＧＶｆｃによって行われる。
図２は、本実施の形態１のＦＯＵＰの外観構成の一例を示す斜視図であり、図３は、そのＦＯＵＰが製造装置ＰＥのロードポート上に配置された状態を示す断面図であり、図４は、そのＦＯＵＰの底面を示す平面図である。
ＦＯＵＰ（密閉型容器）ｃｕｃは、ウエハの保持部であるシェルＳＨＬと開閉扉部であるドアＤＲとを有する。シェルＳＨＬの上部には、ＦＯＵＰｃｕｃをロボットにより自動搬送する際に掴むトップフランジＴＦＧが設けられており、シェルＳＨＬの側部には、マニュアルハンドＭＨおよびサイドレールＳＲが備わっている。マニュアルハンドＭＨは、たとえばＦＯＵＰｃｕｃを手動により持ち上げる際に用いられ、サイドレールＳＲは、たとえばＦＯＵＰｃｕｃをロボットによりすくい上げる際に用いられる。また、シェルＳＨＬの底部にはブリージングフィルタＢＲＺが設けられている。このブリージングフィルタＢＲＺは、ＦＯＵＰｃｕｃ（シェルＳＨＬ）の内部と外部との間の気圧差を解消するために設けられたフィルタであり、ＦＯＵＰｃｕｃ（シェルＳＨＬ）内への塵埃の浸入を防ぎつつＦＯＵＰｃｕｃ（シェルＳＨＬ）の内部の気圧を調整する。ＦＯＵＰｃｕｃ（シェルＳＨＬ）の内部と外部との間の気圧差を解消することにより、たとえばドアＤＲを開けた際にその気圧差に起因する気流が発生してしまうことを防ぐことができるので、ＦＯＵＰｃｕｃ（シェルＳＨＬ）内への塵埃の巻き込みを防ぎ、塵埃がウエハＷＦＲに付着してしまうことを防ぐことができる。さらにドアＤＲの外側には、ＦＯＵＰｃｕｃの位置を決めるためのレジストレーションピン穴ＲＰＨ、およびロボットによってドアＤＲを開けるためのラッチキー穴ＬＫＨが備わっている。
製造装置ＰＥのロードポートＬＰは、製造装置ＰＥ側にＦＩＭＳ（Standard Mechanical Interface）ドアＦＤＲと、このＦＩＭＳドアＦＤＲの周囲に設けられたシール材（図示は省略）とで構成されるＦＩＭＳ面を持っており、ＦＯＵＰｃｕｃを前進させることによって、ＦＯＵＰｃｕｃのドアＤＲとＦＩＭＳドアＦＤＲとを合わせることができる。次いでラッチキーＬＫをドア３に設けられたラッチキー穴ＬＫＨに挿入し、回転させることにより、ドアＤＲに備わるクランピング機構ＣＲＰが外れて、ドアＤＲがＦＩＭＳドアＦＤＲに固定される。
ＩＣ（Integrated Circuit）が作り込まれる所定枚数のウエハＷＦＲが収納されたＦＯＵＰｃｕｃは、たとえば製造ライン内に設置されたベイステーションＢＳから製造装置ＰＥへと運ばれる。さらにウエハＷＦＲは、ＦＯＵＰｃｕｃの内部に入れられて製造装置ＰＥの間を移動する。しかしながら、ウエハＷＦＲの径が、たとえば３００ｍｍのような大口径である場合、ウエハＷＦＲを収納したＦＯＵＰｃｕｃは約８ｋｇ以上の重量となるため、半導体製造ライン内を人手により搬送することは安全上難しい。そこで、図１に示したようなＲＧＶｆｃおよびＯＨＴなどを用いてＦＯＵＰｃｕｃが自動搬送される。
図１においては、ＦＯＵＰのベイ内搬送をＲＧＶｆｃによって行う場合について示したが、図５に示すようにＯＨＴｈｔｒを用いてベイ内搬送を行ってもよい。この場合、ＯＨＴｈｔｒでは、ＯＨＴｈｔｒに備わるホイスト（Hoist）機構ＨＭを用いて半導体製造装置２１のロードポートＬＰ上にＦＯＵＰｃｕｃが降ろされる。ロードポートＬＰには、図６に示すように（図３も参照）、複数（たとえば３つ）のキネマティックピンＫＴＰが形成されている。一方、ＦＯＵＰ１のシェルＳＨＬの底部には、一対の斜面を有し、キネマティックピンＫＴＰと係合するＶ字型の溝（以下、Ｖ溝と記す）ＧＶが複数（たとえば３つ）形成されている。図７に示すように、Ｖ溝ＧＶにキネマティックピンＫＴＰを収めることにより、ＦＯＵＰｃｕｃのロードポートＬＰ上での位置を固定することができる。ロードポートＬＰ上にＦＯＵＰｃｕｃの位置を固定した後、ホイスト機構ＨＭが外れてＦＯＵＰｃｕｃがロードポートＬＰ上の移載場所に残される。
図８は、ＦＯＵＰｃｕｃのドアＤＲの内側構成の一例を示す斜視図である。
ドアＤＲの内側には、密閉性を保つためのシール材（パッキン）ＳＭ、リテーナＲＴＮおよびクランピング機構ＣＭ１が備わっている。ゴム材からなるシール材ＳＭはＦＯＵＰｃｕｃの密閉性を保つために設けられている。またリテーナＲＴＮはＦＯＵＰｃｕｃに収納されたウエハＷＦＲを押さえるために設けられており、成形プラスチックから成る可撓性の歯から形成されている。クランピング機構ＣＭ１は、ドアＤＲをシェルＳＨＬに固定するために設けられており、ラッチキー穴ＬＫＨを介して動作する。すなわち、ドアＤＲはシェルＳＨＬに設けられたドアフランジ（図示は省略）の内側に係合するものであり、ドアＤＲの外周部から出たり入ったりすることでドアフランジの溝と係合するラッチ（クランピング機構）を有している。
図９に示すように、ＦＯＵＰｃｕｃに収納されたウエハＷＦＲは、ウエハティースＷＴと呼ばれる梁に１枚づつ載せることができて、複数のウエハＷＦＲが、ウエハティースＷＴの間隔、たとえば１０ｍｍ程度を空けて縦方向に配列されている。
本実施の形態１の半導体集積回路装置は、電気的一括消去型ＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory；以下、フラッシュメモリと記す）などの不揮発性メモリの一例であるＡＮＤ型フラッシュメモリである。
図１は、本実施の形態のＡＮＤ型フラッシュメモリを示す回路図である。ＡＮＤ型フラッシュメモリのメモリセルは、半導体基板のメモリアレイ部ＭＭにマトリクス配置される。後述するように、メモリセルは、半導体基板のｐ型ウエルに形成されたｎ型半導体領域（ソース、ドレイン）と３つのゲートによって構成されている。メモリセルを構成する３つのゲートは、浮遊ゲート、制御ゲートおよび選択ゲートである。制御ゲートは行方向に延在し、ワード線ＷＬ（ＷＬ０、ＷＬ１・・・ＷＬｎ）を構成している。選択ゲートは、ワード線ＷＬに直交する列方向に延在する。ｎ型半導体領域（ソース、ドレイン）は、ワード線ＷＬに直交する列方向に延在してローカルビット線ＢＬを構成している。ローカルビット線ＢＬは、互いに隣接する２本が１本のグローバルビット線ＧＢＬに接続され、選択トランジスタＳＴによっていずれか一本が選択される。ｎ型半導体領域（ソース、ドレイン）は、行方向のピッチの縮小を図るために、隣接するメモリセルによって共用されている。
メモリセルへの情報の書き込みは、選択されたメモリセルのワード線に１５Ｖ（他のワード線は０Ｖ）、選択ゲートに１．２Ｖ（他の選択ゲートは０Ｖ）、ｎ型半導体領域（ソース）に０Ｖ、同一ワード線に接続された隣接メモリセルのｎ型半導体領域（ドレイン）に４．５Ｖをそれぞれ印加し、ソースからドレインに流れる電子の一部（ホットエレクトロン）を第１ゲート絶縁膜（トンネル酸化膜）を通じて浮遊ゲートに注入する。このような書き込み方式は、ＳＳＩ（Source-Side-Injection）書き込み方式と呼ばれ、高効率でホットエレクトロンを発生できるために、少ないチャネル電流でメモリセルに書き込みを行うことができる。従って、チップ内の電源電圧の電流供給能力を超えない範囲で、複数のメモリセルに並列で書込むことができ、書き込みのスループットを上げることができる。このとき、選択メモリセルと非選択メモリセルの素子分離は、ｎ型半導体領域（ドレイン）とオーバーラップした選択ゲートによって行われる。すなわち、非選択のメモリセルの選択ゲートに、たとえば０Ｖ程度を印加する。また他の選択ゲート電極には、たとえば０Ｖを印加することで、選択、非選択のメモリセル間のアイソレーションを行う。
読み出し時には、選択ゲートに３.５Ｖ、ソースに１Ｖ、ドレインに０Ｖを印加してメモリセルのしきい値を判定する。選択メモリセルと非選択メモリセルの素子分離は、書き込み時と同様、選択ゲートによって行われる。
消去時には、選択ワード線に−１８Ｖ、ソースに０Ｖ、ドレインに０Ｖ、選択ゲートに０Ｖを印加する。これにより浮遊ゲートからｐ型ウエルに電子が放出され、しきい値が低下する。
次に、本実施の形態１のＡＮＤ型フラッシュメモリの製造方法を図１１〜図４８を用いて工程順に説明する。なお、図中のＸ−Ｘを付した断面図は、ワード線（ＷＬ）の延在方向（行方向）に沿った半導体基板の要部断面図、Ｙ−Ｙを付した断面図はワード線（ＷＬ）の延在方向に直交する方向（列方向）に沿った半導体基板の要部断面図である。
まず、図１１に示すように、たとえばｐ型の単結晶シリコンからなる半導体基板（以下、単に基板という）１（ウエハＷＦＲ）上に周知の製造方法を用いてｎ型ウエル２を形成し、続いてｎ型ウエル２の上部にｐ型ウエル３を形成した後、ｐ型ウエル３の表面に絶縁膜として、酸化シリコン膜からなる第１ゲート絶縁膜（トンネル酸化膜）４を形成する。
次に、図１２に示すように、第１ゲート絶縁膜４の上部に導電膜を形成する。この導電膜は、たとえばＣＶＤ法でｎ型の不純物（たとえばＰ）がドープされた多結晶シリコン膜（第１のドープトポリシリコン膜）５ｎとして堆積される。
ここで、この多結晶シリコン膜５ｎを堆積した後、基板１に対して次のウエハ処理を施すまでの間に実施される工程について、図１３に示すフローチャートに沿って説明する。
上記多結晶シリコン膜５ｎが堆積された（工程Ｐ１）後、基板１は、ＦＯＵＰｃｕｃ（図２〜図４、図８および図９参照）内に収容され、さらにＦＯＵＰｃｕｃ内は、たとえば不活性ガスであるＮ2（窒素）ガスでパージされた後に密閉される（工程Ｐ２）。その後、ＦＯＵＰｃｕｃはベイステーションＢＳ（図１参照）へ搬送され（工程Ｐ３）、次のウエハ処理工程に着工するまでＦＯＵＰｃｕｃ内に収容された状態のままベイステーションＢＳにて保管される。ここで、図１４は、多結晶シリコン膜５ｎが堆積された基板１（ウエハＷＦＲ）を収容し、ＦＯＵＰｃｕｃを密閉した直後からの経過時間と、基板１（多結晶シリコン膜５ｎ）から放出されるＰ原子の放出量（ＦＯＵＰｃｕｃ内のＰの濃度）との関係を示したものであり、Ｐ原子の濃度については、測定開始時のＦＯＵＰｃｕｃ内のＰ原子の濃度を各測定時のＰ原子の濃度で割った比で示している。図１４に示すように、ＦＯＵＰｃｕｃが密閉されてから約５時間が経過するまで基板１（多結晶シリコン膜５ｎ）からＰ原子は放出（昇華）され続け、その後、Ｐ原子の放出量は急激に減少する。放出されたＰ原子は、空気中で酸化されてＰＯ2となり、基板１（ウエハＷＦＲ）に吸着する（図１５参照）。ＰＯ2の基板１（ウエハＷＦＲ）への吸着量があるレベルを超えると、湿度の影響で液化してＨ2ＰＯ4（リン酸）となる（図１６参照）。すなわち、次のウエハ処理工程に着工するまでに長時間要する場合には、ＦＯＵＰｃｕｃは、内部を密閉した状態でベイステーションＢＳにて長時間保管されることになるため、ＦＯＵＰｃｕｃ内のＰ原子の濃度は高くなり、生成されるＨ2ＰＯ4の量も増加することになる。このＨ2ＰＯ4は、基板１（ウエハＷＦＲ）を形成するＳｉを溶解し、Ｈ2ＰＯ4の液滴中にＳｉが溶け込む（図１７参照）。その後、Ｈ2ＰＯ4が蒸発する過程で、溶け込んだＳｉが基板１（ウエハＷＦＲ）上に柱状に異常成長する（図１８参照）。このような異常成長したＳｉは、後の工程でエッチングなどの加工が困難となる不具合を生じる。また、Ｈ2ＰＯ4の液滴が蒸発した跡にはウォーターマークが残り、基板１（ウエハＷＦＲ）の外観不良となる。このように、ＦＯＵＰｃｕｃ内雰囲気が密閉された状況下でＦＯＵＰｃｕｃが長時間保管されるベイステーションＢＳでは、上記のような不具合が発生しやすくなる。
そこで、本実施の形態１では、図１９〜図２１に示すように、ベイステーションＢＳにてＦＯＵＰｃｕｃを保管中には、たとえばＦＯＵＰｃｕｃの底面の２個所に設けられたブリージングフィルタＢＲＺの一方（第１の呼吸孔、ガス導入口）にパイプＰＰを取り付け、そのパイプＰＰから乾燥ガスをＦＯＵＰｃｕｃ内へ流し込み、他方のブリージングフィルタ（第２の呼吸孔、ガス排出口）ＢＲＺからＦＯＵＰｃｕｃ内の雰囲気を排気する（工程Ｐ４）。ここで、図１９はベイステーションＢＳでのＦＯＵＰｃｕｃの保管手段を示す説明図であり、図２０はベイステーションＢＳにて保管中のＦＯＵＰｃｕｃの断面図であり、図２１はベイステーションＢＳにて保管中のＦＯＵＰｃｕｃの平面（底面）図である。たとえば、パイプＰＰは、ＦＯＵＰｃｕｃの自重によってＦＯＵＰｃｕｃの底面（ブリージングフィルタＢＲＺ）に取り付けられ、ＦＯＵＰｃｕｃ内に乾燥ガスの流れを形成する構造となっている（図２２参照）。また、ＦＯＵＰｃｕｃ内において、ＦＯＵＰｃｕｃ内へ乾燥ガスを導入するブリージングフィルタＢＲＺ上に偏向板ＣＦＢを設けることによって乾燥ガスの流れを変えたり（図２３参照）、ＦＯＵＰｃｕｃ内へ乾燥ガスを導入するブリージングフィルタＢＲＺ上にノズルＮＺＬを設けたりすることによって（図２４参照）、乾燥ガスがＦＯＵＰｃｕｃ中をより広範に流れるようにしてもよい。また、ＦＯＵＰｃｕｃの在荷を検知して開くバルブをパイプＰＰに取り付けてもよい。ＦＯＵＰｃｕｃ内から排気された乾燥ガスは、その乾燥ガスを排出するブリージングフィルタ（第２の呼吸孔、ガス排出口）ＢＲＺの近くに設けられた真空排気手段によってベイステーションＢＳ外へ排出される。
本実施の形態１では、乾燥ガスとして、不活性ガス（たとえば、たとえばＮ2ガスまたはＡｒ（アルゴンガス）など）またはドライエアーを例示することができる。また、ＦＯＵＰｃｕｃ内への乾燥ガスの流量は、ＦＯＵＰｃｕｃ内に存在する塵埃を巻き上げない程度とし、本実施の形態１では、ＦＯＵＰｃｕｃ内の容積が約３０ｌである場合に、乾燥ガスの流量を１ＳＬＭ（Standard Liter per Minute）〜２０ＳＬＭ程度とすることを例示できる。それにより、ＦＯＵＰｃｕｃ内雰囲気を換気し、ＦＯＵＰｃｕｃ内で放出されたＰ原子をＦＯＵＰｃｕｃ内雰囲気中のＯ2および水分と共にＦＯＵＰｃｕｃ外へ排出することができる。それにより、ＦＯＵＰｃｕｃ内においてＨ2ＰＯ4が形成されてしまうことを防ぐことができるので、前述したようなＳｉの異常成長および基板１（ウエハＷＦＲ）表面でのウォーターマークの残存を防ぐことができる。ここで、図２７は、上記乾燥ガスをＮ2ガスとした場合におけるＦＯＵＰｃｕｃ内へ流れ込んだＮ2ガスの量とＦＯＵＰｃｕｃ内のＯ2濃度との関係を示したものであり、ＦＯＵＰｃｕｃ内へ流し込むＮ2ガスの流量を２０ＳＬＭ、１０ＳＬＭ、５ＳＬＭおよび０．６ＳＬＭの４通りとした場合について示している。図２７に示すように、ＦＯＵＰｃｕｃ内のＯ2濃度は、ＦＯＵＰｃｕｃ内へ流れ込んだＮ2ガスの量の増加と共に低下する。また、図２８は、上記乾燥ガスをＮ2ガスとした場合におけるＦＯＵＰｃｕｃ内へ流れ込んだＮ2ガスの量とＦＯＵＰｃｕｃ内雰囲気の露点との関係を示したものであり、ＦＯＵＰｃｕｃ内へ流し込むＮ2ガスの流量を１０ＳＬＭ、５ＳＬＭ、３ＳＬＭおよび０．５ＳＬＭの４通りとした場合について示している。図２８に示すように、ＦＯＵＰｃｕｃ内雰囲気の露点は、ＦＯＵＰｃｕｃ内へ流れ込んだＮ2ガスの量の増加と共に低下する。すなわち、ＦＯＵＰｃｕｃ内へ流れ込んだＮ2ガスの量の増加と共にＦＯＵＰｃｕｃ内雰囲気中の水分は減少する。
上記多結晶シリコン膜５ｎを堆積した後、基板１を洗浄する（工程Ｐ５）。この洗浄処理により、多結晶シリコン膜５ｎの表面の自然酸化膜を除去することができる。多結晶シリコン膜５ｎを堆積した工程と基板１の洗浄工程との間には、上記ベイステーションＢＳにおけるＦＯＵＰｃｕｃを用いた基板１の保管工程が含まれる。基板１を洗浄した後、図２９のフローチャートに示すように、再び基板１をＦＯＵＰｃｕｃに収容してベイステーションＢＳにて保管する工程（工程Ｐ６〜Ｐ８）を経て、図３０に示すように、基板１上に、たとえばＣＶＤ（Chemical Vapor Deposition）法で酸化シリコン膜６を堆積する。その基板１をＦＯＵＰｃｕｃに収容してベイステーションＢＳにて保管する工程中には、前述した乾燥ガスのＦＯＵＰｃｕｃ内への流し込み（工程Ｐ８）を実施する。それにより、基板１の洗浄によって基板１に付着している水分を除去することができる。基板１に水分が付着したままだと、前述のＨ2ＰＯ4が生成されてしまう可能性が高くなる。Ｈ2ＰＯ4が基板１（多結晶シリコン膜５ｎ）の表面に付着したまま酸化シリコン膜６を成膜すると、そのＨ2ＰＯ4が付着した部分で局所的に多結晶シリコン膜５ｎを形成するＳｉ原子がＨ2ＰＯ4中に溶け出して、酸化シリコン膜６が膨れ、酸化シリコン膜６が局所的に異常成長したような状態になる（図３１参照）。このように膨れた酸化シリコン膜６は、後の工程でエッチングなどの加工が困難となる不具合を生じる。本実施の形態１では、前述したように、基板１を洗浄した後、基板１をＦＯＵＰｃｕｃに収容してベイステーションＢＳにて保管する工程中に乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施し、基板１に付着している水分を除去している。その結果、酸化シリコン膜６が局所的に膨れてしまうことを防ぐことができる。ここで、図３２は、その乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施しなかった場合における酸化シリコン膜６の膨れた個所を示す基板１（ウエハＷＦＲ）の平面図であり、図３３は、乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施した場合における酸化シリコン膜６の膨れた個所を示す基板１（ウエハＷＦＲ）平面図であり、それぞれの図中で黒くなっている部分が酸化シリコン膜６の膨れた個所である。図３２および図３３に示すように、乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施しなかった場合に多発した酸化シリコン膜６の局所的な膨張を、乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施した場合には防ぐことができる。
次に、図３４に示すように、フォトレジスト膜をマスクにしたドライエッチング技術を用いて酸化シリコン膜６とｎ型多結晶シリコン膜５ｎとをパターニングすることにより、ｎ型多結晶シリコン膜５ｎからなる導電体片状の選択ゲート５を形成する（工程Ｐ９）。この時、選択ゲート５とその上部の酸化シリコン膜６は、列方向（図の紙面に垂直な方向）に沿って帯状に延在するようにパターニングされる。なお、酸化シリコン膜６をパターニングする際、その側壁にテーパを設けることにより、後の工程で選択ゲート５同士の間に浮遊ゲート材料を堆積し易くなる。また、酸化シリコン膜６はこの後の工程で選択ゲート５を保護する為の保護膜およびキャップ膜として機能する。
次に、斜めイオン注入法を用いて選択ゲート５の一方の側壁近傍のｐ型ウエル３にｎ型の導電型を示す為の不純物としてＡｓ（ヒ素）を導入することにより、メモリセルのローカルビット線として機能するｎ型半導体領域（ソース、ドレイン）７を形成する。
後述するように、本実施の形態１のフラッシュメモリは、選択ゲート５の側壁に沿って浮遊ゲートを配置するので、構造上、ドレインディスターブが生じ易い。そこで、ドレインディスターブ対策として、選択ゲート５の側壁のうち、ｎ型半導体領域７が形成されている方の側壁の近傍に位置する第１ゲート絶縁膜４の膜厚を他の部分よりも厚く形成し、後に形成する浮遊ゲートとｎ型半導体領域７との距離を離す。
次に、図３５に示すように、基板１上にＣＶＤ法で絶縁膜として、酸化シリコン膜を堆積する。この酸化シリコン膜は、選択ゲート５同士の間を埋め込まない程度の膜厚で堆積する。続いて、その酸化シリコン膜を異方性エッチングすることによって、選択ゲート５の両側壁に酸化シリコン膜からなるサイドウォールスペーサ８ａを形成する。サイドウォールスペーサ８ａは、後に形成する浮遊ゲートと選択ゲート５との間の耐圧を確保するために形成する。その異方性エッチングを行うと、選択ゲート５同士の間の第１ゲート絶縁膜４もエッチングされて基板１が露出してしまうことから、次いで基板１に熱酸化処理を施すことによって選択ゲート５同士の間の基板１表面に酸化シリコン膜からなる第１ゲート絶縁膜４を再生する。
次に、図３６に示すように、基板１上にＣＶＤ法で導電膜として、たとえばＰがドープされたｎ型多結晶シリコン膜（第１のドープトポリシリコン膜）９ｎを堆積する（工程Ｐ１０（図３７参照））。ｎ型多結晶シリコン膜９ｎは、選択ゲート５同士の間を埋め込まない程度の膜厚で堆積する。続いて、基板１をＦＯＵＰｃｕｃ（図２〜図４、図８および図９参照）に収容し（工程Ｐ１１（図３７参照））、基板１を収容したＦＯＵＰｃｕｃをベイステーションＢＳ（図１参照）へ搬送し（工程Ｐ１２（図３７参照））、次のウエハ処理工程までＦＯＵＰｃｕｃをベイステーションＢＳにて保管する。ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中には、前述の乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施し、基板１から放出されるＰ原子をＦＯＵＰｃｕｃの外部へ排出する（工程Ｐ１３（図３７参照））。それにより、ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中に、ｎ型多結晶シリコン膜９ｎ上にＳｉが異常成長してしまう不具合を防ぐことができる。
次に、図３８に示すように、基板１上に反射防止膜（ＢＡＲＣ；Bottom-Anti-Reflective Coating）１０を堆積する（工程Ｐ１４（図３７参照））。反射防止膜（第１薄膜、第２薄膜）１０は、次の工程で選択ゲート５の上方のｎ型多結晶シリコン膜９ｎをエッチングする際、選択ゲート５の側壁および選択ゲート５の同士の間のｎ型多結晶シリコン膜９ｎがエッチングされないように保護する膜であり、選択ゲート５同士の間を埋め込むような厚い膜厚で堆積する。次いで、反射防止膜１０上にフォトレジスト膜ＲＥＳを塗布する（工程Ｐ１５（図３７参照））。続いて、フォトレジスト膜ＲＥＳに感光処理および現像処理を施し、フォトレジスト膜ＲＥＳをパターニングする（工程Ｐ１９（図３７参照））。これらフォトレジスト膜ＲＥＳを塗布する工程とフォトレジスト膜をパターニングする工程との間、およびフォトレジスト膜ＲＥＳをパターニングする工程の後には、前述の基板１をＦＯＵＰｃｕｃ（図２〜図４、図８および図９参照）に収容し（工程Ｐ１６、Ｐ２０（図３７参照））、基板１を収容したＦＯＵＰｃｕｃをベイステーションＢＳ（図１参照）へ搬送し（工程Ｐ１７、Ｐ２１（図３７参照））、次のウエハ処理工程までＦＯＵＰｃｕｃをベイステーションＢＳにて保管する工程が実施される。ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中には、前述の乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施し、ＦＯＵＰｃｕｃ内雰囲気中の水分をＦＯＵＰｃｕｃの外部へ排出する（工程Ｐ１８、Ｐ２２（図３７参照））。それにより、ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中に、ＦＯＵＰｃｕｃ内にてＨ2ＰＯ4が生成されてしまうことを防ぐことができる。
ここで、図３９は、上記反射防止膜１０の組成（分子式）を示している。この組成（分子式）に示されるように、反射防止膜１０は、サルフォニックおよびアミンを含む化合物から形成されている。ＦＯＵＰｃｕｃ内にてＨ2ＰＯ4が生成されてしまうと、図３９に示すように、反射防止膜１０中のアミンとＨ2ＰＯ4とが反応し、後の工程で反射防止膜１０をエッチングする際にエッチングし難い物質となり、エッチ残りを起こしてしまう虞がある。ここで、図４０は、フォトレジスト膜ＲＥＳのパターニングが終わった直後における基板１の断面を示したもので、Ｚ−Ｚを付した断面図は、周辺回路領域の要部を示している。図４０に示すように、フォトレジスト膜ＲＥＳのパターニングが終わると、周辺回路領域上のフォトレジスト膜ＲＥＳは除去される。そのため、ＦＯＵＰｃｕｃ内に水分が存在すると、その水分は、特にフォトレジスト膜ＲＥＳが除去されている周辺回路領域において反射防止膜１０中に浸入し、ｎ型多結晶シリコン膜９ｎから放出されるＰ原子と反応してＨ2ＰＯ4を形成する。形成されたＨ2ＰＯ4は、反射防止膜１０中のアミンと反応して、反射防止膜１０をエッチングする際にエッチングし難い物質ＭＴＲが生成される。この物質ＭＴＲがｎ型多結晶シリコン膜９ｎ上に残っていると、後の工程でｎ型多結晶シリコン膜９ｎをエッチングする際に物質ＭＴＲがマスクとなって、物質ＭＴＲの下部ではｎ型多結晶シリコン膜９ｎのエッチ残りが生じてしまう不具合がある。ここで、図４１および図４２は、それぞれ上記乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施しなかった場合と実施した場合とにおける、欠陥数（ｎ型多結晶シリコン膜９ｎのエッチ残り数）を示したものであり、それぞれウエハ面内の同一の領域における結果を示している。図４１および図４２に示すように、乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施した場合には、実施しなかった場合に比べて大幅に欠陥数を低減することができる。
次に、上記フォトレジスト膜ＲＥＳをマスクとして周辺回路領域の反射防止膜１０をエッチングする（工程Ｐ２３（図３７参照））。このエッチングの際には、たとえばエッチングガスとしてＦ（フッ素）を含むガスを用いる。続いて、基板１をＦＯＵＰｃｕｃ（図２〜図４、図８および図９参照）に収容し（工程Ｐ２４（図３７参照））、基板１を収容したＦＯＵＰｃｕｃをベイステーションＢＳ（図１参照）へ搬送し（工程Ｐ２５（図３７参照））、次のウエハ処理工程までＦＯＵＰｃｕｃをベイステーションＢＳにて保管する。ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中には、前述の乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施し、基板１に付着し残留しているエッチングガスをＦＯＵＰｃｕｃの外部へ排出する（工程Ｐ２６（図３７参照））。
ここで、そのエッチングガスが基板に付着していると、図４３に示すように、エッチングガスは気密性の高いＦＯＵＰｃｕｃ内で気化し、エッチングガスに含まれるＦが反応し、たとえばＮＨ4Ｆなどの結晶ＣＲＴとなってｎ型多結晶シリコン膜９ｎ上に付着する。この結晶ＣＲＴが、基板１（ｎ型多結晶シリコン膜９ｎ）上に付着した状態でｎ型多結晶シリコン膜９ｎのエッチングを実施すると、図４４に示すように、結晶ＣＲＴがマスクとなって結晶ＣＲＴ下のｎ型多結晶シリコン膜９ｎがエッチングされずに残ってしまう不具合が生じる。前述したように、本実施の形態１では、ＦＯＵＰｃｕｃをベイステーションＢＳにて保管中には、前述の乾燥ガスのＦＯＵＰｃｕｃ内への流し込みを実施し、基板１に付着し残留しているエッチングガスをＦＯＵＰｃｕｃの外部へ排出している。それにより、結晶ＣＲＴが生成されてしまうことを防ぐことができる。
次に、上記フォトレジスト膜ＲＥＳを除去した後、図４５に示すように、反射防止膜１０とその下層のｎ型多結晶シリコン膜９ｎをエッチバックする（工程Ｐ２７（図３７参照））。この時、選択ゲート５の上方の反射防止膜１０とｎ型多結晶シリコン膜９ｎとをエッチングすることにより、選択ゲート５の側壁および選択ゲート５同士の間にｎ型多結晶シリコン膜９ｎからなる導電体片状の浮遊ゲート９が形成される。このとき、浮遊ゲート９は、選択ゲート５の延在方向（列方向）に沿って帯状に延在するようにパターニングする。
次に、選択ゲート５同士の間に残った反射防止膜１０をアッシングで除去した後、図４６に示すように、浮遊ゲート９の表面に、浮遊ゲート９と制御ゲートとの間の絶縁膜として、第２ゲート絶縁膜１１を形成する。第２ゲート絶縁膜１１は、例えばＣＶＤ法で堆積した酸化シリコン膜、窒化シリコン膜および酸化シリコン膜の３層で構成する。
次に、図４７に示すように、第２ゲート絶縁膜１１の上部にメモリセルのワード線（ＷＬ）となる導電膜を形成する。この導電膜は、ＣＶＤ法でｎ型多結晶シリコン膜とＷ（タングステン）膜との積層膜であるポリサイド膜と酸化シリコン膜１３とを堆積することで形成されている。その後、フォトレジスト膜をマスクにした周知のドライエッチング技術を用いて酸化シリコン膜１３とポリサイド膜とをパターニングすることにより、ポリサイド膜からなる導電体片状の制御ゲート１２を形成する。このとき、制御ゲート１２は、行方向（図の左右方向）に沿って帯状に延在するようにパターニングされ、ワード線（ＷＬ）を構成する。また、制御ゲート１２をドライエッチングでパターニングする際に、第２ゲート絶縁膜がエッチングストッパ層として機能している。
次に、図４８に示すように、露出した第２ゲート絶縁膜１１を周知のドライエッチング技術やウェットエッチング技術等により除去し、続いて選択ゲート５をドライエッチングして分離することにより、メモリセルが完成する。
（実施の形態２）
図４９は、前記実施の形態１において図１中に示した製造装置ＰＥの説明図である。
図４９に示すように、製造装置ＰＥは、ファンフィルターユニットＦＦＵを備えたミニエンバイロンメント（Mini Environment）ＭＥ、ロード・ロック（Load/Lock）ＬＬおよびロードポートＬＰなどを示している。ファンフィルターユニットＦＦＵとは、ＵＬＰＡ（Ultra Low Penetration Air-filter）フィルタなどと小型送風機とを一体化した空気清浄装置を言い、ミニエンバイロメントＭＥとは、半導体製品を汚染源から隔離するための囲いでとりかこまれた局所的清浄環境を言う。また筐体面ＳＦによってミニエンバイロメントＭＥは外部から分離されており、ミニエンバイロメントＭＥの内部の清浄度は、たとえばＣｌａｓｓ１に保たれている。ここで、Ｃｌａｓｓ１とは、１ｆｔ3（１ｆｔ＝３０．４８ｃｍ）の空気中に含まれる粒径０．１μｍ以上の塵埃の数が１個以下である清浄度を言う。なお、ミニエンバイロメントＭＥの外部の清浄度は、たとえばＣｌａｓｓ１０００である。
ロードポートＬＰ上にＦＯＵＰｃｕｃの位置が固定されると、ＦＯＵＰｃｕｃは筐体面ＳＦに向かって前進する。次いで、ロードポートドア開閉機構ＬＤＯを駆動させて、ドアＤＲをシェルＳＨＬから取り外し、製造装置ＰＥの下部へ移動させる。ドアＤＲが外れた状態で、製造装置ＰＥに備わるウエハ搬送ロボットＨＲによってウエハＷＦＲはシェルＳＨＬの開口部から取り出され、製造装置ＰＥの処理室へ運ばれて、所定の製造処理（ウエハ処理）がウエハＷＦＲに施される。製造処理の終了後、ウエハ搬送ロボットＨＲによってウエハＷＦＲは再びシェルＳＨＬへ戻される。
ここで、図４９に示した製造装置でウエハＷＦＲに施されるウエハ処理が、前記実施の形態１で説明した多結晶シリコン膜５ｎ（図１２参照）やｎ型多結晶シリコン膜９ｎ（図３６参照）のようなＰがドープされた多結晶シリコン膜の成膜処理である場合、多結晶シリコン膜５ｎを堆積した後の基板１の洗浄工程である場合、フォトレジスト膜ＲＥＳ（図３８参照）を塗布する工程である場合、およびフォトレジスト膜ＲＥＳをパターニングする工程である場合には、本実施の形態２では、ファンフィルターユニットＦＦＵからミニエンバイロンメントＭＥ内へ前記実施の形態１で説明した乾燥ガス（不活性ガス（Ｎ2ガスまたはＡｒガスなど）またはドライエアーなど）を送り出し、ミニエンバイロンメントＭＥ内へ送り出された乾燥ガスが循環して再びファンフィルターユニットＦＦＵを通してミニエンバイロンメントＭＥ内へ送り出される構造とする。それにより、乾燥ガスはＦＯＵＰｃｕｃ内も循環することになり、製造装置ＰＥ内において、ＦＯＵＰｃｕｃ内のウエハＷＦＲ（基板１）から放出されるＰ原子やウエハＷＦＲに付着した水分を除去することができる。その結果、前記実施の形態１で説明したような基板１（ウエハＷＦＲ）上でのＳｉの異常成長、酸化シリコン膜６（図３０参照）の局所的な膨張、反射防止膜１０をエッチングする際にエッチングされ難い物質ＭＴＲ（図４０参照）の生成、およびｎ型多結晶シリコン膜９ｎのエッチ残りの発生（図４４参照）などを防ぐことが可能となる。
また、製造装置ＰＥを図５０に示すような構造としてもよい。すなわち、図４９に示した製造装置ＰＥにおいて、ＦＯＵＰｃｕｃのドアＤＲが開いた状態でＦＯＵＰｃｕｃの開放面からＦＯＵＰｃｕｃ内部に乾燥ガスを流し込む機構を設けたものである。詳述すると、ＦＯＵＰｃｕｃの開放面に隣接する所定の空間を定める上部壁面ＵＷ、下部壁面ＬＷおよびＥＦＥＭ（Equipment Front End Module）ドアＥＤＲと、この所定の空間に乾燥ガスを供給するガス供給口ＧＳＨと、所定の空間から気体を排出する排気口ＥＨを備えている。ＥＦＥＭドアＥＤＲは開閉機構ＯＣＥにより開閉動作され、ウエハＷＦＲの移載中は、ＥＦＥＭドアＥＤＲは下方へ移動した状態、すなわちＥＦＥＭドアＥＤＲが開いた状態となる。また、ＥＦＥＭドアＥＤＲが上方にある状態、すなわち、ＥＦＥＭドアＥＤＲが閉じた状態において、前述の所定の空間が定められる。このようにＥＦＥＭドアＥＤＲが閉じた状態において、ガス供給口ＧＳＨよりＦＯＵＰｃｕｃ内へ乾燥ガスを供給することによっても、ＦＯＵＰｃｕｃ内のウエハＷＦＲ（基板１）から放出されるＰ原子やウエハＷＦＲに付着した水分を除去することができる。
また、製造装置ＰＥを図５１および図５２に示すような構造としてもよい。すなわち、図４９に示した製造装置ＰＥにおいて、ＦＩＭＳドアＦＤＲの左右斜め前方のロードポートＬＰ上に壁ＷＡを設置し、壁ＷＡに乾燥ガスを供給するガス供給管ＧＳＰを設けたものである。この壁ＷＡは、たとえばＦＩＭＳドアＦＤＲと後退させたシェルＳＨＬとの間の左右に位置するように設ける。また壁ＷＡは、ＦＩＭＳドアＦＤＲの左右斜め前方と上方に設けて、ＦＩＭＳドアＦＤＲと後退させたシェルＳＨＬとの間の左右と上部とを囲む構造としてもよい。図５２に示すように、シェルＳＨＬに収納されている所定枚数のウエハＷＦＲにウエハ処理を施した後、ＦＩＭＳドアＦＤＲを閉位置に戻すとともに、シェルＳＨＬを後退させてガス供給場所に移動させる。その後、ロードポートＬＰ上のＦＩＭＳドアＦＤＲの左右斜め前方に位置するガス供給管ＧＳＰから乾燥ガスＤＧを流して、シェルＳＨＬの開口部の左右にパージガスを導入し、シェルＳＨＬの内部の雰囲気を乾燥ガスＤＧに置換する。それにより、ＦＯＵＰｃｕｃ内のウエハＷＦＲ（基板１）から放出されるＰ原子やウエハＷＦＲに付着した水分を除去することができる。
なお、図４９〜図５２に示したような製造装置ＰＥの構成については、本発明者による日本特願２００３−２３６４０号および日本特願２００３−２８６８１７号にも記載されている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態においては、ベイ内搬送はＲＧＶまたはＯＨＴによって行う場合について説明したが、ＡＧＶによって行ってもよい。
また、前記実施の形態では、ＦＯＵＰを用いたウエハの収容および搬送について説明したが、ＦＯＵＰの代わりにＳＭＩＦポッドなどの密閉型容器を用いてもよく、その場合においてもベイステーションでの保管中には密閉型容器中への乾燥ガスの流し込みを行う。
また、前記実施の形態では、フラッシュメモリの・・・ゲートをＰがドープされた多結晶シリコン膜から形成する場合について説明したが、Ｐがドープされた多結晶シリコン膜の代わりにＰがドープされたＳｉxＧｅy（シリコンゲルマニウム）膜またはＰがドープされたＧｅ膜から形成してもよい。
本発明の半導体集積回路装置の製造方法は、たとえばＦＯＵＰなどの密閉型容器を用いてウエハの収容、搬送および保管を行う工程を含む半導体集積回路装置の製造工程に適用することができる。
本発明の一実施の形態である半導体集積回路装置の製造方法にて適用する半導体製造ラインのウエハ搬送システムを示す全体平面図である。 本発明の一実施の形態で用いるＦＯＵＰの外観構成の一例を示す斜視図である。 本発明の一実施の形態で用いる半導体製造装置のロードポート上に配置されたＦＯＵＰの断面図である。 本発明の一実施の形態で用いるＦＯＵＰの底面の一例を示す平面図である。 本発明の一実施の形態であるＯＨＴを用いたＦＯＵＰの自動搬送システムの概略図である。 本発明の一実施の形態で用いる半導体製造装置のロードポート上におけるＦＯＵＰの位置決め方法を示す説明図である。 本発明の一実施の形態で用いる半導体製造装置のロードポート上におけるＦＯＵＰの位置決め方法を示す説明図である。 本発明の一実施の形態で用いるＦＯＵＰのドアの内側構造の一例を示す斜視図である。 本発明の一実施の形態で用いるＦＯＵＰ内における半導体ウエハとウエハティースとの位置関係の一例を示す断面図である。 本発明の一実施の形態で製造される半導体集積回路装置であるＡＮＤ型フラッシュメモリを示す回路図である。 本発明の一実施の形態である半導体集積回路装置の製造方法を説明する要部断面図である。 図１１に続く半導体集積回路装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における要部工程を説明するフローチャートである。 リンがドープされた多結晶シリコン膜が堆積されたウエハをＦＯＵＰに収容しＦＯＵＰを密閉した直後からの経過時間と、ウエハから放出されるリンの放出量（ＦＯＵＰ内のリンの濃度）との関係を示した説明図である。 リンがドープされた多結晶シリコン膜が堆積されたウエハから放出されたリン原子が空気中で酸化されてＰＯ2となり、ウエハに付着する過程を示す説明図である。 ウエハ上にてリン酸が生成される過程を示す説明図である。 ウエハ上にて生成されたリン酸中にシリコンが溶け出す過程を示す説明図である。 ウエハ上にて生成されたリン酸中にシリコンが溶け出したシリコンが異常成長する過程を示す説明図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中におけるベイステーション（ストッカ）でのＦＯＵＰの保管手段を示す説明図である。 本発明の一実施の形態で用いるＦＯＵＰのベイステーション（ストッカ）での保管中の断面図である。 本発明の一実施の形態で用いるＦＯＵＰのベイステーション（ストッカ）での保管中の平面（底面）図である。 本発明の一実施の形態で用いるＦＯＵＰに設けられたブリージングフィルタへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態で用いるＦＯＵＰに設けられたブリージングフィルタへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態で用いるＦＯＵＰに設けられたブリージングフィルタへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態で用いるＦＯＵＰのベイステーション（ストッカ）での保管中の断面図である。 本発明の一実施の形態で用いるＦＯＵＰのベイステーション（ストッカ）での保管中の平面（底面）図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中におけるＦＯＵＰ内へのＮ2ガスの流量とＦＯＵＰ内のＯ2の濃度との関係を示す説明図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中におけるＦＯＵＰ内へのＮ2ガスの流量とＦＯＵＰ内の露点との関係を示す説明図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における要部工程を説明するフローチャートである。 図１２に続く半導体集積回路装置の製造工程中の要部断面図である。 ウエハ表面に付着したリン酸中にシリコンが溶け出し、その上部の酸化シリコン膜が膨れる過程を示す説明図である。 乾燥ガスのＦＯＵＰ内への流し込みを実施しなかった場合における酸化シリコン膜の膨れた個所を示すウエハの平面図である。 乾燥ガスのＦＯＵＰ内への流し込みを実施した場合における酸化シリコン膜の膨れた個所を示すウエハの平面図である。 図３０に続く半導体集積回路装置の製造工程中の要部断面図である。 図３４に続く半導体集積回路装置の製造工程中の要部断面図である。 図３５に続く半導体集積回路装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における要部工程を説明するフローチャートである。 図３６に続く半導体集積回路装置の製造工程中の要部断面図である。 反射防止膜中のアミンとリン酸とが反応し、反射防止膜をエッチングする際にエッチングし難い物質となった状態を示す説明図である。 半導体集積回路装置の製造工程中において、反射防止膜をエッチングする際にエッチングし難い物質が形成された状態を示す要部断面図である。 乾燥ガスのＦＯＵＰ内への流し込みを実施しなかった場合における多結晶シリコン膜のエッチ残り数を示す説明図である。 乾燥ガスのＦＯＵＰ内への流し込みを実施した場合における多結晶シリコン膜のエッチ残り数を示す説明図である。 エッチングガスに含まれるフッ素の反応生成物がウエハ上に付着する過程を説明する要部断面図である。 図４３に示したフッ素の反応生成物が下層の多結晶シリコン膜をエッチングする際のマスクとなる過程を説明する要部断面図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。 図４５に続く半導体集積回路装置の製造工程中の要部断面図である。 図４６に続く半導体集積回路装置の製造工程中の要部断面図である。 図４７に続く半導体集積回路装置の製造工程中の要部断面図である。 本発明の他の実施の形態である半導体集積回路装置の製造工程中で用いる製造装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造工程中で用いる製造装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造工程中で用いる製造装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造工程中で用いる製造装置の説明図である。
符号の説明
１ 基板
２ ｎ型ウエル
３ ｐ型ウエル
４ 第１ゲート絶縁膜（トンネル酸化膜）
５ 選択ゲート
５ｎ 多結晶シリコン膜（第１のドープトポリシリコン膜）
６ 酸化シリコン膜
７ ｎ型半導体領域（ソース、ドレイン）
８ａ サイドウォールスペーサ
９ 浮遊ゲート
９ｎ ｎ型多結晶シリコン膜（第１のドープトポリシリコン膜）
１０ 反射防止膜（第１薄膜、第２薄膜）
１１ 第２ゲート絶縁膜
１２ 制御ゲート
１３ 酸化シリコン膜
ＢＬ ローカルビット線
ＢＲＺ ブリージングフィルタ（ガス導入口、ガス排出口）
ＢＳ ベイステーション（ストッカ（保管庫））
ＣＦＢ 偏向板
ＣＭ１ クランピング機構
ＣＲ クリーンルーム
ＣＲＰ クランピング機構
ｃｕｃ ＦＯＵＰ（密閉型容器）
ＤＧ 乾燥ガス
ＤＲ ドア
ＥＤＲ ＥＦＥＭドア
ＥＨ 排出口
ｆｃ ＲＶＧ
ＦＤＲ ＦＩＭＳドア
ＦＦＵ ファンフィルターユニット
ＧＢＬ グローバルビット線
ＧＳＨ ガス供給口
ＧＳＰ ガス供給管
ＧＶ Ｖ溝
ＨＭ ホイスト機構
ＨＲ ウエハ搬送ロボット
ｈｔｒ ＯＨＴ
ＫＴＰ キネマティックピン
ＬＤＯ ロードポートドア開閉機構
ＬＫ ラッチキー
ＬＫＨ ラッチキー穴
ＬＬ ロード・ロック
ＬＰ ロードポート
ＬＷ 下部壁面
ＭＥ ミニエンバイロンメント
ＭＨ マニュアルハンド
ＭＴＡ 物質
ＮＺＬ ノズル
ＯＣＥ 開閉機構
Ｐ１〜Ｐ２７ 工程
ＰＥ 製造装置（半導体製造装置）
ＰＰ パイプ
ＲＥＳ フォトレジスト膜
ＲＬ１ 軌道
ＲＬ２ 軌道レール
ＲＰＨ レジストレーションピン穴
ＲＴＮ リテーナ
ＳＦ 筐体面
ＳＨＬ シェル
ＳＭ シール材（パッキン）
ＳＲ サイドレール
ＳＴ 選択トランジスタ
ＴＦＧ トップフランジ
ＵＷ 上部壁面
ＷＡ 壁
ＷＦＲ ウエハ
ＷＬ、ＷＬ０、ＷＬ１、ＷＬｎ ワード線
ＷＴ ウエハティース

Claims (18)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハを第１の処理装置内で第１の処理を施すことにより、前記半導体ウエハの第１の主面上に、第１のドープトポリシリコン膜を形成する工程；
    （ｂ）前記半導体ウエハを前記第１の処理装置から第１および第２の呼吸孔を有する密閉型搬送容器に移し替える工程；
    （ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
    （ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
    （ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
    （ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
  2. 請求項１記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは不活性ガスを主成分とするガスである。
  3. 請求項１記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは窒素ガスを主成分とするガスである。
  4. 請求項１記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスはアルゴンガスを主成分とするガスである。
  5. 請求項１記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは、乾燥空気である。
  6. 請求項１記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは乾燥空気を主成分とするガスである。
  7. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハを第１の処理装置内でフッ素を含むガスを用いて第１の処理を施すことにより、前記半導体ウエハの第１の主面上の第１の薄膜を形成する工程；
    （ｂ）前記半導体ウエハを前記第１の処理装置から第１および第２の呼吸孔を有する密閉型搬送容器に移し替える工程；
    （ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
    （ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
    （ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
    （ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
  8. 請求項７記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは不活性ガスを主成分とするガスである。
  9. 請求項７記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは窒素ガスを主成分とするガスである。
  10. 請求項７記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスはアルゴンガスを主成分とするガスである。
  11. 請求項７記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは、乾燥空気である。
  12. 請求項７記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは乾燥空気を主成分とするガスである。
  13. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハを第１の処理装置内で第１の処理を施すことにより、前記半導体ウエハの第１の主面上に、第１のドープトポリシリコン膜を形成する工程；
    （ｂ）前記工程（ａ）の後、前記半導体ウエハを第１および第２の呼吸孔を有する密閉型搬送容器に移送する工程；
    （ｃ）前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で待機場所に移送する工程；
    （ｄ）前記待機場所において、前記密閉型搬送容器を密閉状態に保った状態で、前記第１の呼吸孔から乾燥ガスを供給し、前記第２の呼吸孔から前記乾燥ガスを排出することにより、前記密閉型搬送容器内にガス流を形成している状態で待機する工程；
    （ｅ）前記待機後、前記半導体ウエハを収容した前記密閉型搬送容器を密閉状態で前記待機場所から第２の処理装置の近傍に移送する工程；
    （ｆ）前記半導体ウエハを前記密閉型搬送容器から前記第２の処理装置に移し替える工程（ｇ）半導体ウエハを第２の処理装置内で第２の処理を施す工程。
  14. 請求項１３記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは不活性ガスを主成分とするガスである。
  15. 請求項１３記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは窒素ガスを主成分とするガスである。
  16. 請求項１３記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスはアルゴンガスを主成分とするガスである。
  17. 請求項１３記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは、乾燥空気である。
  18. 請求項１３記載の半導体集積回路装置の製造方法において、
    前記乾燥ガスは乾燥空気を主成分とするガスである。
JP2004230579A 2004-08-06 2004-08-06 半導体集積回路装置の製造方法 Pending JP2006049683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230579A JP2006049683A (ja) 2004-08-06 2004-08-06 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230579A JP2006049683A (ja) 2004-08-06 2004-08-06 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006049683A true JP2006049683A (ja) 2006-02-16

Family

ID=36027875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230579A Pending JP2006049683A (ja) 2004-08-06 2004-08-06 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006049683A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317944A (ja) * 2006-05-26 2007-12-06 Toshiba Corp 局所クリーン化ロボット搬送工場及びロボット搬送式製造方法
US10032660B2 (en) 2009-12-10 2018-07-24 Entegris, Inc. Porous barrier for evenly distributed purge gas in a microenvironment
CN110943014A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种延长制程等待时间的后制程方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05319513A (ja) * 1992-05-20 1993-12-03 Tokyo Electron Tohoku Ltd 搬送装置
JPH08203993A (ja) * 1995-01-24 1996-08-09 Shinko Electric Co Ltd 可搬式密閉コンテナのガス供給システム
JP2002110497A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱
JP2003007813A (ja) * 2001-06-20 2003-01-10 Nec Corp 半導体ウエハの保管ボックス、運搬装置、運搬方法及び保管倉庫
JP2004006813A (ja) * 2002-04-16 2004-01-08 Anelva Corp 静電吸着ホルダー及び基板処理装置
JP2004011005A (ja) * 2002-06-10 2004-01-15 Tokyo Electron Ltd 処理装置および処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05319513A (ja) * 1992-05-20 1993-12-03 Tokyo Electron Tohoku Ltd 搬送装置
JPH08203993A (ja) * 1995-01-24 1996-08-09 Shinko Electric Co Ltd 可搬式密閉コンテナのガス供給システム
JP2002110497A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱
JP2003007813A (ja) * 2001-06-20 2003-01-10 Nec Corp 半導体ウエハの保管ボックス、運搬装置、運搬方法及び保管倉庫
JP2004006813A (ja) * 2002-04-16 2004-01-08 Anelva Corp 静電吸着ホルダー及び基板処理装置
JP2004011005A (ja) * 2002-06-10 2004-01-15 Tokyo Electron Ltd 処理装置および処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317944A (ja) * 2006-05-26 2007-12-06 Toshiba Corp 局所クリーン化ロボット搬送工場及びロボット搬送式製造方法
US10032660B2 (en) 2009-12-10 2018-07-24 Entegris, Inc. Porous barrier for evenly distributed purge gas in a microenvironment
CN110943014A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 一种延长制程等待时间的后制程方法
CN110943014B (zh) * 2018-09-25 2023-04-14 长鑫存储技术有限公司 一种延长制程等待时间的后制程方法

Similar Documents

Publication Publication Date Title
US8616821B2 (en) Integrated apparatus to assure wafer quality and manufacturability
US6473996B1 (en) Load port system for substrate processing system, and method of processing substrate
US8349544B2 (en) Method of manufacturing semiconductor device
KR100295983B1 (ko) 박판형 기판의 운송방법 및 운송장치
JP2003045933A (ja) ロードポート、基板処理装置および雰囲気置換方法
US20030045131A1 (en) Method and apparatus for processing a wafer
TWI757607B (zh) 定向腔室及處理基板的方法
US20080145797A1 (en) Method and apparatus for processing a wafer
TWI528442B (zh) 鹵素移除方法及設備
US20150040950A1 (en) Purging apparatus and purging method for substrate storage container
US20060104750A1 (en) Apparatus and method for processing wafers
JP2008024429A (ja) 電子装置の製造方法
US20060278612A1 (en) Manufacturing method of semiconductor integrated circuit device
US6461437B1 (en) Apparatus used for fabricating liquid crystal device and method of fabricating the same
US20050233554A1 (en) Manufacturing method for semiconductor device and semiconductor manufacturing apparatus
JP2006049683A (ja) 半導体集積回路装置の製造方法
US11315815B2 (en) Wafer container and method for holding wafer
US20040165973A1 (en) Apparatus and method for processing wafers
JP2010056261A (ja) 半導体装置の製造方法
WO2007077917A1 (ja) 半導体装置の製造方法および基板処理装置
CN110660706B (zh) 定向腔室及处理基板的方法
JP2009054744A (ja) 半導体集積回路装置の製造方法
US20230154778A1 (en) Systems and methods for humidity control of foup during semiconductor fabrication
JP2003142552A (ja) 基板処理装置
US20230375945A1 (en) Workpiece support

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720