JP2010056261A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010056261A
JP2010056261A JP2008219043A JP2008219043A JP2010056261A JP 2010056261 A JP2010056261 A JP 2010056261A JP 2008219043 A JP2008219043 A JP 2008219043A JP 2008219043 A JP2008219043 A JP 2008219043A JP 2010056261 A JP2010056261 A JP 2010056261A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
semiconductor substrate
insulating film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008219043A
Other languages
English (en)
Inventor
Kenji Kanemitsu
賢司 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008219043A priority Critical patent/JP2010056261A/ja
Publication of JP2010056261A publication Critical patent/JP2010056261A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】
半導体基板１の主面にゲート絶縁膜用の絶縁膜を形成する。それから、プラズマ処理装置５１の処理室５１ａ内で、半導体基板１の主面のゲート絶縁膜用の絶縁膜をプラズマ窒化する。その後、プラズマ処理装置５１から半導体基板１をフープ３１内に移送し、フープ３１をベイステーションＢＳに移動させてそこで待機させて半導体基板１を保管する。ベイステーションＢＳに待機している間、半導体基板１を保管しているフープ３１内に、フープ３１に設けられた第１の呼吸口から窒素ガスを供給し、フープ３１に設けられた第２の呼吸口からフープ３１内の窒素ガスを排出する。その後、フープ３１を熱処理装置５２に移動させて、半導体基板１を熱処理装置５２の処理室内に搬入して熱処理する。
【選択図】図２６

Description

本発明は、半導体装置の製造方法に関し、特に、ゲート絶縁膜を有する半導体装置の製造技術に適用して有効な技術に関する。
半導体基板上にＭＩＳＦＥＴなどの半導体素子を形成して半導体装置が製造される。ＭＩＳＦＥＴは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有している。これを形成するには、半導体基板の主面を酸化してゲート絶縁膜用の酸化シリコン膜を形成し、この酸化シリコン膜上にゲート電極用の導体膜を堆積し、この導体膜をフォトリソグラフィ技術およびドライエッチング技術によって加工することで、ゲート絶縁膜およびその上のゲート電極を形成することができる。
特開２０００−３３２００５号公報（特許文献１）には、プラズマ窒化処理装置に関する技術が開示されている。
特開２０００−３３２００５号公報
本発明者の検討によれば、次のことが分かった。
一般に、ゲート絶縁膜は酸化シリコン膜で形成されているが、半導体装置の小型化・高集積化に伴い、ゲート絶縁膜も薄膜化が進んできている。ゲート絶縁膜を酸化シリコン膜で形成していた場合、ゲート絶縁膜を薄くすると、ゲート電極形成後の半導体装置の製造工程における種々の熱処理工程でゲート電極中の不純物（特にホウ素）などがゲート絶縁膜を通過して半導体基板領域にまで到達してしまい、ＭＩＳＦＥＴのしきい値電圧を変動させるなどの不具合を生じる可能性がある。それに対して、窒素原子をゲート絶縁膜中に導入すると、ゲート電極中の不純物などがゲート絶縁膜を通過して半導体基板領域に拡散する現象を抑制できるため、ＭＩＳＦＥＴのしきい値電圧の変動を抑制できる。
窒素原子をゲート絶縁膜中に導入する手法としては、酸化シリコン膜の表面をプラズマ窒化する方法がある。このプラズマ窒化では、酸化シリコン膜の表面近傍にしか窒素原子が導入されないため、プラズマ窒化処理の後に熱処理を行うことが好ましく、これにより、ゲート絶縁膜中に窒素を拡散させることができ、また、プラズマ窒化時のダメージを回復させることができる。
一方、プラズマ窒化処理と熱処理とを同じ装置で行おうとすると、装置構成を複雑し、また、その装置を他の用途に転用しづらくなる。このため、プラズマ窒化処理はプラズマ処理装置で行い、熱処理は熱処理装置で行い、それぞれ別々の装置で処理することが、半導体装置の製造工程上望ましい。
プラズマ処理装置でプラズマ窒化処理を行った後、すぐに熱処理装置で熱処理を行うことは、半導体装置の製造管理を難しくしてしまう。このため、プラズマ処理装置でプラズマ窒化処理を行った後、一旦半導体基板を保管してから、熱処理装置で熱処理を行うことが、製造管理上、好都合である。これにより、例えば、プラズマ処理装置でプラズマ窒化処理を行った翌日に、熱処理装置で熱処理を行うことも可能になる。
しかしながら、本発明者の検討によれば、プラズマ処理装置でプラズマ窒化処理を行った後、一旦半導体基板を保管してから、熱処理装置で熱処理を行うと、製造された半導体装置において、ＭＩＳＦＥＴの特性がばらつく可能性があることが分かった。これは、半導体装置の製造歩留まりを低下させてしまう。
本発明の目的は、半導体装置の製造歩留まりを向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置の製造方法は、プラズマ処理装置内でゲート絶縁膜用の絶縁膜をプラズマ窒化した後、前記プラズマ処理装置から前記半導体基板を搬出し、搬出された前記半導体基板を窒素ガス雰囲気中で所定の時間保管した後、保管された前記半導体基板を熱処理装置内に搬入し、前記熱処理装置内で前記半導体基板を熱処理するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の製造歩留まりを向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
本発明の一実施の形態の半導体装置の製造工程を図面を参照して説明する。図１〜図８は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程中の要部断面図である。
まず、図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備する。半導体基板１は、後述するウエハＷＦＲに相当するものである。それから、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
次に、図２に示されるように、半導体基板１の主面から所定の深さに渡ってｐ型ウエル３およびｎ型ウエル４を形成する。ｐ型ウエル３は、ｐチャネル型ＭＩＳＦＥＴ形成予定領域を覆うフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｎチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成することができる。また、ｎ型ウエル４は、ｎチャネル型ＭＩＳＦＥＴ形成予定領域を覆う他のフォトレジスト膜（図示せず）をイオン注入阻止マスクとして、ｐチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板１に例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成することができる。
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面を清浄化（洗浄）した後、図３に示されるように、半導体基板１の表面（すなわちｐ型ウエル３およびｎ型ウエル４の表面）上にゲート絶縁膜用の絶縁膜（第１絶縁膜）５を形成する（この工程が後述する図２５のステップＳ１に対応する）。形成された絶縁膜５は、薄い酸化シリコン膜からなり、例えば熱酸化法などによって形成することができる。
次に、半導体基板１を窒素プラズマ処理することにより、ゲート絶縁膜用の絶縁膜５をプラズマ窒化する（この工程が後述する図２５のステップＳ２に対応する）。それから、半導体基板１を熱処理（アニール処理）する（この工程が後述する図２５のステップＳ６に対応する）。プラズマ窒化処理により絶縁膜５の表面近傍に導入された窒素が、この熱処理により絶縁膜５中に拡散する。これにより、絶縁膜５は、窒素が導入された酸化シリコン膜、すなわち酸窒化シリコン膜となる。
次に、図４に示されるように、半導体基板１上（すなわちｐ型ウエル３およびｎ型ウエル４上の絶縁膜５上）に、ゲート電極形成用の導体膜（導電体膜、第１導体膜）６を形成する（この工程が後述する図２５のステップＳ７に対応する）。導体膜６は、例えば、多結晶シリコン膜のようなシリコン膜からなる。導体膜６を構成するシリコン膜のうちのｎチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極６ａとなる領域）は、フォトレジスト膜（図示せず）をマスクとして用いてリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、導体膜６を構成するシリコン膜のうちのｐチャネル型ＭＩＳＦＥＴ形成予定領域（後述するゲート電極６ｂとなる領域）は、他のフォトレジスト膜（図示せず）をマスクとして用いてホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどにより、低抵抗のｐ型半導体膜（ドープトポリシリコン膜）とされている。
次に、図５に示されるように、導体膜６をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極６ａ，６ｂを形成する。
ｎチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ａは、ｎ型の不純物を導入した多結晶シリコン（ｎ型半導体膜、ドープトポリシリコン膜）からなり、ｐ型ウエル３上に絶縁膜５を介して形成される。ゲート電極６ａの下の絶縁膜５が、ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜となる。また、ｐチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ｂは、ｐ型の不純物を導入した多結晶シリコン（ｐ型半導体膜、ドープトポリシリコン膜）からなり、ｎ型ウエル４上に絶縁膜５を介して形成される。ゲート電極６ｂの下の絶縁膜５が、ｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜となる。
次に、図６に示されるように、ｐ型ウエル３のゲート電極６ａの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ−型半導体領域７ａを形成し、ｎ型ウエル４のゲート電極６ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、（一対の）ｐ−型半導体領域８ａを形成する。
次に、ゲート電極６ａ，６ｂの側壁上に、絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなる側壁スペーサまたはサイドウォール（側壁絶縁膜）９を形成する。サイドウォール９は、例えば、半導体基板１上に酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングすることによって形成することができる。
サイドウォール９の形成後、（一対の）ｎ＋型半導体領域７ｂ（ソース、ドレイン）を、例えば、ｐ型ウエル３のゲート電極６ａおよびサイドウォール９の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成する。また、（一対の）ｐ＋型半導体領域８ｂ（ソース、ドレイン）を、例えば、ｎ型ウエル４のゲート電極６ｂおよびサイドウォール９の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより形成する。ｎ＋型半導体領域７ｂを先に形成しても、あるいはｐ＋型半導体領域８ｂを先に形成してもよい。イオン注入後、導入した不純物の活性化のためのアニール処理を行うこともできる。
ｎ＋型半導体領域７ｂは、ｎ−型半導体領域７ａよりも不純物濃度が高く、ｐ＋型半導体領域８ｂは、ｐ−型半導体領域８ａよりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域（不純物拡散層）７ｂおよびｎ−型半導体領域７ａにより形成され、ｐチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域（不純物拡散層）８ｂおよびｐ−型半導体領域８ａにより形成される。従って、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのソース・ドレイン領域は、ＬＤＤ（Lightly doped Drain）構造を有している。ｎ−型半導体領域７ａは、ゲート電極６ａに対して自己整合的に形成され、ｎ＋型半導体領域７ｂは、ゲート電極６ａの側壁上に形成されたサイドウォール９に対して自己整合的に形成され、ｐ−型半導体領域８ａは、ゲート電極６ｂに対して自己整合的に形成され、ｐ＋型半導体領域８ｂは、ゲート電極６ｂの側壁上に形成されたサイドウォール９に対して自己整合的に形成される。
このようにして、ｐ型ウエル３にｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎが形成され、ｎ型ウエル４にｐチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｐが形成され、図６の構造が得られる。
次に、図７に示されるように、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面を露出させ、例えばコバルト（Ｃｏ）膜またはニッケル（Ｎｉ）のような金属膜を堆積して熱処理することによって、ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面に、それぞれ金属シリサイド層１１を形成する。これにより、ｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの拡散抵抗やコンタクト抵抗などを低抵抗化することができる。その後、未反応の金属膜は除去する。
次に、半導体基板１の主面上に絶縁膜１２を形成する。すなわち、ゲート電極６ａ，６ｂを覆うように、金属シリサイド層１１上を含む半導体基板１上に絶縁膜１２を形成する。絶縁膜２１は例えば窒化シリコン膜からなり、プラズマＣＶＤ法などを用いて形成することができる。それから、絶縁膜１２上に絶縁膜１２よりも厚い絶縁膜１３を形成する。絶縁膜１３は例えば酸化シリコン膜などからなり、ＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン、またはTetra Ethyl Ortho Silicateとも言う）を用いてプラズマＣＶＤ法などにより形成することができる。これにより、絶縁膜１２，１３からなる層間絶縁膜が形成される。その後、絶縁膜１３の表面をＣＭＰ法により研磨するなどして、絶縁膜１３の上面を平坦化する。下地段差に起因して絶縁膜１２の表面に凹凸形状が形成されていても、絶縁膜１３の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。
次に、図８に示されるように、絶縁膜１３上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１３，１２をドライエッチングすることにより、絶縁膜１２，１３にコンタクトホール（貫通孔、孔）１４を形成する。この際、まず絶縁膜１２に比較して絶縁膜１３がエッチングされやすい条件で絶縁膜１３のドライエッチングを行い、絶縁膜１２をエッチングストッパ膜として機能させることで、絶縁膜１３にコンタクトホール１４を形成してから、絶縁膜１３に比較して絶縁膜１２がエッチングされやすい条件でコンタクトホール１４の底部の絶縁膜１２をドライエッチングして除去する。コンタクトホール１４の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂの表面上の金属シリサイド層１１の一部や、ゲート電極６ａ，６ｂの表面上の金属シリサイド層１１の一部などが露出される。
次に、コンタクトホール１４内に、タングステン（Ｗ）などからなるプラグ（接続用導体部）１５を形成する。プラグ１５を形成するには、例えば、コンタクトホール１４の内部（底部および側壁上）を含む絶縁膜１３上に、プラズマＣＶＤ法によりバリア導体膜１５ａ（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜１５ｂをＣＶＤ法などによってバリア導体膜１５ａ上にコンタクトホール１４を埋めるように形成し、絶縁膜１３上の不要な主導体膜１５ｂおよびバリア導体膜１５ａをＣＭＰ法またはエッチバック法などによって除去することにより、プラグ１５を形成することができる。ゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂ上に形成されたプラグ１５は、その底部でゲート電極６ａ，６ｂ、ｎ＋型半導体領域７ｂまたはｐ＋型半導体領域８ｂの表面上の金属シリサイド層１１と接して、電気的に接続される。
次に、プラグ１５が埋め込まれた絶縁膜１３上に、ストッパ絶縁膜１６および配線形成用の絶縁膜１７を順次形成する。ストッパ絶縁膜１６は絶縁膜１７への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１７に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜１６は、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜１７は、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜１６と絶縁膜１７には、次に説明する第１層目の配線が形成される。
次に、シングルダマシン法により第１層目の配線を形成する。まず、レジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１７およびストッパ絶縁膜１６の所定の領域に配線溝１８を形成した後、半導体基板１の主面上（すなわち配線溝１８の底部および側壁上を含む絶縁膜１７上）にバリア導体膜（バリアメタル膜）１９を形成する。バリア導体膜１９は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜１９上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝１８の内部を埋め込む。図８では、シード膜および銅めっき膜を合わせたものを銅の主導体膜２０として図示している。それから、配線溝１８以外の領域の主導体膜２０（銅めっき膜およびシード層）とバリアメタル膜１９をＣＭＰ法により除去して、配線溝１８に埋め込まれ銅を主導電材料とする第１層目の配線２１を形成する。配線２１は、プラグ１５を介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域７ｂおよびｐ＋型半導体領域８ｂやゲート電極６ａ，６ｂなどと電気的に接続されている。その後、デュアルダマシン法により２層目の配線を形成するが、ここでは図示およびその説明は省略する。
次に、本実施の形態の半導体製造ラインおよびウエハ搬送システムについて説明する。
図９は、本実施の形態の半導体製造ラインのウエハ搬送システムを示す全体平面図である。図１０は、本実施の形態で用いられるフープ（Front Opening Unified Pod：ＦＯＵＰ）３１の外観構成の一例を示す斜視図である。図１１は、フープ３１が製造装置ＰＥのロードポート上に配置された状態を示す断面図である。図１２は、フープ３１の底面図（平面図）である。
図９に示されるように、半導体装置の製造に用いられる各種製造装置（半導体製造装置）ＰＥは、複数のベイ（装置群）に分けられて、クリーンルームＣＲ内に配置されている。製造装置ＰＥには、例えば、熱処理装置（熱酸化装置、プラズマ窒化装置などを含む）、イオン注入装置、エッチング装置（ドライエッチング装置、ウェットエッチング装置などを含む）、成膜装置（ＣＶＤ装置、スパッタリング装置、めっき装置などを含む）、ＣＭＰ装置、洗浄装置、フォトレジスト処理装置（フォトレジスト塗布装置、露光装置などを含む）などがある。後述するステップＳ１の絶縁膜５の形成工程を行うための酸化装置、後述するステップＳ２のプラズマ窒化工程を行うためのプラズマ処理装置５１、後述するステップＳ６の熱処理工程を行うための熱処理装置５２、および後述するステップＳ７の導体膜６の形成工程を行うための成膜装置は、クリーンルームＣＲ内に配置された複数の製造装置ＰＥのうちのいずれかに該当する。クリーンルームＣＲ内のウエハ搬送システムは、この製造装置ＰＥの配置に対応し、ベイ間搬送、ベイ内搬送およびそれらを中継するベイステーション（ストッカ（保管庫）、待機領域）ＢＳによって構成されている。
ベイ間搬送は、クリーンルームＣＲ内の天井に設置された軌道ＲＬ１を介してウエハ（半導体基板）を搬送するＯＨＴ（Over-head Hoist Transport）などによって行われる。ここで、ＯＨＴは、ウエハ収納容器（ここではフープ３１）のベイ間搬送に用いられる搬送車であり、天井に敷設された軌道レールなどの軌道に沿って走行する有軌道搬送車である。一方、ベイ内搬送は、クリーンルームＣＲの床に敷設された軌道レールＲＬ２上を走行するＲＧＶ（Rail Guided Vehicle）３２によって行われる。
ここで、ベイとは、まとまって配置された複数の半導体製造装置（製造装置ＰＥ）からなる装置群を言い、各種半導体製造装置はベイ単位でクリーンルーム内に配置される場合が多い。
また、ここで、ＲＧＶは、ウエハ収納容器（ここではフープ３１）のベイ内搬送に用いられる搬送車であり、軌道レールなどの軌道上を走行する有軌道搬送車である。ＲＧＶは、無軌道上を走行するＡＶＧ（Automatic Guided Vehicle）に比べて、安定した走行をさせることが可能であるため、走行の制御が容易である。また、ここで、ＡＶＧは、ウエハ収納容器（ここではフープ３１）のベイ内搬送に用いられる搬送車であり、軌道レールなどを必要とせず、床に張られたガイドテープなどを追従して走行する無軌道搬送車である。
また、ここで、フープ（Front Opening Unified Pod：ＦＯＵＰ）とは、ウエハを収納する保持部であるシェルと開閉扉部であるドアとで形成され、そのドアを側部に有する密閉型ウエハ収納容器をいい、密閉空間中にウエハを保持することで、大気中の異物または化学的な汚染からウエハを防御することができる。密閉といっても、正確には擬似密閉型というべきもので、内外の気圧の調整をするための一対の呼吸孔を持つ。しかし、呼吸孔にはフィルタ（ブリージングフィルタ）が取り付けられており、塵埃は侵入しないようになっている。
また、ここで、ストッカ（本実施の形態ではベイステーションＢＳがこれに当たる）とは、ベイ間搬送とベイ内搬送との中継場所に配置され、フープまたはＳＭＩＦポッドなどのウエハ収納容器に収容されたウエハは、ここに一時的に待機または保管された後、ベイ内に搬送される。ここでは、広くウエハの待機場所を言う。
また、ここで、ＳＭＩＦポッドとは、特に２００ｍｍφウエハ以前に用いられ、ウエハを収納する保持部であるシェルと開閉扉部であるドアとで形成され、そのドアを底部に有する密閉型ウエハ収納容器をいい、フープ（３００ｍｍφウエハ以降に用いられている）と同様に密閉空間中にウエハを保持することで、大気中の異物または化学的な汚染からウエハを防御することができる。フープ（ＦＯＵＰ）とＳＭＩＦポッドとをまとめて、「密閉型ウエハ搬送容器」と称することができる。
図１０〜図１２に示されるフープ（ＦＯＵＰ、密閉型容器、搬送容器、密閉型搬送容器）３１は、ウエハの保持部であるシェルＳＨＬと、開閉扉部であるドア（フープ側ドア）ＤＲとを有している。シェルＳＨＬの上部には、フープ３１をロボットにより自動搬送する際に掴むトップフランジＴＦＧが設けられており、シェルＳＨＬの側部には、マニュアルハンドＭＨおよびサイドレールＳＲが備わっている。マニュアルハンドＭＨは、例えばフープ３１を手動により持ち上げる際に用いられ、サイドレールＳＲは、例えばフープ３１をロボットによりすくい上げる際に用いられる。また、シェルＳＨＬの底部には、ブリージングフィルタＢＲＺが設けられている。このブリージングフィルタＢＲＺは、フープ３１（シェルＳＨＬ）の内部と外部との間の気圧差（圧力差）を解消するために設けられたフィルタであり、フープ３１（シェルＳＨＬ）内への塵埃の侵入を防ぎつつ、フープ３１（シェルＳＨＬ）の内部の気圧（圧力）を調整する。フープ３１（シェルＳＨＬ）の内部と外部との間の気圧差を解消することにより、例えばドアＤＲを開けた際にその気圧差に起因する気流が発生してしまうことを防ぐことができるので、フープ３１（シェルＳＨＬ）内への塵埃の巻き込みを防ぎ、塵埃がウエハＷＦＲに付着してしまうことを防ぐことができる。更に、ドアＤＲの外側には、フープ３１の位置を決めるためのレジストレーションピン穴ＲＰＨ、およびロボットによってドアＤＲを開けるためのラッチキー穴ＬＫＨが備わっている。
製造装置ＰＥのロードポートＬＰは、製造装置ＰＥ側にドア（製造装置側ドア、ＦＩＭＳ（Standard Mechanical Interface）ドア）ＦＤＲと、このドアＦＤＲの周囲に設けられたシール材（図示省略）とで構成されるＦＩＭＳ面を持っており、フープ３１を前進させることによって、フープ３１のドアＤＲと製造装置側のドアＦＤＲとを合わせることができる。次いでラッチキーＬＫをドアＤＲに設けられたラッチキー穴ＬＫＨに挿入し、回転させることにより、ドアＤＲに備わるクランピング機構ＣＲＰが外れて、フープ側のドアＤＲが製造装置側のドアＦＤＲに固定される。
半導体装置またはＩＣ（Integrated Circuit）が作り込まれる所定枚数のウエハ（半導体ウエハ、半導体基板）ＷＦＲが収納されたフープ３１は、例えば製造ライン内に設置されたベイステーション（ストッカ）ＢＳから製造装置ＰＥへと運ばれる。さらにウエハＷＦＲは、フープ３１の内部に入れられて製造装置ＰＥの間を移動する。しかしながら、ウエハＷＦＲの径が、例えば３００ｍｍのような大口径である場合、ウエハＷＦＲを収納したフープ３１は約８ｋｇ以上の重量となるため、半導体製造ライン内を人手により搬送することは安全上難しい。そこで、図９に示されたＲＧＶ３２やＯＨＴなどを用いてフープ３１が自動搬送される。なお、ウエハＷＦＲは、上記半導体基板１に対応するものである。
図９においては、フープ３１のベイ内搬送をＲＧＶ３２によって行う場合について示したが、図１３に示されるように、ＯＨＴ（Over-head Hoist Transport）３３を用いてフープのベイ内搬送を行ってもよい。ここで、図１３は、ＯＨＴ３３を用いたフープ３１の自動搬送システムの概略図である。この場合、ＯＨＴ３３では、ＯＨＴ３３に備わるホイスト（Hoist）機構ＨＭを用いて製造装置ＰＥのロードポートＬＰ上にフープ３１が降ろされる。
図１４および図１５は、半導体製造装置（製造装置ＰＥ）のロードポートＬＰ上におけるフープ３１の位置決め方法を示す説明図である。
ロードポートＬＰには、図１４に示されるように、複数（例えば３つ）のキネマティックピン（位置決めピン）ＫＴＰが形成されている。一方、フープ３１のシェルＳＨＬの底部には、一対の斜面を有し、キネマティックピンＫＴＰと係合するＶ字型の溝（以下、Ｖ溝と記す）ＧＶが複数（例えば３つ）形成されている。図１５に示されるように、Ｖ溝ＧＶにキネマティックピンＫＴＰを収めることにより、フープ３１のロードポートＬＰ上での位置を固定することができる。ロードポートＬＰ上にフープ３１の位置を固定した後、ホイスト機構ＨＭが外れてフープ３１がロードポートＬＰ上の移載場所に残される。
図１６は、フープ３１のドアＤＲの内側構成の一例を示す斜視図である。
ドアＤＲの内側には、密閉性を保つためのシール材（パッキン）ＳＭ、リテーナＲＴＮおよびクランピング機構ＣＭ１が備わっている。ゴム材からなるシール材ＳＭはフープ３１の密閉性を保つために設けられている。また、リテーナＲＴＮはフープ３１に収納されたウエハＷＦＲを押さえるために設けられており、成形プラスチックから成る可撓性の歯から形成されている。クランピング機構ＣＭ１は、ドアＤＲをシェルＳＨＬに固定するために設けられており、ラッチキー穴ＬＫＨを介して動作する。すなわち、ドアＤＲはシェルＳＨＬに設けられたドアフランジ（図示省略）の内側に係合するものであり、ドアＤＲの外周部から出たり入ったり（引っ込んだり）することでドアフランジの溝と係合するラッチ（クランピング機構）を有している。
図１７は、フープ３１内におけるウエハＷＦＲとウエハティースＷＴとの位置関係の一例を示す断面図（説明図）である。
図１７に示されるように、フープ３１に収納されたウエハＷＦＲは、ウエハティースＷＴと呼ばれる梁に１枚づつ載せることができて、複数のウエハＷＦＲが、ウエハティースＷＴの間隔、例えば１０ｍｍ程度をあけて縦方向に配列されている。
図１８は、図１に示される製造装置ＰＥの説明図である。図１８には、製造装置ＰＥのロードポートＬＰ上におけるフープ３１と製造装置ＰＥの結合状態が示されている。
図１８に示される製造装置ＰＥでは、ファンフィルタユニット（Fan Filter Unit）ＦＦＵを備えたミニエンバイロメント（Mini Environment）ＭＥ、ロード・ロック（Load/Lock、ロード・ロック室）ＬＬ、ロードポートＬＰおよび処理室４１などを示している。
ファンフィルタユニットＦＦＵとは、ＵＬＰＡ（Ultra Low Penetration Air-filter）フィルタなどと小型送風機とを一体化した空気清浄装置を言い、ミニエンバイロメントＭＥとは、半導体製品を汚染源から隔離するための囲いでとりかこまれた局所的清浄環境を言う。また筐体面ＳＦによってミニエンバイロメントＭＥは外部から分離されており、ミニエンバイロメントＭＥの内部の清浄度は、例えばＣｌａｓｓ１に保たれている。ここで、Ｃｌａｓｓ１とは、１ｆｔ３（１ｆｔ=３０．４８ｃｍ）の空気中に含まれる粒径０．１μｍ以上の塵埃の数が１個以下である清浄度を言う。ミニエンバイロメントＭＥの外部の清浄度は、例えばＣｌａｓｓ１０００である。
図１８に示されるように、ロードポートＬＰ上にフープ３１の位置が固定されると、フープ３１は筐体面ＳＦに向かって前進する。次いで、ロードポートドア開閉機構ＬＤＯを駆動させて、ドアＤＲをシェルＳＨＬから取り外し、製造装置ＰＥの下部へ移動させる。ドアＤＲが外れた状態で、半導体製造装置ＰＥに備わるウエハ搬送ロボットＨＲによってウエハＷＦＲはシェルＳＨＬの開口部から取り出され、ロード・ロックＬＬを通して製造装置ＰＥ（例えば後述するプラズマ処理装置５１または熱処理装置５２）の処理室４１（例えば後述するプラズマ処理装置５１の処理室５１ａまたは熱処理装置５２の処理室５２ａ）へ運ばれて、所定の製造処理（ウエハ処理）がウエハＷＦＲに施される。製造処理の終了後、ウエハ搬送ロボットＨＲによってウエハＷＦＲは再びシェルＳＨＬ（フープ３１）へ戻される。
図１９は、ベイステーションＢＳでのフープ３１の保管手段を示す説明図であり、図２０は、ベイステーションＢＳにて保管中のフープ３１の断面図であり、図２１は、ベイステーションＢＳにて保管中のフープ３１の底面図（平面図）である。図２２〜図２４は、フープ３１に設けられたブリージングフィルタＢＲＺへのパイプＰＰの取り付け方を示す説明図である。図２０〜図２４では、窒素ガスの流れを矢印で模式的に示してある。
図１９〜図２１に示されるように、ベイステーションＢＳにてフープ３１を保管中には、例えばフープ３１の底面の２箇所に設けられたブリージングフィルタＢＲＺの一方（第１の呼吸孔、ガス導入口）にパイプＰＰを取り付け、そのパイプＰＰから窒素ガス（乾燥窒素ガス）をフープ３１内へ流し込み、他方のブリージングフィルタＢＲＺ（第２の呼吸孔、ガス排出口）からフープ３１内の雰囲気（ガス）を排気する。
例えば、パイプＰＰは、フープ３１の自重によってフープ３１の底面（ブリージングフィルタＢＲＺ）に取り付けられ、フープ３１内に窒素ガスの流れを形成する構造となっている（図２２参照）。また、フープ３１内において、フープ３１内へ窒素ガスを導入するブリージングフィルタＢＲＺ上に偏向板ＣＦＢを設けることによって窒素ガスの流れを変えたり（図２３参照）、フープ３１内へ窒素ガスを導入するブリージングフィルタＢＲＺ上にノズルＮＺＬを設けたりすることによって（図２４参照）、窒素ガスがフープ３１内をより広範に流れるようにしてもよい。また、フープ３１内の在荷を検知して開くバルブをパイプＰＰに取り付けてもよい。フープ３１内から排気された窒素ガスは、その窒素ガスを排出するブリージングフィルタＢＲＺ（第２の呼吸孔、ガス排出口）の近くに設けられた真空排気手段（真空排気装置）によってベイステーションＢＳ外へ排出される。
本実施の形態では、ブリージングフィルタＢＲＺ（第１の呼吸孔、ガス導入口）からフープ３１内へ導入するガスは、窒素ガスであることが好ましく、その理由については、後で詳述する。また、ブリージングフィルタＢＲＺ（第１の呼吸孔、ガス導入口）からフープ３１内へ導入する窒素ガスの流量は、フープ３１内に存在する塵埃を巻き上げない程度とし、例えば、フープ３１内の容積が約３０Ｌ（リットル）である場合には、フープ３１内へ導入する窒素ガスの流量は１〜２０ＳＬＭ（Standard Liter per Minute）程度とすることができる。
本実施の形態では、特に後述するステップＳ４の半導体基板１（ウエハＷＦＲ）の保管工程において、ベイステーションＢＳに待機して半導体基板１（ウエハＷＦＲ）を内部に保管しているフープ３１内に、窒素ガスをブリージングフィルタＢＲＺ（第１の呼吸孔、ガス導入口）から導入し、他方のブリージングフィルタＢＲＺ（第２の呼吸孔、ガス排出口）からフープ３１内の雰囲気（窒素ガス）を排気することが重要である。
次に、本実施の形態の半導体装置の製造工程におけるゲート絶縁膜の形成工程について、図２５および図２６などを参照して、より詳細に説明する。
図２５は、本実施の形態の半導体装置の製造工程の一部を示す製造プロセスフロー図であり、上記図２の構造が得られた後、上記図４の構造が得られるまでの工程の製造プロセスフローが示されている。図２６は、本実施の形態の半導体装置の製造工程の一部（後述するステップＳ２のプラズマ窒化工程からステップＳ６の熱処理工程まで）の説明図である。
上述のように、半導体基板１に素子分離領域２、ｐ型ウエル３およびｎ型ウエル４を形成して上記図２の構造が得られた後、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面を清浄化（洗浄）する。それから、半導体基板１の主面（すなわちｐ型ウエル３およびｎ型ウエル４の表面）にゲート絶縁膜用の絶縁膜（第１絶縁膜）５を形成する（図２５のステップＳ１）。なお、半導体基板１は、上記ウエハＷＦＲに対応するものである。
このステップＳ１の絶縁膜５の形成（成膜）工程は、酸化装置（熱酸化装置）の処理室（図２６では図示省略）において行われる。すなわち、ステップＳ１の絶縁膜５の形成（成膜）工程では、酸化装置（の処理室）内で半導体基板１の主面を酸化することで、半導体基板１の主面（すなわちｐ型ウエル３およびｎ型ウエル４の表面）に、酸化シリコンからなる絶縁膜５を形成する。ステップＳ１の段階では、絶縁膜５は酸化シリコン膜である。クリーンルームＣＲ内に配置された複数の製造装置ＰＥのうちのいずれかが、ステップＳ１の絶縁膜５の形成（成膜）工程に用いられる酸化装置に該当する。ステップＳ１で絶縁膜５の形成に用いられる酸化法としては、熱酸化法を用いることができ、ウェット酸化、ドライ酸化、あるいはそれらの組み合わせなどを用いることができる。
ステップＳ１の絶縁膜５の成膜工程の後、半導体基板１（すなわちウエハＷＦＲ）の主面の絶縁膜５をプラズマ窒化（ラジカル窒化）する（図２５のステップＳ２）。このステップＳ２のプラズマ窒化処理は、プラズマ処理装置（プラズマ窒化装置）５１の処理室５１ａにおいて行われる。すなわち、ステップＳ２では、プラズマ処理装置５１（の処理室５１ａ）内で、絶縁膜５がプラズマ窒化される。
ステップＳ２のプラズマ窒化工程で用いられるプラズマ処理装置５１は、ステップＳ１の絶縁膜５の形成工程に用いられる酸化装置（製造装置ＰＥ）とは別個の製造装置ＰＥであり、クリーンルームＣＲ内に配置された複数の製造装置ＰＥのうちのいずれかが、ステップＳ２のプラズマ窒化工程に用いられるプラズマ処理装置５１に該当する。また、プラズマ処理装置５１の処理室５１ａは、プラズマ処理装置５１に該当する製造装置ＰＥの上記処理室４１に対応する。
プラズマ窒化は、プラズマにより窒素を励起させて窒素イオンおよび／または窒素ラジカル（活性種）を発生させ、これにウエハ（半導体基板１）をさらして、窒素イオンおよび／または窒素ラジカル（活性種）によってウエハ主面の酸化シリコン膜（絶縁膜５）を窒化する手法である。ステップＳ２のプラズマ窒化処理により、酸化シリコンで構成されていた絶縁膜５に窒素が導入される（酸化シリコンで構成されていた絶縁膜５が窒化される）。
プラズマ処理装置５１においては、処理室５１ａ内に導入された窒素含有ガス（例えば窒素ガスとヘリウムガスとの混合ガス）は、プラズマ発生部など通じてプラズマ状態に変換されて、処理室５１ａ内のウエハステージ（図示せず）上に配置（載置）された半導体基板１（すなわちウエハＷＦＲ）の主面に供給されるようになっている。これにより、窒素ラジカルなどと半導体基板１の主面の絶縁膜５とが反応して、絶縁膜５が窒化（プラズマ窒化）される。プラズマＣＶＤとは異なり、プラズマ窒化では、シラン系ガスのようなシリコンソースガスは用いず、プラズマ窒化には、窒素系ガス（窒素ガスなど）とキャリアガス（ヘリウムガスなど）とを用いる。また、プラズマ窒化では、半導体基板１にバイアス電圧は印加しない。ステップＳ２のプラズマ窒化処理時の基板温度（半導体基板１の温度）は、例えば２００〜４００℃程度とすることができ、また、処理時間は、例えば２０〜４０秒程度とすることができる。
また、ステップＳ２のプラズマ窒化処理として、イオンではなく主としてラジカル（活性種、窒素ラジカル）によって窒化処理を行うラジカル窒化を行えばより好ましく、これにより、イオンによるダメージを抑制または防止できる。
ステップＳ２のプラズマ窒化処理の後、半導体基板１を熱処理（アニール処理）する（図２５のステップＳ６）。このステップＳ６の熱処理は、熱処理装置５２の処理室５２ａにおいて行われる。すなわち、ステップＳ６では、熱処理装置５２（の処理室５２ａ）内で、半導体基板１（すなわち半導体ウエハＷＦＲ）が熱処理化される。
ステップＳ６の熱処理工程で用いられる熱処理装置５２は、ステップＳ２のプラズマ窒化工程で用いられるプラズマ処理装置５１（製造装置ＰＥ）およびステップＳ１の絶縁膜５の形成工程に用いられる酸化装置（製造装置ＰＥ）とは別個の製造装置ＰＥであり、クリーンルームＣＲ内に配置された複数の製造装置ＰＥのうちのいずれかが、ステップＳ６の熱処理工程で用いられる熱処理装置５２に該当する。また、熱処理装置５２の処理室５２ａは、熱処理装置５２に該当する製造装置ＰＥの上記処理室４１に対応する。
ステップＳ２のプラズマ窒化処理によって絶縁膜５に導入された窒素が、ステップＳ６の熱処理により、絶縁膜５中に拡散する（絶縁膜５中の窒素濃度が均一化する）。また、ステップＳ２のプラズマ窒化処理により生じた絶縁膜５中のダメージ（結晶欠陥など）が、ステップＳ６の熱処理で回復する。これにより、絶縁膜５によって形成されるゲート絶縁膜の信頼性を向上させることができる。
ステップＳ６の熱処理は、好ましくは酸素（Ｏ２）含有雰囲気中において行い、ステップＳ６の熱処理温度は、好ましくは１０００〜１２００℃の範囲内とすることができる。また、ステップＳ６の熱処理は、例えばＲＴＡ（Rapid Thermal Annealing）を用いて行うことができ、この場合、熱処理装置５２はＲＴＡ装置である。
ステップＳ６の熱処理の雰囲気は、好ましくは酸素（Ｏ２）含有雰囲気であるが、例えば酸素（Ｏ２）ガスと窒素（Ｎ２）ガスの混合ガス雰囲気とすることができ、この混合ガスのガス比（モル比）は、例えばＯ２：Ｎ２＝１：４程度とすることができる。ステップＳ６の熱処理時の圧力は、好ましくは大気よりも減圧されており、例えば１〜１０Ｔｏｒｒ程度とすることができる。ステップＳ６の熱処理時間は、ＲＴＡを用いて、例えば、５〜３０秒程度とすることができる。
ステップＳ１で絶縁膜５を形成した段階では、絶縁膜５は酸化シリコン膜であるが、ステップＳ２のプラズマ窒化処理により絶縁膜５の表面近傍に窒素が導入され、この窒素がステップＳ６の熱処理により絶縁膜５中に拡散し、絶縁膜５は、窒素が導入された酸化シリコン膜、すなわち酸窒化シリコン膜となる。
ステップＳ６の熱処理工程の後、半導体基板１の主面上（すなわち絶縁膜５上）に、ゲート電極形成用の導体膜（導電体膜、第１導体膜）６を形成する（図２５のステップＳ７）。このステップＳ７の導体膜６の形成工程は、成膜装置の処理室（図２６では図示省略）において行われる。すなわち、ステップＳ７では、成膜装置（の処理室）内で、半導体基板１の主面上（すなわち絶縁膜５上）に導体膜６が形成される。これにより、上記図４の構造が得られる。クリーンルームＣＲ内に配置された複数の製造装置ＰＥのうちのいずれかが、ステップＳ７の導体膜６の形成（成膜）工程で用いられる成膜装置に対応する。
本実施の形態では、ステップＳ２のプラズマ窒化処理とステップＳ６の熱処理とは、別個の製造装置ＰＥで行われる。すなわち、ステップＳ２のプラズマ窒化処理を行うための製造装置ＰＥがプラズマ処理装置５１であり、ステップＳ６の熱処理を行うための製造装置ＰＥが熱処理装置５２である。このため、ステップＳ２のプラズマ窒化処理からステップＳ６の熱処理までの間に、製造装置ＰＥ間（すなわちプラズマ処理装置５１および熱処理装置５２間）のウエハ搬送が必要であるが、本実施の形態では、このウエハ搬送は次のように行われる。なお、ウエハ搬送用の搬送容器（ウエハの収納および搬送に用いる容器）としては、密閉型の搬送容器を用い、上述のように、本実施の形態ではフープ３１を用いている。
すなわち、ステップＳ２のプラズマ窒化処理の後、プラズマ処理装置５１（に該当する製造装置ＰＥ）から半導体基板１（ウエハＷＦＲ）を搬出する（図２５のステップＳ３）。それから、搬出された半導体基板１（ウエハＷＦＲ）を、窒素（Ｎ２）ガス雰囲気中で保管する（図２５のステップＳ４）。ステップＳ４で半導体基板１（ウエハＷＦＲ）を窒素ガス（乾燥窒素ガス）雰囲気中で所定の時間保管した後、保管されていた半導体基板１（ウエハＷＦＲ）を、熱処理装置５２（に該当する製造装置ＰＥ）内に搬入する（図２５のステップＳ５）。そして、熱処理装置５２（の処理室５２ａ）内に搬入された半導体基板１（ウエハＷＦＲ）をステップＳ６で熱処理する。ステップＳ６の熱処理工程の後、半導体基板１（ウエハＷＦＲ）は熱処理装置５２から搬送され、導体膜５成膜用の成膜装置内に搬入されて、ステップＳ７で導体膜５が形成される。
より具体的に説明すると、ステップＳ２のプラズマ窒化処理の後、ステップＳ３でプラズマ処理装置５１（に該当する製造装置ＰＥ）から半導体基板１（ウエハＷＦＲ）を搬出して、搬送容器（密閉型搬送容器）であるフープ３１内に半導体基板１（ウエハＷＦＲ）が戻される。上記図１８などを参照して説明したように、このステップＳ３のプラズマ処理装置５１から半導体基板１（ウエハＷＦＲ）を搬出する工程では、プラズマ処理装置５１（に該当する製造装置ＰＥ）と搬送容器であるフープ３１とを連結した状態で、半導体基板１（ウエハＷＦＲ）をプラズマ処理装置５１からフープ３１内に移送し、その後、プラズマ処理装置５１とフープ３１とを切り離す。そして、このフープ３１は、適切な位置のベイステーション（ストッカ、待機領域）ＢＳに移動してそこで待機して、ステップＳ４の保管が行われる。その際、フープ３１内の半導体基板１（ウエハＷＦＲ）は、上記ブリージングフィルタＢＲＺ（第１の呼吸孔、ガス導入口）からフープ３１内へ導入される窒素ガス（パージガス）中で保管される。すなわち、ステップＳ４の保管は、半導体基板１（ウエハＷＦＲ）を収容したフープ３１内に窒素ガス（パージガス）を供給することによって行われる。より具体的には、ステップＳ４の保管は、半導体基板１（ウエハＷＦＲ）を収容したフープ３１がベイステーションＢＳに待機している間、フープ３１に設けられた第１の呼吸口（ブリージングフィルタＢＲＺの一方）からフープ３１内に窒素ガス（窒素ガス雰囲気）を供給し、フープ３１に設けられた第２の呼吸口（ブリージングフィルタＢＲＺの他方）からフープ３１内の窒素ガス（窒素ガス雰囲気）を排出することによって行われる。このステップＳ４の保管は、半導体基板１（ウエハＷＦＲ）を収容したフープ３１が、ストッカまたは待機領域であるベイステーションＢＳ内に待機した状態で行われる。
ステップＳ４の窒素（Ｎ２）ガス雰囲気中保管の後、フープ３１は、ストッカまたは待機領域であるベイステーションＢＳから熱処理装置５２（に該当する製造装置ＰＥ）へ移動して、この熱処理装置５２と連結される。そして、熱処理装置５２とフープ３１とが連結した状態で、フープ３１内の半導体基板１（ウエハＷＦＲ）を、ステップＳ５で熱処理装置５２内に移送（搬入）し、熱処理装置５２の処理室５２ａ内に搬入された半導体基板１（ウエハＷＦＲ）をステップＳ６で熱処理する。
本実施の形態では、プラズマ処理装置５１（そのミニエンバイロメントを含む）からフープ３１（ウエハ搬送容器）が分離されてから、熱処理装置５２（そのミニエンバイロメントを含む）にフープ３１（ウエハ搬送容器）が連結されるまでの間に、半導体基板１（ウエハＷＦＲ）を窒素ガス雰囲気中で保管する期間（すなわちステップＳ４）を設けている。ステップＳ４において半導体基板１（ウエハＷＦＲ）を保管するための窒素ガス雰囲気（すなわち半導体基板１を保管するフープ３１内の雰囲気）は、流動雰囲気であることが好ましく、雰囲気が連続的に置換されているかあるいは間歇的に置換されている（これを一般に「パージする」という）。
次に、本実施の形態の効果について、より詳細に説明する。
図２７〜図３０は、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈを示すグラフである。図２７〜図３０のうち、図２７は、高しきい値用のｎチャネル型ＭＩＳＦＥＴ、図２８は、中しきい値用のｎチャネル型ＭＩＳＦＥＴ、図２９は、高しきい値用のｐチャネル型ＭＩＳＦＥＴ、図３０は、中しきい値用のｐチャネル型ＭＩＳＦＥＴの場合のグラフである。図２７〜図３０の各グラフの縦軸は、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈに対応する。また、図２７〜図３０の各グラフの横軸は、ステップＳ２のプラズマ窒化処理の後でステップ６の熱処理を行うまでの間の半導体基板１の保管条件に対応する。図２７〜図３０の各グラフの横軸において、「保管無し」は、ステップＳ２のプラズマ窒化処理の後、ウエハＷＦＲの保管を行わず、速やかに（概ね１０分程度の後）ステップ６の熱処理を行った場合に対応する。また、図２７〜図３０の各グラフの横軸において、「大気中保管」は、ステップＳ２のプラズマ窒化の後、ウエハＷＦＲを大気中で２４時間程度保管してからステップ６の熱処理を行った場合に対応する。また、図２７〜図３０の各グラフの横軸において、「Ｎ２パージ保管」は、ステップＳ２のプラズマ窒化処理の後で、窒素（Ｎ２）パージしている窒素ガス雰囲気中でウエハＷＦＲを２４時間程度保管してからステップ６の熱処理を行った場合に対応し、これは本実施の形態に対応するものである。
また、図３１は、ＭＩＳＦＥＴのしきい値電圧の変動量ΔＶｔｈを示す表であり、図２７〜図３０のグラフを数値でまとめたものにほぼ対応する。図３１の表に示されるしきい値電圧の変動量ΔＶｔｈ（図３１中において単位としてｍＶを付して示された数値）は、図２７〜図３０のグラフのそれぞれにおいて、「保管無し」を基準にして、「大気中保管」の場合と「Ｎ２パージ保管」の場合に、しきい値電圧Ｖｔｈがどの程度変動しているかを変動量の平均値で示したものである。すなわち、「大気中保管」の場合のしきい値電圧Ｖｔｈの平均値と「保管無し」の場合のしきい値電圧Ｖｔｈの平均値との差が、図３１の表の「大気中保管」の欄に示された変動量ΔＶｔｈに対応し、「Ｎ２パージ保管」の場合のしきい値電圧Ｖｔｈの平均値と「保管無し」の場合のしきい値電圧Ｖｔｈの平均値との差が、図３１の表の「Ｎ２パージ保管」の欄に示された変動量ΔＶｔｈに対応している。
本発明者が検討したところ、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間、本実施の形態とは異なり半導体基板１（ウエハＷＦＲ）を大気中に放置（保管）した場合には、放置（保管）時間が長くなると、ＭＩＳＦＥＴの特性が変動してしまうことが分かった。すなわち、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴにおいて、しきい値電圧Ｖｔｈの絶対値が増大してしまうのである。
これは、ステップＳ２のプラズマ窒化処理でゲート絶縁膜用の絶縁膜５に結合した窒素が、半導体基板１を大気中に放置（保管）している間に絶縁膜５から大気中に抜けてしまい、その後ステップＳ６の熱処理を行っても、絶縁膜５中に拡散する窒素の量が十分に確保できなくなるためと考えられる。これにより、絶縁膜５中の窒素濃度が変動して、しきい値電圧Ｖｔｈが変動する。
図２７〜図３０のグラフにおいて、「保管なし」の場合は、ステップＳ２のプラズマ窒化処理の後、ウエハＷＦＲの保管を行わず、速やかにステップ６の熱処理を行っているため、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈは、ほぼ目標値通りの値となる。しかしながら、図２７〜図３０のグラフにおいて、「大気中保管」の場合は、ステップＳ２のプラズマ窒化の後、ウエハＷＦＲを大気中で２４時間程度保管してからステップ６の熱処理を行っているため、「保管なし」の場合（すなわち目標値）に比べて、しきい値電圧Ｖｔｈの絶対値がかなり増大している。このため、図３１の表において、「大気中保管」の場合のＭＩＳＦＥＴのしきい値電圧の変動量ΔＶｔｈは、かなり大きなものとなっている。ここで、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈの変動量ΔＶｔｈが大きくなるとは、変動量ΔＶｔｈの絶対値が大きくなることを言い、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈの変動量ΔＶｔｈが小さくなるとは、変動量ΔＶｔｈの絶対値が小さくなる（すなわち変動量ΔＶｔｈがゼロに近づく）ことを言うものとする。
ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間、半導体基板１を大気中に放置（保管）すると、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈが変化（絶対値が増大）するが、半導体基板１を大気中に放置（保管）する時間によって、ＭＩＳＦＥＴのしきい値電圧の変動量ΔＶｔｈが変わってしまう。すなわち、半導体基板１を大気中に放置（保管）する時間が短いと、ＭＩＳＦＥＴのしきい値電圧Ｖｔｈの変動量ΔＶｔｈは小さいが、半導体基板１を大気中に放置（保管）する時間が長いと、ＭＩＳＦＥＴＶｔｈのしきい値電圧の変動量ΔＶｔｈは大きくなる。
このため、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間に半導体基板１（ウエハＷＦＲ）を大気中に放置（保管）する時間が、半導体装置の製造を行ういずれの半導体基板（ウエハ）に対しても同じでないと、半導体基板（ウエハ）ごとにＭＩＳＦＥＴのしきい値電圧Ｖｔｈがばらついてしまう。これは、しきい値電圧Ｖｔｈの規格を外れる半導体装置を生じさせ、半導体装置の製造歩留まりを低下させてしまう。しかしながら、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間に半導体基板１（ウエハＷＦＲ）を保管する時間を、半導体装置の製造を行ういずれの半導体基板（ウエハ）に対しても同じにすることは、製造管理上容易ではなく、半導体装置の製造を複雑にしてしまう。
また、ＭＩＳＦＥＴの特性変動を防止するため、本実施の形態とは異なり、ステップＳ２のプラズマ窒化処理とステップＳ６の熱処理とを同じ装置で行うことも考えられるが、これは製造装置の構成を複雑にし、また、その製造装置を他の用途に転用しづらくなる。このため、ステップＳ２のプラズマ窒化処理はプラズマ処理装置５１で行い、ステップＳ６の熱処理は熱処理装置５２で行い、それぞれ別個の製造装置ＰＥ（すなわちプラズマ処理装置５１に該当する製造装置ＰＥと、それとは別個に設けられた熱処理装置５２に該当する製造装置ＰＥ）で処理することが、半導体装置の製造工程上望ましい。
また、ステップＳ２のプラズマ窒化処理とステップＳ６の熱処理とをそれぞれ別個の製造装置ＰＥ（すなわちプラズマ処理装置５１および熱処理装置５２）で行うに際して、ＭＩＳＦＥＴの特性変動を防止するために、ステップＳ２のプラズマ窒化処理の後、ウエハＷＦＲの保管を行うことなく、速やかにステップ６の熱処理を行うことも考えられる。しかしながら、ステップＳ２のプラズマ窒化処理工程とステップ６の熱処理工程との間の時間を短時間にしようとすると、半導体装置の製造管理が難しくなり、また、半導体製造ラインが複雑になってしまう。
それに対して、本実施の形態では、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間に、ステップＳ４で半導体基板１（ウエハＷＦＲ）を窒素ガス雰囲気中で保管する工程を設けている。
具体的には、上述したように、ステップＳ２のプラズマ窒化処理の後、半導体基板１（ウエハＷＦＲ）をプラズマ処理装置５１から搬送容器であるフープ３１内に移送してから、フープ３１を待機領域（ストッカ）であるベイステーションＢＳに移動させ、待機領域（ベイステーションＢＳ）で待機するフープ３１内に窒素ガスを供給し、窒素ガス雰囲気とされたフープ３１内にてステップＳ４の半導体基板１（ウエハＷＦＲ）の保管を行う。その後、フープ３１を待機領域（ベイステーションＢＳ）から移動させて熱処理装置５２とフープ３１とを連結し、熱処理装置５２とフープ３１とが連結した状態で、半導体基板１（ウエハＷＦＲ）をフープ３１から熱処理装置５２に移送し、ステップＳ６で、熱処理装置５２（の処理室５２ａ）内で半導体基板１（ウエハＷＦＲ）を熱処理する。
ステップＳ２でプラズマ窒化処理を行った段階では、絶縁膜５との結合力が弱く絶縁膜５の表面に吸着したような状態にあった窒素は、その後のステップＳ６の熱処理で絶縁膜５中に拡散して強固に結合するが、熱処理前の結合力が弱い状態の窒素は、絶縁膜５から脱離（離脱）して雰囲気中に飛散（拡散）しやすい。しかしながら、本実施の形態のように、ステップＳ４での保管中の雰囲気を窒素ガス雰囲気にしておけば、同種のガス雰囲気による閉じ込め効果で、窒素は絶縁膜５に閉じ込められ、絶縁膜５からの窒素の脱離（雰囲気中への飛散）が抑制される。すなわち、ステップＳ２のプラズマ窒化処理でゲート絶縁膜用の絶縁膜５に結合した窒素は、半導体基板１を窒素ガス雰囲気中に置いた状態では、絶縁膜５から抜けにくい。
ステップＳ４の保管中に絶縁膜５から窒素が脱離（離脱）する一因は、シリコンと結合したときの結合エネルギーが、窒素よりも低い元素（のガス）が雰囲気中に存在すると、シリコンと結合していた窒素が、その元素と入れ替わる（置換される）ためと考えられる。例えば、窒素よりも酸素の方がシリコンとの結合エネルギーが低いため、窒素よりも酸素の方がシリコンと安定して結合（吸着）しやすい。このため、本実施の形態とは異なり、ステップＳ４での保管雰囲気を大気にすると、絶縁膜５から窒素が脱離（離脱）して代わりに大気中に含まれる酸素が絶縁膜５に結合（吸着）しやすい。それに対して、本実施の形態のようにステップＳ４での保管雰囲気を窒素雰囲気にすれば、絶縁膜５の表面はほとんど窒素ガスだけにしかさらされないので、絶縁膜５に結合（吸着）していた窒素が、他の元素と入れ替わる（置換される）ことがないため、絶縁膜５からの窒素の脱離（離脱）が抑制される。
従って、ステップＳ２のプラズマ窒化処理で絶縁膜５に結合した窒素は、ステップＳ４で半導体基板１を窒素ガス雰囲気中で保管している間、絶縁膜５に留まり、その後ステップＳ６の熱処理を行うことで、絶縁膜５中に拡散する。これにより、ゲート絶縁膜用の絶縁膜５中の窒素濃度の変動を抑制または防止でき、ＭＩＳＦＥＴの特性変動（しきい値電圧Ｖｔｈの変動）を抑制または防止することができる。
また、ステップＳ４の保管工程では、流動する窒素ガス雰囲気中で半導体基板１（ウエハＷＦＲ）を保管することが、より好ましい。すなわち、ステップＳ４の保管工程では、フープ３１に設けられた第１の呼吸口（ブリージングフィルタＢＲＺの一方）からフープ３１内に窒素ガス（窒素ガス雰囲気）を供給し、フープ３１に設けられた第２の呼吸口（ブリージングフィルタＢＲＺの他方）からフープ３１内の窒素ガス（窒素ガス雰囲気）を排出することにより、窒素ガス雰囲気中でパージしながら半導体基板１（ウエハＷＦＲ）を保管することが、より好ましい。ステップＳ４の保管工程において、流動する窒素ガス雰囲気中で半導体基板１（ウエハＷＦＲ）を保管することにより、フープ３１内を窒素ガスで陽圧化する（フープ３１内の圧力をフープ３１外の圧力よりも若干高い圧力にする）ことができ、大気がフープ３１内に流入するのを的確に防止できるので、フープ３１内の雰囲気を窒素雰囲気に、より確実に保つことができる。また、半導体基板１（ウエハＷＦＲ）に窒素ガス以外の不要なガス成分（例えば酸素）が吸着していたとしても、ステップＳ４において窒素雰囲気中で保管することで、その不要なガス成分を窒素に置換することができるが、流動する窒素ガス雰囲気中で半導体基板１（ウエハＷＦＲ）を保管すれば、置換効率を向上させることができる。
図２７〜図３０のグラフにおいて、「Ｎ２パージ保管」の場合は、ステップＳ２のプラズマ窒化処理の後で、窒素（Ｎ２）パージしている窒素ガス雰囲気中でウエハＷＦＲを２４時間程度保管してからステップ６の熱処理を行っているため、しきい値電圧Ｖｔｈが「保管なし」の場合とほぼ同じ値になっている。このため、図３１の表において、「Ｎ２パージ保管」の場合のＭＩＳＦＥＴのしきい値電圧の変動量ΔＶｔｈは、「大気中保管」の場合のＭＩＳＦＥＴのしきい値電圧の変動量ΔＶｔｈに比べて、かなり小さなものとなっている。
本実施の形態では、ステップＳ４で半導体基板１（ウエハＷＦＲ）を窒素ガス雰囲気中で保管していることにより、ステップＳ２のプラズマ窒化処理で絶縁膜５に結合した窒素が、工程間（ステップＳ２のプラズマ窒化工程とステップＳ６の熱処理工程の間）の半導体基板１（上はＷＦＲ）の保管中に絶縁膜５から抜けるのを抑制または防止でき、ＭＩＳＦＥＴのしきい値電圧の変動を抑制または防止することができる。このため、ＭＩＳＦＥＴのしきい値電圧を、目標値通りの値にすることができる。従って、しきい値電圧を規格内に収めることができ、半導体装置の製造歩留まりを向上させることができる。
また、本実施の形態では、ステップＳ４で半導体基板１（ウエハＷＦＲ）を窒素ガス雰囲気中で保管しているため、ステップＳ４で半導体基板１（ウエハＷＦＲ）を保管する時間が変わっても、ＭＩＳＦＥＴのしきい値電圧の変動を抑制または防止することができる。すなわち、ステップＳ４で半導体基板１（ウエハＷＦＲ）を保管する時間が短い場合と長い場合とで、製造されたＭＩＳＦＥＴのしきい値電圧に差が生じるのを抑制または防止できる。
このため、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間に半導体基板１（ウエハＷＦＲ）を保管する時間が、半導体装置の製造を行う半導体基板（ウエハ）ごとにばらついたとしても、半導体基板（ウエハ）ごとにＭＩＳＦＥＴのしきい値電圧Ｖｔｈがばらつくのを抑制または防止することができる。従って、しきい値電圧Ｖｔｈの規格を外れる半導体装置が生じるのを抑制または防止でき、半導体装置の製造歩留まりを向上させることができる。また、ステップＳ２のプラズマ窒化処理の後、ステップ６の熱処理を行うまでの間に半導体基板１（ウエハＷＦＲ）を保管する時間を、半導体装置の製造を行う各半導体基板（ウエハ）に対して同じにしなくともよくなるので、半導体装置の製造管理が容易になり、半導体装置の製造を行いやすくすることができる。また、ステップＳ２のプラズマ窒化処理の後、一旦ステップＳ４でウエハＷＦＲの保管を行ってから、ステップ６の熱処理を行うことができるので、半導体装置の製造管理が容易になり、半導体装置の製造を行いやすくすることができる。
また、本実施の形態では、ステップＳ２のプラズマ窒化処理と、ステップＳ６の熱処理とを、別個の製造装置ＰＥ（すなわちプラズマ処理装置５１および熱処理装置５２）で行い、プラズマ処理装置５１と熱処理装置５２との間で半導体基板１（ウエハＷＦＲ）を搬送する際に、ステップＳ４の窒素ガス雰囲気中の保管工程を設けるようにしている。このため、ステップＳ２のプラズマ窒化処理とステップＳ６の熱処理とを同じ製造装置で行う場合に比べて、製造装置（プラズマ処理装置５１および熱処理装置５２）の構成を単純化でき、製造設備に要するコストを低減できる。また、製造装置を他の用途に転用しやすくなる。
また、本実施の形態では、フープ３１がベイステーションＢＳ（ストッカ、待機領域）に待機した状態で、フープ３１に設けられた第１の呼吸口（ブリージングフィルタＢＲＺの一方）からフープ３１内に窒素ガス（窒素ガス雰囲気）を供給し、フープ３１に設けられた第２の呼吸口（ブリージングフィルタＢＲＺの他方）からフープ３１内の窒素ガス（窒素ガス雰囲気）を排出している。このため、フープ３１への窒素ガスの供給システムを構築するのが容易である。また、半導体製造ラインに要するコストを低減できる。
また、ステップＳ２のプラズマ窒化処理の後、ウエハＷＦＲの保管を行わず、速やかにステップ６の熱処理を行った場合には、ＭＩＳＦＥＴのしきい値電圧の変動（絶対値の増大）は生じないが、ステップＳ２のプラズマ窒化処理の後でステップ６の熱処理を行うまでの間にウエハＷＦＲの保管を行う場合には、本実施の形態のように、窒素ガス雰囲気中でウエハＷＦＲの保管を行うことが、しきい値電圧の変動抑制のために重要である。このため、ステップＳ２のプラズマ窒化処理の後でステップ６の熱処理を行うまでの間にウエハＷＦＲの保管を行う場合に、本実施の形態（すなわちステップＳ４のウエハＷＦＲの保管を窒素ガス雰囲気中で行うこと）を適用すれば効果が大きい。特に、ステップＳ２のプラズマ窒化処理の後でステップ６の熱処理を行うまでの間に、ウエハＷＦＲの保管を３時間以上行う場合には、半導体装置の製造管理がしやすくなる反面、大気中で保管するとＭＩＳＦＥＴのしきい値電圧の変動量（絶対値の増大量）がかなり大きくなるため、本実施の形態（すなわちステップＳ４のウエハＷＦＲの保管を窒素ガス雰囲気中で行うこと）を適用する効果が極めて大きい。すなわち、本実施の形態は、ステップＳ４のウエハＷＦＲ（半導体基板１）の保管を３時間以上行う場合に、特に効果が大きい。これにより、ステップＳ２のプラズマ窒化処理の後で、ステップ６の熱処理を行うまでに、ウエハＷＦＲの保管を行っても、ＭＩＳＦＥＴのしきい値電圧の変動（絶対値の増大）を抑制または防止することができ、半導体装置の製造歩留まりを向上できる。
また、本実施の形態では、ステップＳ４の半導体基板１（ウエハＷＦＲ）の保管は、窒素ガス雰囲気中で行うが、窒素ガスは廉価であるため、半導体装置の製造コストの増大を抑制することができる。
また、本実施の形態では、ベイ内搬送をＲＧＶまたはＯＨＴによって行う場合について説明したが、ＡＧＶによって行ってもよい。
また、本実施の形態では、フープ３１を用いたウエハの収納および搬送について説明したが、フープ３１の代わりに、ＳＭＩＦ（Standard Mechanical Interface）ポッドなどの密閉型容器（密閉型搬送容器）を用いてもよく、その場合においても、ベイステーションＢＳでの保管中（特にステップＳ４の保管工程中）には、密閉型容器（密閉型搬送容器）中への窒素ガスの流し込みを行う。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、ゲート絶縁膜を有する半導体装置の製造技術に適用して有効である。
本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１に続く半導体装置の製造工程中の要部断面図である。 図２に続く半導体装置の製造工程中の要部断面図である。 図３に続く半導体装置の製造工程中の要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程にて適用する半導体製造ラインのウエハ搬送システムを示す全体平面図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）の外観構成の一例を示す斜視図である。 本発明の一実施の形態で用いられる半導体製造装置のロードポート上にフープが配置された状態を示す断面図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）の底面の一例を示す底面図（平面図）である。 本発明の一実施の形態で用いられる、ＯＨＴを用いたフープの自動搬送システムの概略図である。 本発明の一実施の形態で用いられる半導体製造装置のロードポート上におけるフープの位置決め方法を示す説明図である。 本発明の一実施の形態で用いられる半導体製造装置のロードポート上におけるフープの位置決め方法を示す説明図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）のドアの内側構成の一例を示す斜視図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）内における半導体ウエハとウエハティースとの位置関係の一例を示す断面図である。 本発明の一実施の形態で用いられる半導体製造装置の説明図である。 本発明の一実施の形態である半導体装置の製造工程中におけるベイステーションでの保管手段を示す説明図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）のベイステーションでの保管中の断面図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）のベイステーションでの保管中の底面図（平面図）である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）に設けられたブリージングフィルへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）に設けられたブリージングフィルへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態で用いられるフープ（ＦＯＵＰ）に設けられたブリージングフィルへのパイプの取り付け方を示す説明図である。 本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。 本発明の一実施の形態である半導体装置の製造工程の一部（プラズマ窒化工程から熱処理工程まで）の説明図である。 ＭＩＳＦＥＴのしきい値電圧を示すグラフである。 ＭＩＳＦＥＴのしきい値電圧を示すグラフである。 ＭＩＳＦＥＴのしきい値電圧を示すグラフである。 ＭＩＳＦＥＴのしきい値電圧を示すグラフである。 ＭＩＳＦＥＴのしきい値電圧の変動量を示す表である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ｎ型ウエル
５ 絶縁膜
６ 導体膜
６ａ，６ｂ ゲート電極
７ａ ｎ−型半導体領域
７ｂ ｎ＋型半導体領域
８ａ ｐ−型半導体領域
８ｂ ｐ＋型半導体領域
９ サイドウォール
１１ 金属シリサイド層
１２，１３ 絶縁膜
１４ コンタクトホール
１５ プラグ
１５ａ バリア導体膜
１５ｂ 主導体膜
１６ ストッパ絶縁膜
１７ 絶縁膜
１８ 配線溝
１９ バリア導体膜
２０ 主導体膜
２１ 配線
３１ フープ（ＦＯＵＰ）
３２ ＲＧＶ
３３ ＯＨＴ
４１ 処理室
５１ プラズマ処理装置
５１ａ 処理室
５２ 熱処理装置
５２ａ 処理室
ＢＲＺ ブリージングフィルタ
ＢＳ ベイステーション
ＣＦＢ 偏向板
ＣＭ１ クランピング機構
ＣＲ クリーンルーム
ＣＲＰ クランピング機構
ＤＲ ドア
ＦＤＲ ドア
ＦＦＵ ファンフィルタユニット
ＧＶ Ｖ溝
ＨＭ ホイスト機構
ＨＲ ウエハ搬送ロボット
ＫＴＰ キネマティックピン
ＬＤＯ ロードポートドア開閉機構
ＬＫ ラッチキー
ＬＫＨ ラッチキー穴
ＬＬ ロード・ロック
ＬＰ ロードポート
ＭＥ ミニエンバイロメント
ＭＨ マニュアルハンド
ＮＺＬ ノズル
ＰＥ 製造装置
ＰＰ パイプ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＬ１ 軌道
ＲＬ２ 軌道レール
ＲＰＨ レジストレーションピン穴
ＲＴＮ リテーナ
ＳＭ シール材
ＳＦ 筐体面
ＳＨＬ シェル
ＳＲ サイドレール
ＴＦＧ トップフランジ
ＷＦＲ ウエハ
ＷＴ ウエハティース

Claims (17)

  1. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板の主面にゲート絶縁膜用の第１絶縁膜を形成する工程、
    （ｃ）前記（ｂ）工程後、プラズマ処理装置内で、前記第１絶縁膜をプラズマ窒化する工程、
    （ｄ）前記（ｃ）工程後、前記プラズマ処理装置から前記半導体基板を搬出する工程、
    （ｅ）搬出された前記半導体基板を、窒素ガス雰囲気中で保管する工程、
    （ｆ）保管された前記半導体基板を、熱処理装置内に搬入する工程、
    （ｇ）前記熱処理装置内で、搬入された前記半導体基板を熱処理する工程、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程で形成された前記第１絶縁膜は、酸化シリコン膜であることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記（ｇ）工程後、
    （ｈ）前記熱処理装置から前記半導体基板を搬出する工程、
    （ｉ）前記（ｈ）工程後、前記第１絶縁膜上にゲート電極用の第１導体膜を形成する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記（ｄ）工程は、
    （ｄ１）前記プラズマ処理装置と搬送容器とを連結した状態で、前記半導体基板を前記プラズマ処理装置から前記搬送容器内に移送する工程、
    （ｄ２）前記（ｄ１）工程後、前記プラズマ処理装置と前記搬送容器とを切り離す工程、
    を有することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記搬送容器は密閉型であることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記搬送容器はフープであることを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記（ｅ）工程の保管は、前記半導体基板を収容した前記搬送容器内に窒素ガスを供給することによって行われることを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記（ｅ）工程の保管は、前記搬送容器に設けられた第１の呼吸口から前記搬送容器内に窒素ガスを供給し、前記搬送容器に設けられた第２の呼吸口から前記搬送容器内の窒素ガスを排出することによって行われることを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記（ｅ）工程の保管は、前記搬送容器がストッカ内に待機した状態で行われることを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｇ）工程の熱処理は、酸素含有雰囲気中で行われることを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｇ）工程の熱処理は、大気よりも減圧された酸素含有雰囲気中で行われることを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｇ）工程の熱処理の熱処理温度は、１０００〜１２００℃の範囲内であることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｃ）工程の前記プラズマ窒化は、ラジカル窒化であることを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記（ｅ）工程の保管は、３時間以上行われることを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記（ｂ）工程では、酸化装置内で前記半導体基板の主面を酸化して、前記半導体基板の主面に前記第１絶縁膜を形成することを特徴とする半導体装置の製造方法。
  16. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、
    前記半導体基板を前記プラズマ処理装置から搬送容器内に移送してから、前記搬送容器を待機領域に移動させ、
    前記（ｅ）工程では、
    前記待機領域で待機する前記搬送容器内に窒素ガスを供給し、窒素ガス雰囲気とされた前記搬送容器内にて前記半導体基板を保管し、
    前記（ｆ）工程では、
    前記搬送容器を前記待機領域から移動させて前記熱処理装置と前記搬送容器とを連結し、前記熱処理装置と前記搬送容器とが連結した状態で、前記半導体基板を前記搬送容器から前記熱処理装置に移送することを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｅ）工程では、
    前記搬送容器が前記待機領域に待機している間、前記搬送容器に設けられた第１の呼吸口から前記搬送容器内に窒素ガスを供給し、前記搬送容器に設けられた第２の呼吸口から前記搬送容器内の窒素ガスを排出することを特徴とする半導体装置の製造方法。
JP2008219043A 2008-08-28 2008-08-28 半導体装置の製造方法 Pending JP2010056261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008219043A JP2010056261A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008219043A JP2010056261A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010056261A true JP2010056261A (ja) 2010-03-11

Family

ID=42071871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219043A Pending JP2010056261A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010056261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026806A (ja) * 2012-12-04 2015-02-05 Tdk株式会社 密閉容器の蓋開閉システム及び当該システムを用いた基板処理方法
JP2021007172A (ja) * 2020-10-07 2021-01-21 シンフォニアテクノロジー株式会社 Ｅｆｅｍ装置
JP2021190694A (ja) * 2020-05-26 2021-12-13 台灣電鏡儀器股▲ふん▼有限公司 密封搬送装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026806A (ja) * 2012-12-04 2015-02-05 Tdk株式会社 密閉容器の蓋開閉システム及び当該システムを用いた基板処理方法
JP2021190694A (ja) * 2020-05-26 2021-12-13 台灣電鏡儀器股▲ふん▼有限公司 密封搬送装置
JP7187747B2 (ja) 2020-05-26 2022-12-13 台灣電鏡儀器股▲ふん▼有限公司 密封搬送装置
JP2021007172A (ja) * 2020-10-07 2021-01-21 シンフォニアテクノロジー株式会社 Ｅｆｅｍ装置
JP7181476B2 (ja) 2020-10-07 2022-12-01 シンフォニアテクノロジー株式会社 Ｅｆｅｍ装置

Similar Documents

Publication Publication Date Title
JP3880343B2 (ja) ロードポート、基板処理装置および雰囲気置換方法
US6867153B2 (en) Method of purging wafer receiving jig, wafer transfer device, and method of manufacturing semiconductor device
TWI544557B (zh) 用於臭氧硬化及硬化後之濕氣處理的模組
JP5358165B2 (ja) 半導体集積回路装置の製造方法
USRE38674E1 (en) Process for forming a thin oxide layer
US7994049B2 (en) Manufacturing method of semiconductor device including filling a connecting hole with metal film
TWI414041B (zh) Semiconductor device manufacturing method
KR920006261B1 (ko) 반도체장치의 제조방법 및 그 장치
TWI405251B (zh) Semiconductor device manufacturing method
US7398801B2 (en) Apparatus and method for processing wafers
US20180114710A1 (en) Equipment front end module and semiconductor manufacturing apparatus including the same
US20150024671A1 (en) Efem and load port
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US7972933B2 (en) Method of selective nitridation
TW201222680A (en) Enclosure container and semiconductor production apparatus
US6461437B1 (en) Apparatus used for fabricating liquid crystal device and method of fabricating the same
JP2006344762A (ja) 半導体集積回路装置の製造方法
JP5507654B2 (ja) 半導体装置の製造方法
US20240128121A1 (en) Multi-step process for flowable gap-fill film
US20160343598A1 (en) Semiconductor device manufacturing method and foup to be used therefor
JP2010056261A (ja) 半導体装置の製造方法
KR20040076432A (ko) 기판 이송 시스템
JP2009054744A (ja) 半導体集積回路装置の製造方法
US20050106863A1 (en) Semiconductor wafer manufacturing methods employing cleaning delay period

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528