CN102651307B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102651307B
CN102651307B CN201210020867.4A CN201210020867A CN102651307B CN 102651307 B CN102651307 B CN 102651307B CN 201210020867 A CN201210020867 A CN 201210020867A CN 102651307 B CN102651307 B CN 102651307B
Authority
CN
China
Prior art keywords
acid
contact hole
impurity
solution
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210020867.4A
Other languages
English (en)
Other versions
CN102651307A (zh
Inventor
高秀秉
吴起俊
尹圣显
朴顺瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102651307A publication Critical patent/CN102651307A/zh
Application granted granted Critical
Publication of CN102651307B publication Critical patent/CN102651307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造半导体器件的方法，包括以下步骤：形成含有杂质的绝缘层；通过刻蚀绝缘层来形成接触孔；执行处理以降低绝缘层的表面上的杂质浓度；以及清洗接触孔。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求2011年2月28日提交的申请号为10-2011-0017805的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。
技术领域
本发明的示例性实施例涉及一种制造半导体器件的方法，更具体而言涉及一种可以保证接触孔之间的适当的尺寸余量的半导体器件制造方法。
背景技术
由于半导体器件集成度随着30nm以下的工艺技术的发展而提高，栅、位线、通孔、接触孔等的图案的临界尺寸(CD)(例如线宽)变得更小，因此形成适当的图案变得更加困难。特别是，随着集成度的提高，图案的高宽比也增大，因此，更加难以执行形成层间电介质(inter-layerdielectric，ILD)层的工艺。
这里，可以使用诸如正硅酸四乙酯(TEOS)层、高密度等离子体(HDP)层、或硼磷硅酸盐玻璃(BPSG)层的绝缘层用于层间电介质层。但是，由于作为间隙填充材料有限制，TEOS层或HDP层难以用作层间电介质层。
根据另一个实例，使用旋涂电介质(SOD)层的方法可以用来获得良好的间隙填充性能。在此，通过经由旋涂法涂敷基于聚硅氮烷的材料(如，全氢聚硅氮烷(PSZ))并执行高温热处理来形成SOD层。形成基于聚硅氮烷的SOD层的工艺相对简单并且具有高吞吐量。
然而，通常利用在约850℃或更高的温度下执行的热处理来形成基于聚硅氮烷的SOD层，其中，由于在热处理期间产生的烟(fume)的原因而可能发生组分变化和体积收缩，并因此引起图案形状的变形。由于基于聚硅氮烷的SOD层的内部部分和下部部分倾向于没有完全致密化，因此在后续工艺期间可能产生空隙。
由于以上讨论的现有的实例的特征的原因，通常使用硼磷硅酸盐玻璃(BPSG)来形成层间电介质层。
BPSG层的优点在于，可以通过增加层中的硼和磷的浓度以及增加后续退火工艺的温度来提高其间隙填充性能。
图1是说明根据现有技术的制造半导体器件的方法的截面图。
参照图1，通过对衬底11执行浅沟槽隔离(STI)工艺来形成填充沟槽的隔离层12。然后，在衬底11之上形成接触插塞13。
然后，在包括接触插塞13的衬底结构之上形成层间电介质层14。层间电介质层14包括BPSG。通过化学机械抛光(CMP)工艺将层间电介质层14平坦化。
然后，通过刻蚀层间电介质层14形成接触孔15，然后通过清洁工艺清洁所述接触孔15。
根据一个实例，当硼和/或磷的浓度较高时，用作层间电介质层14的BPSG可能产生诸如磷酸硼(BPO4)微晶的副产物。在这种情况下，可能难以执行CMP工艺。另外，对于在干法刻蚀工艺和湿法刻蚀工艺期间使用的刻蚀剂，BPSG具有比氧化硅(SiO2)层更快的刻蚀速率，其中，如果严格地执行清洁工艺，则在所得结构中可能产生桥接16。
因此，能够通过在暴露的BPSG上局部地诱导致密化而在刻蚀工艺期间最小化/减少层间电介质层损失的半导体器件制造方法会是有用的。
发明内容
本发明的示例性实施例针对一种可以防止在清洁工艺期间因层间电介质层的损失而形成桥接的半导体器件制造方法。
根据本发明一个示例性实施例，一种制造半导体器件的方法包括以下步骤：形成含有杂质的绝缘层；通过刻蚀绝缘层来形成接触孔；执行降低绝缘层的表面的杂质浓度的处理；以及清洗接触孔。
根据本发明另一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个图案；形成层间电介质层以间隙填充图案之间的间隔，其中层间电介质层含有磷作为杂质；通过刻蚀层间电介质层来形成接触孔；执行降低层间电介质层的表面上的杂质的浓度的处理；以及清洗接触孔。
根据本发明另一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成第一接触插塞；在第一接触插塞之上形成硼磷硅酸盐玻璃(BPSG)层；通过刻蚀BPSG层形成暴露出第一接触插塞的接触孔；通过使用将硫酸和过氧化氢混合所制备的溶液，对接触孔的侧壁执行处理；清洗接触孔；以及在接触孔中形成第二接触插塞。
附图说明
图1是说明根据现有技术的制造半导体器件的方法的截面图。
图2是说明根据本发明一个示例性实施例的对绝缘层执行预处理的预处理方法的截面图。
图3A至图3E是描述根据本发明一个示例性实施例的利用预处理方法制造半导体器件的方法的截面图。
图4A和图4B是示出根据本发明一个示例性实施例的在预处理之后硼磷硅酸盐玻璃(BPSG)层中的硼和磷的浓度的图。
图5A是示出根据本发明一个示例性实施例的在预处理之后BPSG层中的硼和磷的浓度的图。
图5B是示出在预处理之后BPSG层的湿法刻蚀速率的图。
图6A和图6B是示出在预处理之后最小线条的临界尺寸降低的照片。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，并且不应被解释为限定于本文所列的示例性实施例。另外，提供这些示例性实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和示例性实施例中表示相同的部分。
附图并非按比例绘制，并且在某些情况下，为了清楚地示出示例性实施例的特征，可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，而且还表示在第一层与第二层或衬底之间存在第三层的情况。
图2是说明根据本发明一个示例性实施例的对绝缘层执行预处理的截面图。
参照图2，在衬底100之上形成含有硼(B)和磷(P)的绝缘层101作为层间电介质(ILD)层。在此，绝缘层101含有硼和磷中的至少一种杂质。例如，绝缘层101可以包括含有硼(B)和磷(P)的BPSG、含有磷(P)的磷硅酸盐玻璃(PSG)和含有硼(B)的硼硅酸盐玻璃(BSG)。另外，绝缘层101可以被形成为将形成在衬底100之上的图案之间的间隙进行间隙填充。可以通过化学机械抛光(CMP)工艺使绝缘层101的表面平坦化。
然后，执行预处理102。使用预处理溶液来执行预处理102。通过将催化剂和氧化剂混合来制备预处理溶液，所述催化剂捕获绝缘层101中的杂质(例如硼(B)和/或磷(P))，所述氧化剂对由催化剂去除杂质之后的区域进行氧化。催化剂可以是具有较小的酸解离常数(pKa)的任何合理适用的酸。催化剂的实例包括高氯酸、氢碘酸、氢溴酸、盐酸、过氧单硫酸和硫酸。前述酸的酸解离常数(pKa)在约-10至约1的范围。具有这种较小的酸解离常数(pKa)的酸被认为是强酸，并且可以是无机酸或有机酸。预处理溶液含有约10％重量至约40％重量的这种酸。氧化剂可以是任何合理适用的水性溶液。例如，氧化剂可以是过氧化氢(H2O2)、臭氧(O3)等。预处理溶液可以含有约1％重量至约10％重量的氧化剂。催化剂与氧化剂的混合比可以在约4∶1至约50∶1的范围，其中4∶1的预处理溶液比50∶1的预处理溶液具有更高的氧化剂比例。
通过在室温至约250℃的温度下将衬底100浸入预处理溶液中约5分钟至约60分钟来执行预处理102工艺。根据一个实例，在约90℃至约250℃的温度下执行预处理102。在此，随着执行预处理102的温度的升高，杂质去除和致密化(例如获得更高的密度和/或硬度)增强。
在此，由预处理102引起的杂质去除和致密化取决于执行预处理的时长、混合比以及所使用的温度。例如，随着执行预处理的时长变得更长、氧化剂在预处理溶液中的比例变得更大、或所使用的温度升高，杂质去除和致密化增强。
在预处理102之后进行清洗工艺和干燥工艺。对于清洗工艺，可以使用乙醇和/或水。干燥工艺可以在异丙醇(IPA)和氮气(N2)的气氛下执行。
如上所述，当执行预处理102时，绝缘层101的表面被致密化。
使绝缘层101的表面致密化的工艺如下。
如上所述，通过使用具有较小的酸解离常数(pKa)的材料对含有硼(B)和磷(P)中的至少任一种杂质的绝缘层执行预处理。含有硼和/或磷的绝缘层的实例包括BPSG、PSG和BSG。
在此，使用酸解离常数(pKa)作为定量地表示酸强度的指标。更具体而言，考虑由酸释放质子的解离反应，并且根据一个实例用平衡整数Ka或其负常用对数(-log)(pKa)来表示解离反应。如上所述，pKa越小，酸越强。根据一个实例，具有较小的酸解离常数(pKa)的材料可以是酸性水性溶液。具有较小的酸解离常数(pKa)的材料为强酸性材料。在本发明的示例性实施例中，强酸具有范围在约-10至约1的酸解离常数(pKa)。强酸包括酸解离常数(pKa)在约-10至约1的范围的无机酸和有机酸。强酸的使用可以缩短预处理时间并且使绝缘层的致密化最大化。如果使用较弱的酸，则花费更长的时间执行预处理，并且由于预处理花费更长的时间，可能会破坏绝缘层周围的材料。
根据所述示例性实施例，水性溶液成为氧化剂，强酸成为去除杂质的催化剂。因此，当使用含有其中溶解了强酸的水性溶液的预处理溶液对BPSG、PSG和BSG执行预处理时，绝缘层的表面被脱水和/或氧化，并因此进一步使所述表面致密化(例如获得更高的密度和/或硬度)。例如，硼(B)和磷(P)在存在强酸的情况下溶解，由溶解的硼(B)和磷(P)在先占据的空隙被氧化剂氧化。这样，绝缘层变得致密化从而形成致密层103。另外，存在于绝缘层101中的B2O3、P2O3和P2O5从高酸性预处理溶液中接收酸性的质子从而形成离子，诸如硼酸(B(OH)3)、四羟基硼酸根离子、磷酸根离子、磷酸氢根离子和磷酸二氢根离子。由此形成的离子在水性溶液中经历溶解并在清洗工艺期间被去除。在前述工艺中，从绝缘层的表面去除硼和磷，其中在所述表面上硼和磷的浓度变得更低。利用保留下来的结构，可以降低后续清洗工艺期间BPSG的损失，并且可以保证CD余量。
如上所述，当硼和磷在存在强酸的情况下溶解时，硼和磷的浓度可以被降低。当绝缘层内的硼和磷的浓度降低时，可以防止向相邻材料的扩散，从而提高半导体器件的可靠性。在对间隙进行间隙填充之后，硼和磷的浓度的降低不影响绝缘层101的绝缘特性。在此，高浓度的硼和磷已经有助于提高绝缘层101的间隙填充特性，随后的硼和磷浓度的降低不会引起功能性损害。
根据以上描述，由于使用了通过将催化剂(强酸)和氧化剂混合所制备的预处理溶液来执行预处理102——其中所述催化剂诱导含有硼和磷的绝缘层101(例如BPSG和PSG)的致密化且所述氧化剂用于产生氧化——所以绝缘层101被致密化。结果，在后续执行清洗工艺的过程中不会产生相邻材料的损失。
在预处理102期间产生的副产物可以在后续的清洗工艺和干燥工艺期间被适当地去除，而不会导致对所得结构的损坏。
图3A至图3E是描述根据本发明一个示例性实施例的使用预处理方法制造半导体器件的方法的截面图。
参照图3A，通过浅沟槽隔离(STI)工艺在衬底201之上形成隔离层202以填充沟槽。根据另一个实例，隔离层202可以是旋涂电介质(SOD)层或高密度等离子体(HDP)氧化物层。
在衬底201之上形成第一接触插塞203。第一接触插塞203可以是着陆插塞(landingplug)，并且可以由多晶硅形成。虽然未在图中示出，但是可以在衬底201中形成掩埋栅。
然后，在包括第一接触插塞203的衬底结构之上形成层间电介质层204。层间电介质层204可以是含有硼(B)和磷(P)中的至少任一种杂质的绝缘层。例如，层间电介质层204包括含有杂质的氧化硅层。层间电介质层204可以包括含有硼(B)和磷(P)的BPSG、含有磷(P)的PSG或含有硼(B)的BSG。
参照图3B，通过刻蚀层间电介质层204来形成接触孔205。在此，接触孔205可以是位线接触孔或储存节点接触孔。在此，为了说明的目的，假设接触孔205是储存节点接触孔。
接触孔205暴露出第一接触插塞203的表面。另外，在构成每个接触孔205的轮廓的侧壁上暴露出层间电介质层204。
参照图3C，执行预处理206。使用预处理溶液执行预处理206。预处理溶液是含有催化剂和氧化剂的溶液，其中所述催化剂用于去除层间电介质层204中的杂质(硼(B)和/或磷(P))，所述氧化剂用于将去除了杂质的区域氧化。催化剂包括具有较小的酸解离常数(pKa)的酸。催化剂的实例包括高氯酸、氢碘酸、氢溴酸、盐酸、过氧单硫酸和硫酸。以上酸的酸解离常数(pKa)在约-10至约1的范围。具有这种小的酸解离常数(pKa)的酸被认为是强酸，并且可以是无机酸或有机酸。预处理溶液含有约10％重量至约40％重量的这种酸。氧化剂可以是任何合理适用的水性溶液。例如，氧化剂可以是过氧化氢(H2O2)、臭氧(O3)等。预处理溶液可以含有约1％重量至约10％重量的氧化剂。催化剂与氧化剂的混合比可以在约4∶1至约50∶1的范围，其中4∶1的预处理溶液比50∶1的预处理溶液具有更高的氧化剂比例。
通过在室温至约250℃的温度下将衬底201浸入预处理溶液中约5分钟至约60分钟来执行预处理206工艺。根据一个实例，预处理206在约90℃至约250℃的温度下执行。在此，随着执行预处理206的温度的升高，杂质去除和致密化增强。
在此，由预处理206引起的杂质去除和致密化取决于执行预处理的时长、混合比以及所使用的温度。例如，随着预处理时间变得更长、氧化剂在预处理溶液中的比例变得更大、以及所使用的温度升高，致密化和杂质去除增强。
在预处理206之后进行清洗工艺和干燥工艺。对于清洗工艺，可以使用乙醇和/或水。干燥工艺可以在异丙醇(IPA)和氮气(N2)的气氛下执行。
如上所述，当执行预处理206时，每个接触孔205侧壁上的层间电介质层204的表面致密化。据此，形成致密层207。致密层207是具有降低的硼(B)和磷(P)浓度的氧化硅层。致密层207比未处理的BPSG、PSG和BSG更致密。在本发明的所述示例性实施例中，强酸具有范围在约-10至约1的酸解离常数(pKa)。强酸可以是具有范围在约-10至约1的酸解离常数(pKa)的无机酸或有机酸。强酸的使用可以缩短预处理时间并且使层间电介质层204的的致密化效果最大化。如果使用酸解离常数(pKa)为1或更大的弱酸，则花费较长的时间执行预处理，并且由于预处理时间长的原因，可能会损坏层间电介质层204周围的材料。
如上所述，通过用强酸溶解硼(B)和磷(P)，可以获得层间电介质层204中的硼(B)和磷(P)的浓度。当层间电介质层204中硼(B)和磷(P)的浓度降低时，可以防止向相邻材料的扩散，从而提高半导体器件的可靠性。在将间隙进行间隙填充之后，硼和磷浓度的降低不影响层间电介质层204的绝缘特性。在此，高浓度的硼(B)和磷(P)已经有助于提高层间电介质层204的间隙填充特性，随后的硼和磷的浓度的降低不会引起功能性损害。
根据以上描述，由于使用了通过将催化剂(强酸)和氧化剂混合所制备的预处理溶液来执行预处理206——其中所述催化剂诱导含有硼(B)和磷(P)的层间电介质层204(例如BPSG和PSG)的致密化且所述氧化剂用于产生氧化——因此层间电介质层204变得致密化。结果，执行预处理206，并由于存在致密层207的原因，在后续执行的清洗工艺的过程中不会产生层间电介质层204的损失。
在预处理206期间产生的副产物可以在后续清洗工艺和干燥工艺期间被适当地去除，而不会引起对所得结构的损伤。
参照图3D，执行清洗工艺208。执行清洗工艺208以便为后续形成第二接触插塞提供便利。清洗工艺208包括使用气体执行的干法清洗工艺和/或使用溶液执行的湿法清洗工艺。根据一个实例，使用缓冲氧化物刻蚀剂(BOE)溶液执行清洗工艺208。
尽管会严格地执行清洗工艺208，但是由于每个接触孔205侧壁上的硼(B)和磷(P)浓度降低的原因，可以降低层间电介质层204的损失。据此，可以适当地保证接触孔205之间的临界尺寸(CD)余量。
参照图3E，形成填充接触孔205的第二接触插塞209。第二接触插塞209可以是储存节点接触插塞，并且可以由多晶硅或金属形成。根据一个实例，沉积多晶硅或金属，直到填满接触孔205为止，并且可以通过执行化学机械抛光(CMP)工艺使接触孔205彼此分隔开。
图4A和图4B是示出根据本发明一个示例性实施例的在预处理之后的硼磷硅酸盐玻璃(BPSG)层中的硼和磷的浓度的图。
参照图4A和图4B，当通过刻蚀BPSG层形成图3C中的接触孔205并且执行使用硫酸过氧化物混合物(sulfuricacidperoxidemixture，SPM)的预处理时，构成每个接触孔的轮廓的侧壁上的硼(B)的浓度(300)和磷(P)的浓度(320)显著地降低直至表面以下的某一深度。如图所示，浓度310表示硼(B)的降低的浓度，而浓度330表示磷(P)的降低的浓度。
<实验例1>
在实验例1中，通过使用平面晶片来测量硼(B)和磷(P)的浓度变化。
在平面硅晶片之上沉积厚度约为的硼磷硅酸盐玻璃(BPSG)层，并且在约750℃执行退火工艺。然后，通过“接触”化学机械抛光(CMP)工艺将BPSG层去除约然后，测量BPSG层中的硼(B)和磷(P)的％重量浓度。然后，BPSG层经历使用各种酸性水性溶液的预处理，并测量BPSG层中的硼(B)和磷(P)的％重量浓度。结果表明，预处理使BPSG层中的硼(B)和磷(P)的％重量浓度下降到某种程度。当使用缓冲氧化物刻蚀剂(bufferedoxideetchant，BOE)执行湿法刻蚀工艺时，刻蚀速率降低。
图5A示出了在对BPSG层执行预处理之后硼(B)和磷(P)的浓度差。从图5A中可以看出，预处理前后的浓度差(Δ)较大。预处理前后的浓度差具有不同的大小，并且反映了预处理条件诸如时间、温度等的差别。在此，当不执行预处理时，硼(B)和磷(P)的浓度几乎不存在变化。
图5B示出了对BPSG层执行预处理之后的湿法刻蚀速率。从图5B中可以看出，当执行使用BOE溶液的后续清洗工艺时，刻蚀速率显著降低。虽然存在湿法刻蚀速率的差别，但是这是因为在预处理期间诸如时间、温度等的条件不同。在此，当不执行预处理时，后续清洗工艺中产生约的损失。
在图5A和图5B中，样品酸A、B、B’、B”和C具有以下预处理条件。
酸A的预处理条件为H2SO4∶H2O2＝10∶1、180℃和600秒。
酸B的预处理条件为H2SO4∶H2O2＝4∶1、120℃和450秒。
酸B’的预处理条件为H2SO4∶H2O2＝4∶1、120℃和1800秒。
酸B”的预处理条件为H2SO4∶H2O2＝4∶1、120℃和3600秒。
酸C的预处理条件为H2SO4∶H2O2＝50∶1、80℃和450秒。
<实验例2>
在实验例2中，通过使用图案晶片来保证BPSG的临界尺寸余量。
在平面硅晶片之上沉积厚度约为的BPSG层，并且在约750℃执行退火工艺。随后，通过“接触”CMP工艺将BPSG层去除约随后，通过掩模工艺和刻蚀工艺形成具有长轴约为115nm、短轴约为66nm的孔的图案。随后，根据是否执行使用酸性水性溶液的预处理来执行分割工艺，然后使用缓冲氧化物刻蚀剂执行清洗工艺。在此，酸性水性溶液是SPM溶液。
图6A和图6B是示出预处理之后最小线条的临界尺寸(CD)降低的照片。
从图6A和图6B中可以看出，当对孔之间的BPSG最小线条的临界尺寸进行比较时，通过使用酸性水性溶液，损失减少约7nm至约10nm。这里，例如，当未执行预处理时，BPSG最小线条的临界尺寸约为15nm，而执行预处理时，BPSG最小线条的临界尺寸约为23nm。
根据本发明的一个示例性实施例，由于在形成半导体器件的通孔和/或接触孔期间当暴露出绝缘层例如BPSG、PSG或BSG时执行预处理，因此可以诱导绝缘层的表面被致密化。由于绝缘层的所得的致密表面的原因，在后续清洁工艺期间可以使绝缘层的损失最小化，从而降低产生桥接和其它缺陷的频率。
虽然已经以具体示例性实施例的方式描述了本发明，但是对于本领域技术人员来说明显的是，在不脱离所附权利要求限定的本发明的精神和范围的情况下可以进行各种变化和修改。

Claims (18)

1.一种制造半导体器件的方法，包括以下步骤：
形成含有杂质的绝缘层；
通过刻蚀所述绝缘层来形成接触孔；
执行处理以降低所述绝缘层的表面上的杂质浓度；以及
清洗所述接触孔，
其中，所述处理是使用通过将催化剂和氧化剂混合所制备的处理溶液来执行的，所述催化剂用于从所述表面去除所述杂质，所述氧化剂用于氧化因去除所述杂质而在所述表面上产生的空隙。
2.如权利要求1所述的方法，其中，所述催化剂包括具有范围在-10至1的酸解离常数pKa的酸。
3.如权利要求1所述的方法，其中，所述催化剂包括选自高氯酸、氢碘酸、氢溴酸、盐酸、过氧化单硫酸和硫酸中的酸。
4.如权利要求1所述的方法，其中，所述催化剂以10％重量至40％重量的量包含在所述处理溶液中。
5.如权利要求1所述的方法，其中，所述氧化剂包括过氧化氢或臭氧。
6.如权利要求1所述的方法，其中，在所述处理溶液中所述催化剂与所述氧化剂的重量混合比在4:1至50:1的范围。
7.如权利要求1所述的方法，其中，在90℃至250℃的温度下执行所述处理5分钟至60分钟。
8.如权利要求1所述的方法，还包括以下步骤：
在所述处理之后执行清洗工艺和干燥工艺。
9.如权利要求1所述的方法，其中，所述绝缘层包括选自硼磷硅酸盐玻璃、磷硅酸盐玻璃和硼硅酸盐玻璃中的至少一种。
10.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成多个图案；
形成层间电介质层以间隙填充所述图案之间的间隔，其中所述层间电介质层含有磷作为杂质；
通过刻蚀所述层间电介质层来形成接触孔；
执行用于降低所述层间电介质层的表面上的所述杂质的浓度的处理；以及
清洗所述接触孔，
其中，所述处理是使用通过将催化剂和氧化剂混合所制备的处理溶液来执行的，所述催化剂用于从所述表面去除所述杂质，所述氧化剂用于氧化因去除所述杂质而在所述表面上产生的空隙。
11.如权利要求10所述的方法，其中，使用硫酸过氧化物混合物SPM溶液来执行所述处理，所述SPM溶液是通过将硫酸和过氧化氢混合所制备的。
12.如权利要求10所述的方法，其中，使用硫酸过氧化物混合物SPM溶液来执行所述处理，所述SPM溶液是通过以4:1至50:1的重量比将硫酸和过氧化氢混合所制备的。
13.如权利要求10所述的方法，其中，在90℃至250℃的温度下使用硫酸过氧化物混合物SPM溶液来执行所述处理5分钟至60分钟，所述SPM溶液是通过将硫酸和过氧化氢混合所制备的。
14.如权利要求10所述的方法，其中，在90℃至250℃的温度下使用硫酸过氧化物混合物SPM溶液来执行所述处理5分钟至60分钟，所述SPM溶液是通过以4:1至50:1的重量比将硫酸和过氧化氢混合所制备的。
15.如权利要求10所述的方法，还包括以下步骤：
在所述处理之后执行清洗工艺和干燥工艺。
16.如权利要求10所述的方法，其中，所述层间电介质层包括硼磷硅酸盐玻璃BPSG或磷硅酸盐玻璃PSG。
17.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成第一接触插塞；
在所述第一接触插塞之上形成硼磷硅酸盐玻璃BPSG层；
通过刻蚀所述BPSG层形成暴露出所述第一接触插塞的接触孔；
通过使用将硫酸和过氧化氢混合所制备的溶液，对所述接触孔的侧壁执行处理；
清洗所述接触孔；以及
在所述接触孔中形成第二接触插塞。
18.如权利要求17所述方法，其中，所述处理包括从所述BPSG层去除硼和磷以产生空隙以及氧化所述空隙以便使所述接触孔的侧壁致密化，与致密化之前相比所述侧壁不易于因为所述接触孔的清洗而受到损伤。
CN201210020867.4A 2011-02-28 2012-01-30 制造半导体器件的方法 Active CN102651307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110017805A KR20120098095A (ko) 2011-02-28 2011-02-28 반도체장치 제조 방법
KR10-2011-0017805 2011-02-28

Publications (2)

Publication Number Publication Date
CN102651307A CN102651307A (zh) 2012-08-29
CN102651307B true CN102651307B (zh) 2016-06-29

Family

ID=46693284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210020867.4A Active CN102651307B (zh) 2011-02-28 2012-01-30 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8450211B2 (zh)
KR (1) KR20120098095A (zh)
CN (1) CN102651307B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158593A (zh) * 2016-09-26 2016-11-23 上海先进半导体制造股份有限公司 制造半导体的工艺方法
CN108538818A (zh) * 2017-05-19 2018-09-14 睿力集成电路有限公司 一种高深径比孔洞的制备方法及结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159076A (zh) * 1995-11-20 1997-09-10 现代电子产业株式会社 半导体器件的平整方法
CN1159489A (zh) * 1995-12-16 1997-09-17 现代电子产业株式会社 晶片表面平面化的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US6008117A (en) * 1996-03-29 1999-12-28 Texas Instruments Incorporated Method of forming diffusion barriers encapsulating copper
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
KR100316603B1 (ko) * 1999-12-23 2001-12-12 황인길 반도체 소자의 층간 절연막 제조 방법
KR20050024010A (ko) 2003-09-04 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR20060099608A (ko) 2005-03-14 2006-09-20 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same
KR20080092538A (ko) 2007-04-12 2008-10-16 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR100965008B1 (ko) 2007-12-28 2010-06-21 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159076A (zh) * 1995-11-20 1997-09-10 现代电子产业株式会社 半导体器件的平整方法
CN1159489A (zh) * 1995-12-16 1997-09-17 现代电子产业株式会社 晶片表面平面化的方法

Also Published As

Publication number Publication date
US20120220124A1 (en) 2012-08-30
CN102651307A (zh) 2012-08-29
US8450211B2 (en) 2013-05-28
KR20120098095A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5091428B2 (ja) 半導体装置の製造方法
CN105355540B (zh) 半导体器件及其制造方法
TWI248159B (en) Manufacturing method for shallow trench isolation with high aspect ratio
WO2014115600A1 (ja) 半導体装置の製造方法
JP4672400B2 (ja) 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP2002075928A (ja) 化学機械的研磨（ｃｍｐ）工程用スラリー及びこれを用いた半導体素子の製造方法
KR100546386B1 (ko) 보이드를 방지할 수 있는 반도체 디바이스의 ｓｔｉ막형성방법
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
CN102651307B (zh) 制造半导体器件的方法
TW567577B (en) Method of forming a post shallow trench isolation structure
US6716718B2 (en) Method of producing a semiconductor device
US8012831B2 (en) Method of forming isolation layer of flash memory device
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
CN103531531B (zh) 一种用于制造半导体器件的方法
CN103515353B (zh) 一种光刻胶填充式金属互连结构及其制造方法
KR100244299B1 (ko) 반도체소자의 격리영역 및 그 형성방법
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
TW434800B (en) Method for forming shallow trench isolation on a semiconductor chip
KR100502671B1 (ko) 반도체 소자의 갭필 방법
US20050103744A1 (en) Zeolite - sol gel nano-composite low k dielectric
KR100427717B1 (ko) 반도체 소자 제조방법
KR101069438B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100681212B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2011204783A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant