DE4108394A1 - Verfahren zum herstellen eines siliziumsubstrats fuer eine halbleitereinrichtung - Google Patents

Verfahren zum herstellen eines siliziumsubstrats fuer eine halbleitereinrichtung

Info

Publication number
DE4108394A1
DE4108394A1 DE19914108394 DE4108394A DE4108394A1 DE 4108394 A1 DE4108394 A1 DE 4108394A1 DE 19914108394 DE19914108394 DE 19914108394 DE 4108394 A DE4108394 A DE 4108394A DE 4108394 A1 DE4108394 A1 DE 4108394A1
Authority
DE
Germany
Prior art keywords
silicon
heat treatment
wafer
blank
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914108394
Other languages
English (en)
Other versions
DE4108394C2 (de
Inventor
Nobuyuki Akiyama
Mitsuo Kono
Junsuke Tomioka
Shiro Yoshino
Tetsuro Akagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp, Komatsu Electronic Metals Co Ltd filed Critical Sumco Techxiv Corp
Priority to DE19914108394 priority Critical patent/DE4108394C2/de
Publication of DE4108394A1 publication Critical patent/DE4108394A1/de
Application granted granted Critical
Publication of DE4108394C2 publication Critical patent/DE4108394C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines (Spiegel-)Wafers für eine Halbleitereinrichtung.
Ein (Spiegel-)Wafer wird normalerweise als Siliziumsub­ strat für eine IC-Schaltung oder eine Schaltung mit sehr hohem Integrationsgrad (VLSI) verwendet. Zur Her­ stellung des (Spiegel-)Wafers wird ein einkristalliner Siliziumstab (Rohling) in Scheiben zerschnitten, ge­ läppt, abgeschrägt und geätzt, d. h. chemisch behandelt. Es existiert ein weiterer Typ eines Spiegelwafers, zu dessen Herstellung ein einkristalliner Silizium-Rohling scheibenweise zerschnitten, geläppt, abgeschrägt, ge­ ätzt und zudem poliert, d. h. physikalisch behandelt wird.
Derzeit werden die meisten Siliziumsubstrate einer Getter-Behandlung unterzogen. Beispielsweise wird, wenn einkristallines Silizium im Ziehverfahren hergestellt wird, Sauerstoff von etwa 1017×1017 bis 20×1017 Atomen/cc (ausgedrückt durch die frühere ASTM-Norm) dem gezogenen Kristall zugeführt, da der die Schmelze ent­ haltende Tiegel normalerweise aus Quarz besteht. Bei der Herstellung einer Halbleitereinrichtung wird der eingeführte Sauerstoff durch Wärmebehandlung übersät­ tigt und zwecks Bildung von Microstörungen ausgefällt. Da sich durch die aufgrund der Ausfällung des Sauer­ stoffs entstandenen Störungen (Kristallgitter-Defekte) ein Getter- oder Fangplatz für eine Verunreinigung (Donator) erzeugen läßt, wird die Getter-Methode, bei der die Defekte infolge der Ausfällung des Sauerstoffs ausgenutzt werden, als "Intrinsic-Gettern" (Leitfähig­ keits-Gettern) bezeichnet (im folgenden mit "IG" abge­ kürzt). Diese Art des Getterns findet weite Anwendung als eines von mehreren Reinigungs-Getterverfahren. Als Intrinsic-Getterverfahren sind Wärmebehandlung bei niedriger Temperatur, zweistufige Wärmebehandlung bei niedriger und anschließend hoher Temperatur und zwei­ stufige Wärmebehandlung bei hoher und anschließend niedriger Temperatur vorgeschlagen worden. Diese Wärme­ behandlungsverfahren sind beispielsweise in "Electronic Materials", 10. Sept. 1980, Anhang, pp. 20 bis 28 (micro defects) beschrieben, wo erläutert wird, daß die Lebensdauer einer MOS-Diode durch die bei hoher und an­ schließend niedriger Temperatur erfolgende zweistufige Wärmebehandlung verlängert wird.
Bisher wurde angenommen, daß aufgrund der Verbesserung der Lebensdauer auch die Haltezeit und die Zuverlässig­ keit von MOS-Speicher-ICs verbessert wird.
Von den Erfindern durchgeführte Tests haben jedoch er­ geben, daß bei der Spiegelwafer-Herstellung mittels IG-Behandlung die Haltezeit und die Zuverlässigkeit der IC-Einrichtungen nicht zufriedenstellend sind und somit die Spiegelwafer zur Herstellung der betreffenden Ein­ richtungen nicht geeignet sind.
Zur Erzielung eines zufriedenstellenden IG-Effektes ist es notwendig, die Menge an ausgefälltem Sauerstoff präzise zu steuern. Tatsächlich ist jedoch normaler­ weise die Sauerstoffausfällung des wärmebehandelten Spiegelwafers Schwankungen unterworfen, die aufgrund von Unterschieden in der Wärmehysterese des Kristalls während des Ziehens entstehen.
Es ist Aufgabe der Erfindung, ein zur Bildung einer Halbleitereinrichtung geeignetes Siliziumsubstrat mit verbesserten Eigenschaften zu schaffen, bei dem sich ein zufriedenstellender Intrinsic-Getter-Effekt erzie­ len läßt.
Zur Lösung der Aufgabe wird ein Verfahren nach Anspruch 1 vorgeschlagen.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen aufgeführt.
Bei Experimenten zur Haltezeit und Zuverlässigkeit von Halbleitereinrichtungen hat sich als besonders vorteil­ haft erwiesen, einen Spiegelwafer zu verwenden, der einer zweistufigen Wärmebehandlung bei hoher und an­ schließend niedriger Temperatur ausgesetzt und dessen Oberflächenschicht dann mit einem Spiegel-Finish ver­ sehen wurde.
Im einzelnen wird bei dem erfindungsgemäßen Verfahren zum Herstellen eines Siliziumsubstrats aus einem Sili­ ziumhalbleiterrohling, der im Zieh-Verfahren unter Ver­ wendung eines Quarztiegels erzeugt wurde, ein Wafer aus dem Siliziumhalbleiterrohling gebildet, dann in einem Zwischenschritt einem Prozeß wie etwa Ätzen, Polieren und zweistufiger Wärmebehandlung bei hoher und an­ schließend niedriger Temperatur ausgesetzt, und darauf­ hin wird die Oberflächenschicht des Wafers entfernt.
Ein erfindungswesentliches Merkmal besteht im Entfernen der Oberflächenschicht nach der zweistufigen, bei hoher und niedriger Temperatur erfolgenden Wärmebehandlung. Vorzugsweise beträgt die Dicke der zu entfernenden Oberflächenschicht 0,2 bis 20 µm. Noch günstiger ist es, wenn die Stärke der abzunehmenden Oberflächen­ schicht 0,5 bis 20 µm beträgt.
Ein Teil des durch das Zieh-Verfahren in den Kristall eingedrungenen Sauerstoffs wird aufgrund der beim Ziehen auftretenden Wärmehysterese in Donatoren umge­ wandelt. Folglich zeigt der gezogene Kristall nicht denjenigen Widerstand, der durch die vorab zugefügten Verunreinigungen, etwa Phosphor und Bor, bestimmt ist. Die aufgrund des Sauerstoffs in dem Kristall erzeugten Donatoren werden als "thermische Donatoren" bezeichnet.
Ein weiteres Merkmal der Erfindung besteht in einem vor der Herstellung des Siliziumspiegelwafers durchgeführ­ ten Prozeß zur Wärmebehandlung, um die Konzentration der thermischen Donatoren zu vergleichmäßigen (im fol­ genden bezeichnet als TD-Wärmebehandlung). Dieser Pro­ zeß läuft unter Wärmebehandlungsbedingungen ab, die in Abhängigkeit von der Konzentration der thermischen Donatoren des Kristalls bestimmt sind und erfolgt un­ mittelbar nach dem Ziehen eines einkristallinen Halb­ leiterrohlings, oder ein durch Schneiden des Rohlings entstandener Wafer wird dieser Art der Wärmebehandlung ausgesetzt.
Vorzugsweise ist die Temperatur bei der TD-Wärmebehand­ lung festgelegt, wobei die Behandlung bei einem Spie­ gelwafer mit höherer Konzentration der thermischen Donatoren für eine kürzere Zeitdauer durchgeführt wird, um die Menge an ausgefälltem Sauerstoff besser steuern zu können.
Der einkristalline Siliziumrohling, die einkristallinen Siliziumblöcke und -wafer, die durch Schneiden oder scheibenweises Abschneiden des Rohlings erhalten worden sind und bei denen die Konzentration der thermischen Donatoren in Abhängigkeit von dem Abschnitt des Roh­ lings, aus dem sie entstanden sind, unterschiedlich groß ist, werden in Abhängigkeit von der unmittelbar nach dem Ziehen des einkristallinen Siliziums in dem Kristall herrschenden Konzentration der thermischen Donatoren in verschiedenen Gruppen eingeteilt. Die Bedingungenen (Temperatur und Zeit) der TD-Wärmebehand­ lung sind für jede Gruppe in Abhängigkeit von der jeweiligen Konzentration der thermischen Donatoren be­ stimmt. Auf diese Weise wird der Sauerstoffausfällungs­ betrag ΔOi jedes Blocks oder Wafers, der anschließend einer IG-Wärmebehandlung und einer Simulation ausge­ setzt wird, auf einen gewünschten Wert gesteuert.
Durch diesen Prozeß läßt sich die TD-Konzentration in dem einkristallinen Silizium vergleichmäßigen. Folglich wird ein Siliziumsubstrat erzeugt, dessen Sauerstoff­ ausfällungsbetrag sich nahezu exakt auf einen bestimm­ ten Wert einstellen läßt. Da somit der Sauerstoff­ ausfällungsbetrag des Substrats wie gewünscht wählbar ist, läßt sich mit dem Substrat eine sehr zuverlässig funktionierende Halbleitereinrichtung herstellen.
Die Bedingungen der TD-Wärmebehandlung werden in Ab­ hängigkeit von der unmittelbar nach dem Ziehen herr­ schenden Konzentration der thermischen Donatoren be­ stimmt. Die Konzentration der thermischen Donatoren ist beispielsweise wie folgt bestimmt.
Die thermischen Donatoren "verschwinden" normalerweise durch IG-Wärmebehandlung, z. B. bei etwa 650°C und etwa 30 Minuten Dauer. Deshalb wird, um die Konzentration des thermischen Donators in dem Kristall unmittelbar nach dem Ziehen zu ermitteln, die Relation des Wider­ standes des Kristalls beim Ziehen zu demjenigen des Kristalls nach der bei etwa 650°C und etwa 30 Minuten Dauer erfolgenden Löschung der thermischen Donatoren verändert.
Bei der Ausführung der Erfindung werden die vor und nach der aufgrund der IG-Wärmebehandlung erfolgten Löschung der thermischen Donatoren herrschenden Wider­ standswerte der Wafer, die aus den Gruppen nach dem Czochralski-Verfahren hergestellten einkristallinen Siliziums gewählt ist, unter Verwendung von ASTM (F723-82) in Trägerkonzentrationen umgesetzt, und die Differenz zwischen den Widerständen wird errechnet. Die Konzentration der thermischen Donatoren des Wafers wird aus dieser Differenz errechnet. Beim N-Typ gilt: Die Konzentration der thermischen Donatoren ist gleich der Trägerkonzentration vor Löschung minus der Trägerkon­ zentration nach Löschung der thermischen Donatoren; es gilt also:
Konzentration der thermischen Donatoren = 5×1015 ((1/ρ1)-(1/ρ2)),
wobei ρ1 der Widerstand vor Löschung der Donatoren und ρ2 der Widerstand nach Löschung der Donatoren ist.
Im folgenden werden Ausführungsbeispiele der Erfindung im Zusammenhang mit den Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 die Schritte des erfindungsgemäßen Verfahrens;
Fig. 2 ein Schaubild der Relation zwischen der Halte­ zeit und der Anzahl der untersuchten Proben (Wafer); und
Fig. 3 eine geschnittene Teilansicht eines DRAM-Spei­ chers, bei dem ein gemäß dem Verfahren der Aus­ führungsform hergestellter Siliziumwafer verwen­ det wird.
Beispiel 1
Fig. 1(a) zeigt einen Siliziumwafer 1 vom P-Typ (ge­ schnitten entlang der Kristallebene 1-0-0) mit einem spezifischen Widerstand von 7 bis 10 Ω cm, einem Durch­ messer von 100 mm und einer Dicke von 525 µm. Der Wafer wird hergestellt, indem ein (Czochralski-) CZ-Einkri­ stall ohne Dislokation mit einer Sauerstoffkonzentra­ tion von 14 bis 18×1017 Atomen/cc (ausgedrückt durch ASTM - American Society for Testing Materials) in Scheiben geschnitten, abgeschrägt, geläppt, geätzt und spiegelpoliert wird; dieser Einkristall wird bei 1150°C für zwei Stunden wärmebehandelt und dann bei 700°C für acht Stunden einer Argon (Ar)-Atmosphäre ausgesetzt.
Anschließend wird gemäß Fig. 1(b) eine Oberflächen­ schicht 2 des Wafers, die eine Dicke von 0,5 bis 3 µm hat, durch Ätzen entfernt.
In dem Schaubild von Fig. 2 zeigt die Kurve A die Hal­ tezeit eines Wafers, bei dem die eine Stärke von 0,5 bis 3 µm aufweisende Oberflächenschicht abgenommen wurde, und die Kurve B zeigt die Haltezeit eines Wafers, dessen Oberflächenschicht nicht abgenommen wurde.
In Fig. 2 gibt die Abszisse die Haltezeit in Milli­ sekunden (ms) und die Ordinate die Anzahl der Wafer an. Wie aus Fig. 2 ersichtlich ist, ist die Haltezeit von Siliziumsubstrat, dessen Oberflächenschicht entfernt worden ist (Kurve A) größer als bei einem Siliziumsub­ strat, dessen Oberflächenschicht nicht entfernt worden ist (Kurve B). Somit lassen sich ungenügende Halte­ zeiten durch das Abnehmen der Oberfläche des Wafers beträchtlich verringern. Indem im Anschluß an die bei 1150°C und bei 700°C erfolgende Wärmebehandlung 0,5 bis 3 µm der Oberflächenschicht des Wafers abgenommen wer­ den, wird die Haltezeit merklich verbessert.
Beispiel 2
Wie bei Beispiel 1 wird ein Siliziumwafer 1 vom P-Typ mit einem spezifischen Widerstand von 7 bis 10 Ω cm, einem Durchmesser von 100 mm und einer Stärke von 525 µm hergestellt, indem ein CZ-Einkristall ohne Disloka­ tion mit einer Sauerstoffkonzentration von 14 bis 18× 1017 Atomen/cc (ausgedrückt durch ASTM) in Scheiben geschnitten, abgeschrägt, geläppt, geätzt und einer Spiegelpolitur unterzogen wird; dieser Einkristall wird bei 1150°C für zwei Stunden wärmebehandelt und dann bei 700°C für acht Stunden einer Argon (Ar)-Atmosphäre aus­ gesetzt.
Anschließend wird die Oberflächenschicht des Wafers in einer Stärke von 0,2 bis 0,5 µm durch Polieren des Wafers zum Spiegel entfernt.
Die dann durchgeführte Messung der Haltezeit des DRAM ergibt, daß die Haltezeit in ähnlichem Ausmaß wie bei Beispiel 1 verbessert wird und Unzulänglichkeiten be­ züglich der Haltezeit beträchtlich verringert werden.
Beispiel 3
Wie bei Beispiel 1 wird ein Siliziumwafer 1 vom P-Typ mit einem spezifischen Widerstand von 7 bis 10 Ω cm, einem Durchmesser von 100 mm und einer Stärke von 525 µm - der hergestellt wurde, indem ein CZ-Einkri­ stall ohne Dislokation mit einer Sauerstoffkonzentra­ tion von 14 bis 18×1017 Atomen/cc (ausgedrückt durch ASTM) in Scheiben geschnitten, abgeschrägt, geläppt, geätzt und spiegelpoliert wurde - bei 1150°C für zwei Stunden wärmebehandelt und dann bei 700°C für acht Stunden einer Argon (Ar)-Atmosphäre ausgesetzt.
Dann werden 2 bis 5 µm von der Oberfläche des Wafers durch Spiegelpolieren abgenommen.
Fig. 3 ist eine geschnittene Teilansicht eines DRAMs, das unter Verwendung des durch das Verfahren geschaf­ fenen Wafers hergestellt wurde. Messungen der Haltezeit bei dieser Einrichtung zeigen eine Verbesserung der Haltezeit ähnlich wie bei Beispiel 1 und eine beträcht­ liche Reduzierung von Siliziumsubstraten mit unzuläng­ lichen Haltezeit.
Beispiel 4
Ein Siliziumwafer 1 vom P-Typ (geschnitten entlang der Kristallebene 1-0-0) mit einem spezifischen Widerstand von 7 bis 10 Ω cm und einem Durchmesser von 100 mm wird hergestellt, indem ein CZ-Einkristall ohne Dislokation mit einer Sauerstoffkonzentration von 14 bis 18×1017 Atomen/cc (ausgedrückt durch ASTM) in Scheiben ge­ schnitten wird. Dann werden das Abschrägen und das Läppen durchgeführt, und durch Ätzen wird ein Spiegel­ wafer mit einer Dicke von 550 µm gebildet. Der Spiegel­ wafer wird in derselben Ar-Atmosphäre für sechzehn Stunden bei 1200°C und dann für acht Stunden bei 700°C wärmebehandelt. Durch Spiegelpolieren wird eine Ober­ flächenschicht von 5 bis 15 µm von dem Wafer abgenom­ men.
Bei Verwendung des auf diese Weise erzeugten Wafers erhält man einen DRAM-Speicher, der in der Schnitt­ ansicht dem in Fig. 3 gezeigten DRAM sehr ähnlich ist. Die Messung der Haltezeit dieses DRAM zeigt, daß diese im wesentlichen in gleichem Ausmaß wie bei der anfangs beschriebenen Ausführungsform verbessert ist und die Mängel bei der Haltezeit beträchtlich verringert sind.
Beispiel 5
Ein Siliziumwafer vom P-Typ (geschnitten entlang der Kristallebene 1-0-0) mit einem spezifischen Widerstand von 7 bis 10 Ω cm und einem Durchmesser von 100 mm wird hergestellt, indem ein CZ-Einkristall ohne Dislokation mit einer Sauerstoffkonzentration von 14 bis 18×1017 Atomen/cc (ausgedrückt durch ASTM) in Scheiben ge­ schnitten wird. Dann werden das Abschrägen und das Läppen durchgeführt, und durch Ätzen wird ein Spiegel­ wafer mit einer Dicke von 550 µm gebildet. Der Spiegel­ wafer wird in derselben Ar-Atmosphäre für sechzehn Stunden bei 1200°C und dann für acht Stunden bei 700°C behandelt. Durch Spiegelpolieren wird eine Oberflächen­ schicht von 15 bis 20 µm von dem Wafer abgenommen.
Unter Verwendung des auf diese Weise erzeugten Wafers wird ein MOS-Speicher-IC hergestellt. Eine Messung der Haltezeit ergibt, daß diese im wesentlichen in gleichem Ausmaß wie bei dem anfangs beschriebenen Beispiel ver­ bessert ist und die Mängel bei der Haltezeit beträcht­ lich verringert sind.
Wie in Beispiel 5 wird zu einem weiteren Test ein Sili­ ziumwafer vom P-Typ (geschnitten entlang der Kristall­ ebene 1-0-0) mit einem spezifischen Widerstand von 7 bis 10 Ω cm und einem Durchmesser von 100 mm herge­ stellt, indem ein CZ-Einkristall ohne Dislokation mit einer Sauerstoffkonzentration von 14 bis 18×1017 Atomen/cc (ausgedrückt durch ASTM) in Scheiben ge­ schnitten wird. Dann werden das Abschrägen und das Läppen durchgeführt, und durch Ätzen wird ein Spiegel­ wafer mit einer Dicke von 550 µm gebildet. Der Spiegel­ wafer wird in derselben Ar-Atmosphäre für sechzehn Stunden bei 1200°C und dann für acht Stunden bei 700°C behandelt. Dann wird im Unterschied zu Beispiel 5 durch Spiegelpolieren eine Oberflächenschicht von 25 bis 30 µm von dem Wafer abgenommen.
Unter Verwendung des auf diese Weise erzeugten Wafers wird ein MOS-Speicher-IC hergestellt. Bei einer Mes­ sung der Haltezeit lassen sich die erläuterten Verbes­ serungen nicht feststellen.
Anhand dieser letzten Untersuchung ist ersichtlich, daß die erforderliche Dicke der von dem Wafer abzunehmenden Oberschicht 0,5 bis 20 µm beträgt.
In den erläuterten Beispielen wird bei der zweistufigen Wärmebehandlung eine Ar-Atmosphäre verwendet. Ähnliche Ergebnisse lassen sich jedoch auch erzielen, wenn eine Stickstoffatmosphäre oder eine Atmosphäre aus einem Gasgemisch verwendet werden, bei der der Stickstoff­ atmosphäre 1% Sauerstoff zugefügt wird.
Beispiel 6
Wie bei Beispiel 5 wird ein Siliziumwafer vom P-Typ (geschnitten entlang der Kristallebene 1-0-0) mit einem spezifischen Widerstand von 7 bis 10 Ω cm und einem Durchmesser von 100 mm hergestellt, indem ein CZ-Ein­ kristall ohne Dislokation mit einer Sauerstoffkonzen­ tration von 14 bis 18×1017 Atomen/cm3 (ausgedrückt durch ASTM) in Scheiben geschnitten wird. Dann werden das Abschrägen und das Läppen durchgeführt, und durch Ätzen wird ein Spiegelwafer mit einer Dicke von 550 µm gebildet.
Die aus jedem Bereich des einkristallinen Siliziums scheibenartig herausgeschnittenen Wafer werden der IG-Wärmebehandlung ausgesetzt, um eine Überwachung durchführen zu können; die Widerstände vor und nach der IG-Behandlung werden unter Verwendung von ASTM (F728-82) in Trägerkonzentrationen umgesetzt; die Dif­ ferenz der Trägerkonzentrationen wird errechnet, und die unmittelbar nach dem Ziehen herrschende Konzentra­ tion der thermischen Donatoren wird errechnet. Auf der Basis dieser Rechnungen werden die Bedingungen der Wärmebehandlung errechnet, und unter den auf diese Weise erhaltenen Bedingungen werden die Wafer der TD- Wärmebehandlung unterzogen.
Anschließend werden die Wafer in derselben Ar-Atmo­ sphäre für sechzehn Stunden bei 1200°C und dann für acht Stunden bei 700°C behandelt. Dann wird durch Spie­ gelpolieren eine Oberflächenschicht von 5 bis 15 µm von jedem Wafer abgenommen.
Unter Verwendung des auf diese Weise erzeugten Wafers werden MOS-Speicher-ICs hergestellt. Eine Messung der Haltezeit jeder IC-Einrichtung zeigt die erläuterten Verbesserungen sowie die beträchtliche Reduzierung der Mängel bei der Haltezeit.
Wie aus der Beschreibung hervorgeht, wird, wenn gemäß der Erfindung hergestellte Wafer in MOS-Speicher-ICs, z. B. DRAMs, verwendet werden, die Haltezeit beträcht­ lich verbessert. Zudem werden durch mangelhafte Halte­ zeit bedingte Fehlfunktionen stark reduziert, so daß Nutzwert und Zuverlässigkeit der Halbleitereinrichtung erhöht werden.

Claims (6)

1. Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung, bei dem ein Silizium-Spie­ gelwafer gebildet und einer zweistufigen Wärmebehand­ lung ausgesetzt wird, die zunächst bei hoher Temperatur und anschließend bei niedriger Temperatur erfolgt, dadurch gekennzeichnet, daß nach dem Ausführen der zweistufigen Wärmebehandlung eine Oberflächenschicht des Silizium-Spiegelwafers ab­ genommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Schicht mit einer Dicke von 0,2 bis 20 µm von der Oberfläche des Silizium-Spiegelwafers abgenommen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß vor der Bildung des Silizium-Spiegelwafers ein Donatorenkonzentration-Vergleichmäßigungsschritt durch­ geführt wird, indem ein durch Ziehen aus einer Schmelze in einem Quarz-Tiegel entstandener einkristalliner Silizium-Rohling unter Bedingungen wärmebehandelt wird, die in Abhängigkeit von der Konzentration der thermi­ schen Donatoren in dem kristallinen Quarz-Rohling nach dem Zieh-Vorgang bestimmt sind, so daß die Konzentra­ tion der thermischen Donatoren gleichmäßig verteilt wird, und daß bei der Bildung des Silizium-Spiegelwafers der einkristalline Siliziumrohling in Scheiben geschnitten und der geschnittene Rohling einer Spiegelbehandlung unterzogen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Vergleichmäßigung der Donatorenkonzentra­ tion die Wärmebehandlungs-Temperatur festgelegt ist und die Wärmebehandlungs-Zeit in Abhängigkeit von der nach dem Ziehen herrschenden Konzentration der thermischen Donatoren des einkristallinen Siliziumrohlings bestimmt wird.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor dem Ausbilden des Spiegels ein durch ein Zieh- Verfahren aus einer Schmelze in einem Quarz-Tiegel er­ haltener einkristalliner Siliziumrohling in Scheiben geschnitten wird, und der in Scheiben geschnittene Rohling in Abhängigkeit von der nach dem Ziehen herrschenden Konzentration der thermischen Donatoren in dem kristallinen Silizium­ rohling wärmebehandelt wird, um die Konzentration der thermischen Donatoren gleichförmig zu verteilen.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der Vergleichmäßigung der Konzentration der Donatoren die Wärmebehandlungs-Temperatur festgelegt ist und die Wärmebehandlungs-Zeit in Abhängigkeit von der nach dem Ziehen herrschenden Konzentration der thermischen Donatoren des einkristallinen Silizium­ rohlings bestimmt wird.
DE19914108394 1991-03-15 1991-03-15 Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung Expired - Fee Related DE4108394C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914108394 DE4108394C2 (de) 1991-03-15 1991-03-15 Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914108394 DE4108394C2 (de) 1991-03-15 1991-03-15 Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung

Publications (2)

Publication Number Publication Date
DE4108394A1 true DE4108394A1 (de) 1992-09-17
DE4108394C2 DE4108394C2 (de) 1994-09-08

Family

ID=6427350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914108394 Expired - Fee Related DE4108394C2 (de) 1991-03-15 1991-03-15 Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung

Country Status (1)

Country Link
DE (1) DE4108394C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798766A1 (de) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
EP0948037A1 (de) * 1996-07-29 1999-10-06 Sumitomo Metal Industries, Ltd. Epitaxialscheibe aus silizium und verfahren zu deren herstellung
WO2000025356A1 (de) * 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
FR2997096A1 (fr) * 2012-10-23 2014-04-25 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
CN105518441A (zh) * 2013-08-02 2016-04-20 原子能和代替能源委员会 用于定位铸块中的晶片的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012866A1 (de) * 2000-03-16 2001-09-27 Siemens Ag Elektrischer Halbleiterwiderstand und Verfahren zu dessen Herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001794B1 (de) * 1977-10-31 1980-12-10 International Business Machines Corporation Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
EP0060676A2 (de) * 1981-03-11 1982-09-22 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit Ausglühen eines Halbleiterkörpers
DD230961A1 (de) * 1982-05-28 1985-12-11 Funkwerk Erfurt Veb K Verfahren zur herstellung von halbleiterbauelementen mit permanenter getterfaehigkeit
DD252442A1 (de) * 1986-08-19 1987-12-16 Halbleiterwerk Veb Verfahren zur qualitaetspruefung von halbleitersilizium
JPH05315764A (ja) * 1992-05-14 1993-11-26 Toshiba Corp 多層配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001794B1 (de) * 1977-10-31 1980-12-10 International Business Machines Corporation Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
EP0060676A2 (de) * 1981-03-11 1982-09-22 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit Ausglühen eines Halbleiterkörpers
DD230961A1 (de) * 1982-05-28 1985-12-11 Funkwerk Erfurt Veb K Verfahren zur herstellung von halbleiterbauelementen mit permanenter getterfaehigkeit
DD252442A1 (de) * 1986-08-19 1987-12-16 Halbleiterwerk Veb Verfahren zur qualitaetspruefung von halbleitersilizium
JPH05315764A (ja) * 1992-05-14 1993-11-26 Toshiba Corp 多層配線基板

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Craven, R. A. und Korb, H. W.: Internal Gettering in Silicon. In: Solid State Technology, July 1981,S. 55-61 *
Electronic Materials 10.9.1980, Anhang, S. 20-28 *
Gupta, D.C. und Swaroop, R.B.: Effects of Oxygen and Internal Gettering on Donar Formation. In: Solid State Technology, August 1984, S. 113-117 *
Nagasawa, K. et al: A new intrinsic gettering.. technique. In: Appl. Phys. Lett. 37 (7), 1. Okt. 1980, S. 622-624 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798766A1 (de) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
US5981392A (en) * 1996-03-28 1999-11-09 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method
EP0948037A1 (de) * 1996-07-29 1999-10-06 Sumitomo Metal Industries, Ltd. Epitaxialscheibe aus silizium und verfahren zu deren herstellung
EP0948037A4 (de) * 1996-07-29 2000-02-02 Sumitomo Metal Ind Epitaxialscheibe aus silizium und verfahren zu deren herstellung
WO2000025356A1 (de) * 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
US6660569B1 (en) 1998-10-23 2003-12-09 Eupec Europaeische Gesellschaft Fuer Leitungshalbleiter Mbh & Co. Kg Method for producing a power semiconductor device with a stop zone
FR2997096A1 (fr) * 2012-10-23 2014-04-25 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
WO2014064347A1 (fr) * 2012-10-23 2014-05-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d'un lingot en silicium dopé de resistivite uniforme.
US9938639B2 (en) 2012-10-23 2018-04-10 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for forming a doped silicon ingot of uniform resistivity
CN105518441A (zh) * 2013-08-02 2016-04-20 原子能和代替能源委员会 用于定位铸块中的晶片的方法
CN105518441B (zh) * 2013-08-02 2019-01-01 原子能和代替能源委员会 用于定位铸块中的晶片的方法

Also Published As

Publication number Publication date
DE4108394C2 (de) 1994-09-08

Similar Documents

Publication Publication Date Title
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE102006055038B4 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE69736900T2 (de) Verfahren zur herstellung einer epitaxialscheibe aus silizium
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE07000774T1 (de) Einkristallsiliziumwafer für bipolare Transistoren mit isoliertem Gate und Herstellungsverfahren dafür
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE2839535A1 (de) Verfahren zur behandlung eines einkristallinen koerpers
DE19960823A1 (de) Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE60205316T2 (de) Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung
DE102015200890A1 (de) Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE112013005512B4 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
DE1769298B2 (de) Verfahren zum epitaktischen Aufwachsen von Silicium oder Germanium auf einer Unterlage aus einkristallinem Saphir
DE4108394A1 (de) Verfahren zum herstellen eines siliziumsubstrats fuer eine halbleitereinrichtung
DE112019004412T5 (de) Verfahren zur Auswertung der Kohlenstoffkonzentration einer Siliziumprobe, Verfahren zur Auswertung des Siliziumwaferherstellungsprozesses, Verfahren zur Herstellung eines Siliziumwafers und Verfahren zur Herstellung eines Siliziumeinkristallingots
DE112017003486T5 (de) Verfahren zum evaluieren und herstellen eines siliziumwafers
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE10047346B4 (de) Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer
DE19651778A1 (de) Verfahren zur Planierung der Oberfläche eines Wafers
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112010003311B4 (de) Verfahren zur Herstellung von Silizium-Epitaxiewafern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee