DE1104072B - Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung - Google Patents

Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung

Info

Publication number
DE1104072B
DE1104072B DES62962A DES0062962A DE1104072B DE 1104072 B DE1104072 B DE 1104072B DE S62962 A DES62962 A DE S62962A DE S0062962 A DES0062962 A DE S0062962A DE 1104072 B DE1104072 B DE 1104072B
Authority
DE
Germany
Prior art keywords
silicon
alloy
disk
zone
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES62962A
Other languages
English (en)
Inventor
Dr Rer Nat Adolf Herlet
Dr-Ing Hubert Patalong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL251527D priority Critical patent/NL251527A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES62962A priority patent/DE1104072B/de
Priority to CH440760A priority patent/CH382298A/de
Priority to FR826650A priority patent/FR1256484A/fr
Priority to BE590761A priority patent/BE590761A/fr
Priority to GB1687560A priority patent/GB893879A/en
Publication of DE1104072B publication Critical patent/DE1104072B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Description

DEUTSCHES
Die Erfindung bezieht sich auf einen Legierungstransistor mit einem einkristallinen scheibenförmigen Halbleiterkörper aus Silizium, der eine p-leitende Basiszone und mindestens zwei auf den gegenüberliegenden Oberflächen der Basiszone unmittelbar angebrachte großflächige und gegenüber der Basiszone hochdotierte, η-leitende Emitter- und Kollektorzonen aufweist. Ein Hauptziel der Erfindung besteht darin, eine möglichst günstige Auslegung des Legierungstransistors hinsichtlich einer möglichst hohen zulässigen Spannung zwischen Emitter- und Kollektorelektrode gleichzeitig hinsichtlich eines möglichst hohen Stromverstärkungsfaktors zu erzielen. Demgemäß weist erfindungsgemäß zur Steigerung der zulässigen" Spannung zwischen Emitter- und Kollektorelektrode auf ungefähr 500 Volt die p-leitende Basiszone zwischen der Emitter- und der Kollektorzone eine Dicke von 80 bis 120 μ und einen spezifischen Widerstand von etwa 200 Ohm · cm auf.
Die Erfindung ist auf Transistorelemente mit p-leitendem Silizium-Halbleiterkörper beschränkt, da im η-leitenden Silizium die Beweglichkeit der Ladungsträger zu gering ist. Daher kann es sich bei einem bekannten Transistor mit η-leitender Basis von etwa 0,1 mm Dicke nur um einen solchen aus Germanium handeln. Andererseits tauchen aber die mit der Dicke zusammenhängenden Probleme beim Germanium infolge der höheren Diffusionslängen praktisch nicht auf. Bei Germanium entfällt ja auch von vornherein das Streben nach Sperrspannungen von mehr als etwa 100 V, weil Germaniumtransistoren wegen ihrer thermischen Instabilität ohnehin nur für verhältnismäßig niedrige Sperrspannung einsatzfähig sind.
Bei einer anderen bekannten Transistoranordnung aus Germanium mit npn-Aufbau soll die p-leitende Zone sehr dünn, z.B. 1 · 10~2cm oder weniger ausgeführt und leicht auf p-Typ eingestellt werden. Über das Herstellungsverfahren ist nichts Näheres ausgeführt. Es handelt sich aber offensichtlich nicht um einen Legierungstransistor mit scheibenförmigem einkristallinem Halbleiterkörper aus Silizium. Zu einer vergleichbaren Anordnung, die im Zusammenhang mit dieser bekannten Anordnung beschrieben wird, wird eine Spannung von 10 bis 100 V für den Ausgangskreis angegeben. Die Halbleiteranordnung gemäß der Erfindung unterscheidet sich also vorteilhaft von dieser bekannten Anordnung.
Die Leistung von Leistungstransistoren läßt sich einerseits durch eine Vergrößerung des Stromverstärkungsfaktors α und andererseits durch eine Vergrößerung der Sperrspannung Uc des kollektorseitigen pn-Überganges steigern. Gemäß einem früheren Vorschlag sollen der spezifische elektrische Widerstand ρ des Halbleitermaterial der Basiszone und die in Legierungstransistor mit einem
scheibenförmigen einkristallinen
Halbleiterkörper aus Silizium
und Verfahren zu seiner Herstellung
Anmelder:
Siemens-Schuckertwerke
Aktiengesellschaft,
Berlin und Erlangen,
Erlangen, Werner-von-Siemens-Str. 50
2, Dr.-Ing. Hubert Patalong und Dr. rer. nat. Adolf Herlet,
Pretzfeld (OFr.),
sind als Erfinder genannt worden
Zentimeter angegebene Dicke W dieser Basiszone so aufeinander abgestimmt sein, daß der Wert
εεο/μΕκ
Ohm
ist, wobei εο=8,86 · ΙΟ"14 A sec/Vcm die absolute Dielektrizitätskonstante, ε die Dielektrizitätskonstante des Halbleitermaterials (dimensionslos), μ in cm2/Vs die Beweglichkeit der Majoritätsträger im Basisgebiet und EK in V/cm die kritische elektrische Feldstärke des Halbleitermaterials des Halbleiterkörpers bedeuten. Bei optimaler Anpassung des spezifischen Widerstandes ρ der Basiszone wächst die erreichbare Sperrspannung proportional mit der Basisdicke W. Um höhere Sperrspannungen zu erhalten, muß man also die Basisdicke und im gleichen Verhältnis auch den spezifischen Widerstand vergrößern. Einer Vergrößerung der Basisdicke würde aber nach bisheriger Anschauung eine Verschlechterung der Stromverstärkung entgegenstehen, da diese proportional zu {L/W)2 ist (mit L=Diffusionslänge), also mit zu-
109 539/463
nehmender Basisdicke W bei sonst gleichen Verhältnissen quadratisch abnehmen würde.
Die Erfindung beruht demgegenüber auf der Entdeckung, daß die Diffusionslänge L keine Konstante ist, die nur von den spezifischen Eigenschaften des verwendeten Siliziums, den Verunreinigungen, den thermischen Gitterstörungen und dergleichen, also insbesondere der Vorbehandlung, bestimmt wird, sondern daß sie auch von der Dicke des verwendeten Materials und damit von der Basisdicke W abhängt. Es zeigt sich, daß mit größer werdender Basisdicke W auch die Diffusionslänge L größer wird, und zwar bis zu Basisdicken von über 100 μ nahezu proportional. Mit einer Vergrößerung der Basisdicke W läßt sich also bis zu diesen Werten ohne weiteres eine Vergrößerung der Sperrspannung erzielen, die nicht durch eine merkliche Verminderung der Stromverstärkung erkauft werden muß.
An Hand eines Beispiels soll die Erfindung näher erläutert werden. Die Figur zeigt ein Transistorbauelement, das durch ein Legierungsverfahren hergestellt wurde. Der Deutlichkeit halber ist es stark vergrößert und etwas verzerrt dargestellt, insbesondere in den Dickenverhältnissen. Es besteht in der Hauptsache aus einer Scheibe aus hochohmigem p-leitendem Silizium, in welche Elektroden einlegiert worden sind. Der größere Teil 2 der Scheibe ist unverändert geblieben. Auf der Oberseite befinden sich konzentrisch angeordnet eine scheibenförmige Kontaktelektrode 3, eine ringförmige Kontaktelektrode 4 und eine ringförmige Kontaktelektrode 5, auf der Unterseite eine scheibenförmige Kontaktelektrode 6. Den metallischen Kontaktelektroden sind jeweils hochdotierte Zonen 7, 8, 9 und 10 gegen die unverändert gebliebene Basiszone 2 vorgelagert.
Für die Herstellung der Elektroden werden zweckmäßigerweise Folien a.us Goldlegierungen verwendet, die das Dotierungsmaterial enthalten. Diese Folien können z. B. 30 bis 50 μ stark sein. Das dargestellte Halbleiterbauelement kann beispielsweise so hergestellt werden: Auf eine Folie aus einer Gold-Antimon-Legierung (etwa 0,5% Sb) von etwa 14 mm Durchmesser wird eine Scheibe des hochohmigen, p-leitenden Siliziums von etwa 12 mm Durchmesser gelegt. Auf der Oberseite der Siliziumscheibe werden eine Scheibe aus einer Gold-Bor-Legierung mit etwa 0,2% Bor oder aus Aluminium von 3 mm Durchmesser, eine ringförmige Folie aus einer Gold-Antimon-Legierung mit etwa 0,5% Sb mit einem Außendurchmesser von 5 mm und eine ringförmige Folie aus der Gold-Bor-Legierung oder aus Aluminium mit einem Außendurchmesser von 7 mm konzentrisch angeordnet. Die Innendurchmesser der ringförmigen Folien werden so gewählt, daß sich eine Spaltbreite B zwischen den einzelnen Elektroden von jeweils etwa 50 μ ergibt. Durch einen Erwärmungsvorgang werden die Folien einlegiert, worauf sich das in der Figur dargestellte Bild ergibt. Die einlegierten Folien, die nun die Kollektorelektrode 6, die Emitterelektrode 4 und die Basiselektrode 3 und 5 bilden, bestehen aus dem Gold-Silizium-Eutektikum mit dem jeweiligen Dotierungsmaterial und ruhen auf hochdotierten Zonen, die aus rekristallisiertem Silizium mit eingebauten Atomen des Dotierungsstoffes bestehen. Die Grenzen zwischen den hochdotierten p-leitenden Zonen 7 und 9 und der weniger hochdotierten p-leitenden Zone 2 sind durch eine unterbrochene Linie angedeutet. Soll die Basisdicke W zwischen der hochdotierten n-leitenden Zone 8 und der hochdotierten η-leitenden Zone 10 (Emitter, Kollektor) gemäß der Erfindung etwa 100 μ betragen, so geht man zweckmäßigerweise von einer Dicke der Siliziumscheibe von 150 bis 170 μ vor dem Legierungsvorgang aus.
Ein Vergleich mit nach dem gleichen Verfahren hergestellten Transistorbauelementen mit geringerer Basisdicke zeigt die Vorteile der Erfindung. So zeigt ein Transistorbauelement der beschriebenen Abmessungen bei einer Basisdicke W von 50 μ und einem spezifischen Widerstand der p-leitenden Zone 2 von
ίο 100 Ohm-cm eine Sperrspannung UCmax von ungefähr 250 V und einen Stromverstärkungsfaktor α^12 bei einem Basisstrom JB = 500 mA. Wird erfindungsgemäß die Basisdicke W zu 100 μ gewählt und dementsprechend zwecks Beibehaltung des gleichen Verhältnisses ρ/W der spezifische Widerstand der p-leitenden Zone 2 zu ungefähr 200 Ohm-cm, so läßt sich hierdurch eine Steigerung der Sperrspannung UCmax auf ungefähr 500 V erzielen, wobei der Stromverstärkungsfaktor α bei dem gleichen Basisstrom /ß = 500 mA nur auf etwa 8 absinkt statt auf 3, wie gemäß der Formel [LIW)1 zu erwarten gewesen wäre. Man kann also zugunsten einer möglichst hohen Sperrfähigkeit von der bisherigen geringeren Bemessung der Basisdicke W ohne allzu große Einbuße hinsichtlich der Verstärkung abgehen und auf diese Weise im Endeffekt eine Steigerung der zulässigen Gesamtleistung erzielen. Bei wesentlich über 100 μ hinausgehenden Werten der Basisdicke W zeigt sich aber wiederum eine stärkere \^erschlechterung des Strom-Verstärkungsfaktors, da die Diffusionslänge L nicht unbegrenzt mit der Basisdicke W anwächst. Die Angabe W = QtWa, 0,1 mm soll demzufolge etwa den Bereich von 80 bis 120 μ umfassen und die Angabe ρ = etwa 200 Ohm · cm einen entsprechenden Bereich.
Bei der Herstellung des Legierungstransistors gemäß der Erfindung muß darauf geachtet werden, daß keine zu hohen Temperaturen angewendet werden, weil hierdurch die Diffusionslänge verschlechtert werden könnte. Bei dem Herstellungsverfahren gemäß dem Beispiel kann man die Folie aus den Goldlegierungen z. B. durch eine Erwärmung auf etwa 700° C in den p-leitenden Halbleiterkörper einlegieren. Diese Temperatur von 700° C dürfte auch die obere Grenze darstellen, die man zweckmäßigerweise nicht überschreitet, da sonst eine Verschlechterung der Stromverstärkung eintreten kann.

Claims (5)

Patentansprüche:
1. Legierungstransistor mit einem scheibenförmigen einkristallinen Halbleiterkörper aus Silizium, der eine p-leitende Basiszone und mindestens zwei auf den gegenüberliegenden Oberflächen der Basiszone unmittelbar angebrachte großflächige und gegenüber der Basiszone hochdotierte, n-leitende Emitter- und Kollektorzonen aufweist, dadurch gekennzeichnet, daß zur Steigerung der zulässigen Spannung zwischen Emitter- und Kollektorelektrode auf ungefähr 500 V die p-leitende Basiszone zwischen der Emitter- und Kollektorzone eine Dicke von 80 bis 120 μ und einen spezifischen Widerstand von etwa 200 Ω-cm aufweist.
2. Verfahren zur Herstellung eines Legierungstransistors nach Anspruch 1, dadurch gekennzeich- net, daß auf eine p-leitende Siliziumscheibe Folienstücke eines η-dotierenden Materials aufgebracht und durch einen Erwärmungsvorgang einlegieit werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als η-dotierendes Material für die
5 6
Folienstücke eine Gold-Antimon-Legierung mit In Betracht gezogene Druckschriften: etwa 0,5% Antimon verwendet wird.
4. Verfahren nach Anspruch 2 und 3, dadurch ge- Deutsche Patentschrift Nr. 814 487;
kennzeichnet, daß der Erwärmungsvorgang bei einer deutsche Auslegeschriften Nr. 1 007 438, 1 018 556;
Temperatur von etwa 700° C vorgenommen wird.
5 französische Patentschrift Nr. 1 163 048.
Hierzu 1 Blatt Zeichnungen
© 109 539/463 3.61
DES62962A 1959-05-12 1959-05-12 Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung Pending DE1104072B (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL251527D NL251527A (de) 1959-05-12
DES62962A DE1104072B (de) 1959-05-12 1959-05-12 Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung
CH440760A CH382298A (de) 1959-05-12 1960-04-20 Leistungstransistor
FR826650A FR1256484A (fr) 1959-05-12 1960-05-09 Transistor de puissance à tension inverse accrue, sans réduction du facteur d'amplification de courant
BE590761A BE590761A (fr) 1959-05-12 1960-05-12 Transistor de puissance
GB1687560A GB893879A (en) 1959-05-12 1960-05-12 A power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES62962A DE1104072B (de) 1959-05-12 1959-05-12 Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE1104072B true DE1104072B (de) 1961-04-06

Family

ID=7496008

Family Applications (1)

Application Number Title Priority Date Filing Date
DES62962A Pending DE1104072B (de) 1959-05-12 1959-05-12 Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
BE (1) BE590761A (de)
CH (1) CH382298A (de)
DE (1) DE1104072B (de)
GB (1) GB893879A (de)
NL (1) NL251527A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1276826B (de) * 1964-01-29 1968-09-05 Itt Ind Ges Mit Beschraenkter Verfahren zum Herstellen von Halbleiterbauelementen
DE1293908B (de) * 1963-03-07 1969-04-30 Northern Electric Co Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1295094B (de) * 1962-08-23 1969-05-14 Motorola Inc Halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE814487C (de) * 1948-06-26 1951-09-24 Western Electric Co Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie
DE1007438B (de) * 1952-06-13 1957-05-02 Rca Corp Flaechentransistor nach dem Legierungsprinzip
DE1018556B (de) * 1954-07-19 1957-10-31 Philips Nv Transistor
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE814487C (de) * 1948-06-26 1951-09-24 Western Electric Co Feste, leitende elektrische Vorrichtung unter Verwendung von Halbleiterschichten zur Steuerung elektrischer Energie
DE1007438B (de) * 1952-06-13 1957-05-02 Rca Corp Flaechentransistor nach dem Legierungsprinzip
DE1018556B (de) * 1954-07-19 1957-10-31 Philips Nv Transistor
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1295094B (de) * 1962-08-23 1969-05-14 Motorola Inc Halbleiterbauelement
DE1293908B (de) * 1963-03-07 1969-04-30 Northern Electric Co Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1276826B (de) * 1964-01-29 1968-09-05 Itt Ind Ges Mit Beschraenkter Verfahren zum Herstellen von Halbleiterbauelementen

Also Published As

Publication number Publication date
GB893879A (en) 1962-04-18
BE590761A (fr) 1960-11-14
NL251527A (de)
CH382298A (de) 1964-09-30

Similar Documents

Publication Publication Date Title
DE1016841B (de) Verfahren zur Herstellung eines Halbleiters mit Inversionsschicht
DE2756268C2 (de) Temperaturkompensierte Bezugsspannungsdiode
DE1297234B (de) Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleitergleichrichters
DE2549614C3 (de) Halbleiterschalter
DE2616576C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
EP0071916A2 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1033786B (de) Verfahren zur Herstellung eines Silizium-Gleichrichters
DE1133038B (de) Halbleiterbauelement mit einem im wesentlichen einkristallinen Halbleiterkoerper undvier Zonen abwechselnden Leitfaehigkeitstyps
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1104072B (de) Legierungstransistor mit einem scheibenfoermigen einkristallinen Halbleiterkoerper aus Silizium und Verfahren zu seiner Herstellung
EP0313000B1 (de) Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
DE2364753C2 (de) Halbleiterbauelement
DE1297233B (de) Feldeffekttransistor
DE1029936B (de) Legierungs-Verfahren zum Herstellen von p-n-Schichten
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE1564406B2 (de) Verfahren zur herstellung einer halbleiteranordnung und danach hergestellte halbleiteranordnung
DE1232270B (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1094883B (de) Flaechentransistor
DE10109172B4 (de) Strombegrenzungseinrichtung
DE1514082B2 (de) Feldeffekt-Transistor und Planar-Transistor
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps
DE1176759B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1194065B (de) Halbleiterbauelement mit teilweise fallender Charakteristik und Betriebsschaltung
DE1185292B (de) Doppelhalbleiterbauelement mit einem Esaki-UEbergang und einem parallel geschalteten weiteren UEbergang
DE1090326B (de) Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps