DE1274735B - Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern - Google Patents

Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern

Info

Publication number
DE1274735B
DE1274735B DE1964J0028835 DEJ0028835A DE1274735B DE 1274735 B DE1274735 B DE 1274735B DE 1964J0028835 DE1964J0028835 DE 1964J0028835 DE J0028835 A DEJ0028835 A DE J0028835A DE 1274735 B DE1274735 B DE 1274735B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
temperature
eutectic
alloying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1964J0028835
Other languages
English (en)
Inventor
Dr Juergen Wuestenhagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1964J0028835 priority Critical patent/DE1274735B/de
Priority to GB2959066A priority patent/GB1079730A/en
Publication of DE1274735B publication Critical patent/DE1274735B/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Contacts (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche Kl.: 21g-H/02
Nummer: 1274735
Aktenzeichen: P 12 74 735.2-33 (J 28835)
Anmeldetag: 21. August 1965
Auslegetag: 8. August 1968
Die Erfindung betrifft ein Verfahren zum Herstellen von Legierungskontakten an der gleichen Oberfläche eines Halbleiterkörpers durch Aufdampfen von Legierungsmaterialien, die miteinander und mit dem Halbleitermaterial Legierungen verschiedener eutektischer Temperaturen bilden.
Bei der Fertigung von Halbleiterbauelementen aus Germanium, Silizium, Gallium-Arsenid usw. ist es in weitem Umfang üblich, die Kontaktanschlüsse an den einzelnen Gebieten verschiedener Leitfähigkeit des Halbleiters durch Legieren herzustellen. Bei dieser Technik wird auf eine geeignete Weise, beispielsweise durch Aufdampfen, ein Material auf die in bekannter Weise mit einer mit dem Halbleiter chemisch nicht reagierenden Oxydschicht bedeckte Oberfläche des Halbleiters aufgebracht und in einem durch Ätzen freigelegten Bereich in der Nähe der Oberfläche mit dem Halbleiter legiert. Durch Zusatz von Dotierungsstoffen kann dabei der Leitfähigkeitstyp des Halbleiters beeinflußt werden, oder es können sperrfreie Übergänge hergestellt werden.
Dabei ist es bekannt, eine unerwünschte Diffusion des Kontaktmetalls mit dem Halbleiter durch Aufbringen einer Zwischenschicht zu verhindern, die mit dem Halbleiter eine Legierung höherer eutektischer Temperatur bildet als das Kontaktmetall. So ist es bekannt, auf eine aus einer dünnen Goldschicht bestehenden einlegierten Elektrode einer Halbleiteranordnung aus Germanium oder Silizium eine vorwiegend aus Silber bestehende Schicht aufzubringen, die verhindert, daß das Metall der darüber aufgebrachten Zuführung mit dem Halbleitermaterial legiert und in den DifEusionsbereich eindringt. In ähnlicher Weise ist es bekannt, bei einem Silizium-Halbleiterkörper, der eine einlegierte Goldelektrode besitzt und der mit einer mit Gold überzogenen Molybdänplatte legiert werden soll, eine Zwischenschicht aus Silber aufzubringen, welche die Bildung einer Molybdän-Silizium-Verbindung verhindert.
Bei der praktischen Anwendung dieses Verfahrens ergeben sich jedoch Schwierigkeiten bei denjenigen Typen von Bauelementen, bei denen zwei oder mehrere Kontaktanschlüsse auf ein und derselben Seite der Halbleiteroberfläche liegen. Dies ist beispielsweise bei den Emitter- und Basiselektroden von Planartransistoren der Fall. Um jeweils sperrfreie Übergänge zu erhalten, müssen die η-leitenden Gebiete grundsätzlich mit einem anders dotierten Material kontaktiert werden als die p-leitenden Gebiete. Als Folge davon erscheint es praktisch unumgänglieh, daß die beiden Kontaktarten nacheinander aufgebracht werden. Dabei müssen die zuerst auflegier-Verf ahren zum Herstellen von
Legierungskontakten an Halbleiterkörpern
Anmelder:
IBM Deutschland Internationale Büro-Maschinen
Gesellschaft m. b. H.,
7032 Sindelfingen, Tübinger Allee 49
Als Erfinder benannt:
Dr. Jürgen Wüstenhagen, 7032 Sindelfingen
ten Kontakte beim Aufbringen des Kontaktmaterials für die zweite Kontaktart sehr sorgfältig abgedeckt werden, da mit Sicherheit vermieden werden muß, daß die beiden Dotierungssubstanzen sich vermischen. Dieses Abdecken hat sich als sehr lästig erwiesen, zumal die betroffenen Gebiete bei HF-Transistoren sehr klein sind und einen sehr kleinen Abstand voneinander besitzen. Die untere Grenze der Größe eines HF-Transistors ist daher durch die Genauigkeit bestimmt, mit der Metallmasken hergestellt und auf dem Bauelement justiert werden können. Diese Schwierigkeiten werden noch dadurch vergrößert, daß man aus Gründen der Rationalisierung der Fertigung bemüht ist, eine große Anzahl von Bauelementen gleichzeitig herzustellen.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Legierungskontakten anzugeben, bei dem diese Nachteile vermieden sind.
Das erfindungsgemäße Verfahren besteht darin, daß die η-leitenden und p-leitenden Bereiche mit verschiedenen mit dem Halbleiter bei verschiedenen eutektischen Temperaturen, mit einander jedoch erst oberhalb der tieferen dieser beiden Temperaturen legierenden Metallen entsprechender Dotierung kontaktiert werden, indem auf die mit einer Oxydschicht bedeckte Halbleiteroberfläche nach Freilegung der Kontaktstellen der einen Leitungsart durch Ätzen zunächst das bei der höheren Temperatur legierende Metall aufgedampft und mit den Kontaktstellen der einen Leitungsart legiert wird, danach eine undotierte Schicht desselben Metalls, jedoch bei der eutektischen Temperatur des anderen Metalls aufgedampft wird, sodann, nach dem Freilegen der Kontaktstellen der anderen Leitungsart durch Ätzen, das bei der tieferen Temperatur legie-
809 589/369
3 4
rende Metall aufgedampft und mit den Kontaktstellen Gallium-Arsenid, dessen in der (lll)-Ebene liegende der anderen Leitungsart legiert wird und schließlich Oberfläche mechanisch und chemisch poliert ist. In die einzelnen Kontakte durch subtraktives Ätzen ge- dieses Plättchen sind der p-leitende Basisbereich 2 trennt werden. und innerhalb dieses Bereichs der η-leitende Emit-
Das erfindungsgemäße Verfahren ist insbesondere 5 terbereich 3 mit an sich bekannten Verfahren einzum Kontaktieren von Planartransistoren aus GaI- diffundiert worden. Die Diffusionstiefe des Emitters lium-Arsenid geeignet. Bei dem Verfahren nach der beträgt etwa 1 μ, des Basisbereichs etwa 1,3 μ. Erfindung können als mit dem GaAs legierende Kon- Ebenso ist auch der stärker dotierte η-leitende Betaktmetalle Silber bei der höheren eutektischen Tem- reich 4 für den Kollektorkontakt hergestellt worden, peratur und Gold bei der tieferen eutektischen Tem- ίο Auf das Plättchen 1 wird zunächst eine Schutzperatur verwendet werden. schicht 5 aus Siliziumdioxyd aufgebracht. Darauf
Prinzipiell spielt die Reihenfolge der Bereiche ver- folgt eine etwa 2000 A dicke Schicht aus Chrom, die schiedener Leitfähigkeit bei der Kontaktierung nach eine ausgezeichnete Haftung des aufzubringenden dem erfindungsgemäßen Verfahren keine Rolle. Es Kontaktmetalls auf dem SiO2 bewirkt. Mittels eines hat sich jedoch zum Erreichen einer möglichst ge- 15 photolithographischen Verfahrens werden aus dieser ringen Änderung der Kontaktwiderstände als vorteil- Schicht bestimmte Bereiche selektiv herausgeätzt, so haft erwiesen, daß zunächst die p-leitenden Gebiete daß das in Fig. 3 gezeichnete Muster der Kontaktnach Freilegen der betreffenden Stellen der Halb- streifen 6 und 7 entsteht. In einem weiteren photoleiteroberfläche durch Aufdampfen und Legieren lithographischen Prozeß wird die Öffnung 8 für den einer mit Mg dotierten Ag-Schicht bei der Tempera- 20 Basiskontakt in die SiO2-Schicht geätzt, so daß an tür des Ag-Halbleiter-Eutektikums und sodann bei dieser Stelle die Oberfläche des GaAs-Plättchens der Temperatur des Au-Halbleiter-Eutektikums freiliegt (Fig. 4). Dann wird auf das durch den p-leinach Aufdampfen einer undotierten Ag-Schicht die tenden Bereich abgegrenzte Gebiet Silber, das als η-leitenden Gebiete nach Freilegen der betreffenden p-Leitung erzeugendes Dotierungsmaterial 2% Ma-Stellen der Halbleiteroberfläche durch Aufdampfen 25 gnesium enthält, aufgedampft und dadurch die Basis- und Legieren einer mit Te dotierten Au-Schicht kon- kontaktschicht 9 gebildet. Das Aufdampfen erfolgt takiert werden. bei einer Substrattemperatur von 62O0C. Bei dieser
Als vorteilhaft hat es sich ferner erwiesen, daß zur Temperatur bildet das Silber mit dem Gallium-Verstärkung der Kontaktanschlüsse auf die zuletzt Arsenid im Bereich 10 eine Legierung, so daß ein aufgebrachte, dotierte Au-Schicht eine undotierte 30 sperrfreier ohmscher Kontakt entsteht. Au-Schicht bei einer unterhalb des Au-Halbleiter-Eu- Es folgt sodann eine Aufdampfschicht 11 aus rei-
tektikums liegenden Temperatur aufgedampft wird. nem, undotiertem Silber. Diese Schicht wird jedoch Weiterhin ist es vorteilhaft, daß in an sich bekannter bei einer Substrattemperatur von 450° C aufge-Weise zur besseren Haftung der aufgedampften bracht. Die Bedeutung dieser Schicht wird sogleich Metallschichten auf die den Halbleiter bedeckende 35 erläutert werden.
SiO2-ScMcM zunächst eine Chromschicht aufge- Als nächstes werden die Öffnung 12 für den Emit-
dampft wird. ter und die (nicht gezeichnete) Öffnung für den KoI-
Eine besondere Bedeutung des erfindungsgemäßen lektor mittels weiterer photolithographischer ProVerfahrens liegt in seiner Verwendung zur Kontak- zesse zunächst aus der Ag-Schicht, danach aus der tierung von integrierten Schaltkreisen. Da in diesem 40 Ag + Mg-Schicht und sodann aus der SiO2-Schicht Fall die einzelnen Bauelemente von außerordent- herausgeätzt. Zur Kontaktierung des Emitters und licher Kleinheit sind, ergibt sich durch das erfxn- des Kollektors wird nunmehr die Schicht 13 aufgedungsgemäße Kontaktierverfahren, bei dem mecha- dampft. Diese besteht aus Gold, das zur Erzeugung nisch hergestellte Masken vermieden werden, ein von η-Leitung mit 2% Tellur dotiert ist. Das Aufgroßer Vorteil. 45 dampfen erfolgt bei einer Substrattemperatur von
Die Erfindung wird am Beispiel eines npn-GaAs- 450° C.
Planatransistors an Hand von erläuternden Zeich- Bei dieser Temperatur legiert das Gold mit dem
nungen beschrieben. Es zeigt Gallium-Arsenid und bildet im Bereich 14 den ohm-
F i g. 1 einen Ausschnitt des zu kontaktierenden sehen Emitterkontakt sowie den (nicht gezeichneten) Transistors, von oben gesehen, 50 Kollektorkontakt. Eine Legierung des bei 450° C
F i g. 2 den mit einer Schutzschicht versehenen Substrattemperatur aufgedampften Goldes mit dem Transistor im Schnitt längs der in F i g. 1 mit vorher bei derselben Temperatur aufgedampften A-A bezeichneten Linien, Silber tritt jedoch nicht ein. Die bei 450° C aufge-
Fig. 3 eine vergrößerte Draufsicht des Basis- dampfte Silberschicht 11 schützt daher den Basis-Emitter-Bereichs mit aufgebrachten Unterlagen für 55 kontakt vor dem Legieren mit der Gold-Tellurdie Kontaktstreifen, Schicht und bildet somit eine Trennschicht zwischen
F i g. 4 den Basis-Emitter-Bereich im Schnitt längs den verschieden dotierten Kontaktschichten 9 und 13. der in F i g. 3 mit B-B bezeichneten Schnittlinie und Nach Bildung des Emitter- und Kollektorkontaktes
einlegiertem Basiskontakt, wird auf das ganze Plättchen bei einer Substrattempe-
Fig. 5 denselben Schnitt wie Fig. 4, jedoch mit 60 ratur von 300° C eine Goldschicht 15 aufgedampft, einlegiertem Emitterkontakt, durch die ein guter Kontakt zwischen den Kontakt-
Fig. 6 denselben Schnitt wie Fig. 5 nach Weg- streifen und dem einlegierten Gold hergestellt wird, ätzen des über die Kontaktstreifen hinausragenden Schließlich werden die Kontaktstreifen durch sub-
aufgedampften Materials und traktives Ätzen getrennt so daß sich im Schnitt das in
Fig. 7 den fertigen Transistor, von oben gesehen. 65 Fig. 6 gezeigte Bild ergibt. Der fertig kontaktierte
Der in Fig. 1 in Draufsicht und in Fig. 2 im Transistor ist in Fig. 7 in Draufsicht dargestellt, aus Schnitt dargestellte Planartransistor besteht aus der die Lage der einzelnen durch Wegätzen des übereinem einkristallinen Plättchen 1 aus η-leitendem stehenden Materials stehengebliebenen Kontakt-
streifen zu erkennen ist. Die Lötanschlüsse für den Emitter und die Basis sind mit 16 und 17, der Lötanschluß für den Kollektor ist mit 18 bezeichnet.

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen von Legierungskontakten an der gleichen Oberfläche eines Halbleiterkörpers durch Aufdampfen von Legierungsmaterialien, die miteinander und mit dem Halbleitermaterial Legierungen verschiedener eutektischer Temperaturen bilden, dadurch gekennzeichnet, daß die η-leitenden und p-leitenden Bereiche mit verschiedenen mit dem Halbleiter bei verschiedenen eutektischen Temperaturen, miteinander jedoch erst oberhalb der tieferen dieser beiden Temperaturen legierenden Metallen entsprechender Dotierung kontaktiert werden, indem auf die mit einer Oxydschicht bedeckte Halbleiteroberfläche nach Freilegung der Kontaktstellen der einen Leitungsart durch Ätzen zunächst das bei der höheren Temperatur legierende Metall aufgedampft und mit den Kontaktstellen der einen Leitungsart legiert wird, danach eine undotierte Schicht desselben Materials, jedoch bei der eutektischen Temperatur des anderen Metalls aufgedampft wird, sodann, nach dem Freilegen der Kontaktstellen der anderen Leitungsart durch Ätzen, das bei der tieferen Temperatur legierende Metall aufgedampft und mit den Kontaktstellen der anderen Leitungsart legiert wird und schließlich die einzelnen Kontakte durch subtraktives Ätzen getrennt werden.
2. Verfahren nach Anspruch 1, insbesondere zum Kontaktieren von Planartransistoren aus Gallium-Arsenid, dadurch gekennzeichnet, daß als mit dem GaAs legierende Kontaktmetalle Silber bei der höheren eutektischen Temperatur und Gold bei der tieferen eutektischen Temperatur verwendet werden.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zunächst die p-leitenden Gebiete nach Freilegung der betreffenden Stellen der Halbleiteroberfläche durch Aufdampfen und Legieren einer mit Mg dotierten Ag-Schicht bei der Temperatur des Ag-Halbleiter-Eutektikums und sodann bei der Temperatur des Au-Halbleiter-Eutektikums nach Aufdampfen einer undotierten Ag-Schicht die η-leitenden Gebiete nach Freilegen der betreffenden Stellen der Halbleiteroberfläche durch Aufdampfen und Legieren einer mit Te dotierten Au-Schicht kontaktiert werden.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß zur Verstärkung der Kontaktanschlüsse auf die zuletzt aufgebrachte, dotierte Au-Schicht eine undotierte Au-Schicht bei einer unterhalb des Au-Halbleiter-Eutektikums liegenden Temperatur aufgedampft wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß in an sich bekannter Weise zur besseren Haftung der aufgedampften Metallschichten auf die den Halbleiter bedeckende SiO2-Schicht zunächst eine Chromschicht aufgedampft wird.
6. Verwendung des Verfahrens nach den Ansprüchen 1 bis 5 zur Kontaktierung von integrierten Schaltkreisen.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1127 488;
österreichische Patentschrift Nr. 222700;
USA.-Patentschrift Nr. 2 796 562.
Hierzu 2 Blatt Zeichnungen
809 589/369 7.68 © Bundesdruckerei Berlin
DE1964J0028835 1964-08-21 1964-08-21 Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern Withdrawn DE1274735B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1964J0028835 DE1274735B (de) 1964-08-21 1964-08-21 Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern
GB2959066A GB1079730A (en) 1964-08-21 1966-07-01 Method of producing smeiconductor contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1964J0028835 DE1274735B (de) 1964-08-21 1964-08-21 Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern

Publications (1)

Publication Number Publication Date
DE1274735B true DE1274735B (de) 1968-08-08

Family

ID=7203418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1964J0028835 Withdrawn DE1274735B (de) 1964-08-21 1964-08-21 Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern

Country Status (2)

Country Link
DE (1) DE1274735B (de)
GB (1) GB1079730A (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same
DE1127488B (de) * 1958-02-03 1962-04-12 Western Electric Co Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
AT222700B (de) * 1959-12-30 1962-08-10 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same
DE1127488B (de) * 1958-02-03 1962-04-12 Western Electric Co Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
AT222700B (de) * 1959-12-30 1962-08-10 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium

Also Published As

Publication number Publication date
GB1079730A (en) 1967-08-16

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1539078A1 (de) Oberflaechensperrschicht-Diode
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1942374A1 (de) Verfahren zur Schaffung Ohmscher Kontakte an verschiedenen Zonen einer Halbleiterscheibe
EP0037005A1 (de) Sperrfreier niederohmiger Kontakt auf III-V-Halbleitermaterial und Verfahren zu seiner Herstellung
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE3301666A1 (de) Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung
DE1274735B (de) Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern
DE1806980A1 (de) Halbleiter-Bauelement
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1174910B (de) Verfahren zur Herstellung eines Transistors
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten
DE1923314A1 (de) Elektrische Verbindungen und Kontakte fuer Halbleitervorrichtungen
DE1521529A1 (de) Verfahren zur Herstellung von feinen Strukturen
DE1954443C3 (de) Halbleiterbauelement mit einem Schottky-Übergang und Verfahren zu seiner Herstellung
DE1924845C3 (de) Halbleiteranordnung mit metallischen Kontakten und/oder metallischen Verbindungsschichten

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee