DE2552430A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung - Google Patents
Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnungInfo
- Publication number
- DE2552430A1 DE2552430A1 DE19752552430 DE2552430A DE2552430A1 DE 2552430 A1 DE2552430 A1 DE 2552430A1 DE 19752552430 DE19752552430 DE 19752552430 DE 2552430 A DE2552430 A DE 2552430A DE 2552430 A1 DE2552430 A1 DE 2552430A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- auxiliary layer
- parts
- auxiliary
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
PHSf. 7828
Va/FF/VOOR
28-10-1975
Anm«!:!:-r: ■:.».; =.:. ;--' uoJ-iILAk,: uii
A·.:- PHN-732S
A·.:- PHN-732S
Anmeldung vom» 21 . MOV. 1975
"Verfahren zur Herstellung einer Halbleiteranordnung und
durch dieses Verfahren hergestellte Halbleiteranordnung"
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper
mit einer Oberfläche, die teilweise mit einer elektrisch isolierenden Schicht überzogen und mit einem
Leitermuster versehen isi, wobei.auf der Isolierschicht eine
Hllfsschicht erzeugt wird, die Oberflächenteile, die dem zu
bildenden Leitermuster entsprechen, frei lässt, wonach auf dem Ganzen eine elektrisch leitende Schicht aus einem von
dem der Hilfsschicht verschiedenen Material erzeugt und dann .die Hilfsschicht mit dem darauf liegenden Teil der leitenden
Schicht selektiv entfernt wird, wobei der auf den genannten frei gelassenen Oberflächenteilen zurückbleibende
Teil der leitenden Schicht das Leitermuster bildet.
60 9 8 24/08.89
PHN.7828 28-10-1975
Weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Halbleiteranordnung.
Verfahren der beschriebenen Art sind u.a.
aus der niederländischen Offenlegungsschrift 7.205.767 bekannt
.
Oas genannte Verfahren, das in Fachkreisen
unter der Bezeichnung "lift-off"-Technik bekannt ist, wird
insbesondere zum Erzeugen von Leitermustern mit sehr kleinen Abmessungen verwendet. Dabei wird im allgemeinen die Hilfsschicht
durch ein Aetzmittel entfernt, das die Hilfsschicht selektiv wegätzt, praktisch ohne dass die übrigen Teile des
Systems angegriffen werden.
Ein grosser Nachteil dieses bekannten Verfahrens ist der, dass die ¥ahl der Materialien der Hilfsschicht
und der zu bildenden leitenden Schicht beschränkt ist, weil diese Schichten in bezug aufeinander und in bezug
auf die anderen Teile des Systems selektiv ätzbar sein müssen.
Ein weiterer grosser Nachteil dieses Verfahrens besteht darin, dass das Aetzmittel nur schwer mit
der Hilfsschicht in Kontakt kommen kann, vor allem wenn die auf der Hilfsschicht erzeugte leitende Schicht nicht porös
ist« Die Hilfsschicht kann dann nur über die Seitenkante
angegriffen werden, wodurch nur ein kleiner Teil der Hilfsschicht mit dem Aetzmittel in Kontakt ist. Die Entfernung
der Hilfsschicht durch das Fortschreiten des Aetzvorgangs
in Richtung auf die Schicht kann dadurch verhältnismässig
viel Zeit beanspruchen, was nachteilig ist, vor allem wenn
609.8.2 4/068.9
P.HN.7828 ■ '
28-10-1975
die übrigen Teile des Systems nicht völlig gegen das AetznrLttel
beständig sind.
Bas chemische Wegätzen der Hilfsschicht kann
ausserdem den Nachteil ergeben, dass Aetzprodukte an schwer
I zugänglichen Stellen zurückbleiben und daduz-ch die Wirkung
und/oder die Lebensdauer der Anordnung ungüstig beeinflussen
Statt einer metallenen Hilfsschicht wurden
auch Hilfsschichten aus anderen Materialien, z.B. Photolackschichten,
verwendet, Es sei aber bemerkt, dass die Anwendung von Photolackschichten als Hilfsschicht bei diesen
Verfahren im allgemeinen nicht erwünscht ist, weil vor allem bei niedrigeren Temperaturen der Photolack sehr schwer so
vollständig entfernt werden kann, dass keine Reste zurückbleiben und dass das Leitermuster nicht beschädigt wird.
Weiter ist aus der USA-Patentschrift 3.642.5i
ein Verfahren bekannt, bei dem ein Halbleitersubstrat mit einer Oxidschicht über-zogen wird, in der ein Fesnter gebildet
wird, wonach auf dem Ganzen eine Palladiumschicht und darauf erwünschtenfalls eine Schicht aus einem anderen
Metall gebildet wird, Dann wird in einer wasserstoffhaltigen Atmosphäre das Palladium von der Oxidschicht entfernt, wobei
in dem Fenster das Palladium nacia wie vor an der Halbleiteroberfläche
haftet. Dieses Verfahren eignet sich jedoch lediglich zur Herstellung von Palladiumhalbleiterkontakten, weil
das Palladium in dem Fenster sehr stark an der Halbleiteroberfläche haftet und von dieser Oberfläche praktisch nicht
entfernt werden kann.
Die Erfindung bezweckt u.a., ein neues Ver-
ι '
6098 21/ 0 68 9
PHN.7828 28-10-1975
fahren zu schaffen, bei dem die Nachteile der bekannten Verfahren vermieden oder wenigstens erheblich verringert
werden.
Die Erfindung liegt u.a. die Erkenntnis zugrunde, dass der beabsichtigte Zweck dadurch erreicht werden
kann, dass das Material der Hilfsschicht in Kombination mit der Weise, in der es in dem gewünschten Muster angebracht
wird, derart gew3h.lt wird, dass für das Leitermuster ein
beliebiges leitendes Material verwendet werden kann, das ausserdem nicht porös zu seinbraucht, während sich dennoch
die Hilfsschicht schnell und zweckmässig wegätzen lässt.
Daher ist ein Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet,
dass zunächst die Halbleiteroberfläche mit einer Isolierschicht
versehen wird; dass auf der Isolierschicht eine palladiumhaltige Hilfsschicht erzeugt wird; dass anschliessend
an der Stelle des zu bildenden Leitermusters die Hilfsschicht und auf den durch das Leitermuster zu kontaktierenden Teilen
der Halbleiteroberfläche zugleich die darunter liegende Isolierschicht entfernt wird, und dass dann die leitende
Schicht erzeugt wird, wonach die Hilfsschicht in einem wasserstoffhaltigen Medium entfernt wird, wobei aer Wasserstoff
von der Hilfsschicht absorbiert wird und diese Hilfsschicht quellen lässt, wobei die Hilfsschicht mit den darauf
liegenden Teilen der leitenden Schicht entfernt wird.
Das Verfahren nach der Erfindung weist den
wesentlichen Vorteil auf, dass die Hilfsschicht ohne Mühe, Z0B. durch Wegblasen mit Pressluft, entfernt werden kann,
609824/0689
PHN,7828 28-10-1975
ohne dass Reste zurückbleiben. Ein anderer grosser Vorteil ist der, dass für das zu bildende J^eitermuster ein beliebiges leitendes Material gewShlt werden kann. Dadurch, dass
die palladiumhaltige Schicht nur ai'f der Isolierschicht gebildet
und erst danach die Isolierschicht an den zu kontaktierenden Stellen von der Halbleiteroberfläche entfernt
wird, kommen diese zu kontaktierenden Stellen nie mit der Hilfsschicht in Berührung, so dass die Hilfsschicht auch
nicht von diesen Stellen entfernt zu werden braucht. Auch braucht das Leitermuster nicht aus porösem Material zu bestehen,
weil der Wasserstoff ohne Schwierigkeiten auch durch
nichtporige Schichten hindurch diffundiert, vorausgesetzt dass diese nicht zu dick sind. Dies ist z.B. von grosser
Bedeutung bei der Bildung von Schottky-Kontakten, wobei bei
Anwendung des erfindungsgemässen Verfahrens die Höhe der
Schottky-Sperre durch freie Wahl der Materialien bestimmt werden kann.
Ein wichtiger Vorteil des Verfahrens nach
der Erfindung besteht noch darin, dass die Entfernung der Hilfsschicht erwünschtenfalls bei Zimmertemperatur erfolgen
kann „
Weiter ist das Verfahren nach der Erfindung von besonderer Bedeutung in jenen Fällen, in denen ein
ohmscher Kontakt oder ein Schottky-Kontakt in einem Fenster sehr kleiner Abmessungen gebildet werden muss. Das Verfahren
nach der Erfindung bietet dabei die Möglichkeit, ein beliebiges leitendes Material in diesem Fenster anzuordnen, ohne
dass dabei das leitende Material die Isolierschicht über-
609824/06 8.9
-6~ PHN.7828
28-10-1975 '
läppt, was für viele Anwendungen erwünscht ist·
Einige Ausführungsformen der Erfindung sind
in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Figuren 1 bis 6 schematisch im Querschnitt
aufeinanderfolgende Stufen der Herstellung einer Anordnung nach der Erfindung,
Fig. 7 schematisch eine Draufsicht auf einen Teil einer anderen Anordnung nach der Erfindung,
Fig. 8 schematisch einen Querschnitt durch
die Anordnung längs der Linie "VTII-VIII in Fig. 7, und
Figuren 9 bis lh schematisch im Querschnitt
längs der Linie VIII-VIII in Fig. 7 aufeinanderfolgende
Stufen der Herstellung der Anordnung nach den Figuren 7 und8".
Die Figuren sind schematisch und nicht mass-
stäblich gezeichnet. Entsprechende Teile sind in den Figuren
im allgemeinen mit den gleichen Bezugsziffern bezeichnet.
Halbleiterzonen vom gleichen L-eitfähigkeitstyp sind in den
Querschnitten in derselben Richtung schraffiert.
Figuren 1 bis 6 zeigen schematisch im Querschnitt
aufeinanderfolgende Stufen einer Ausführungsform des
Verfahrens nach der Erfindung. In diesem Beispiel wird eine
Schottky-Diode hergestellt. Es wird (siehe Fig. 1) von einem
Halbleiterkörper ausgegangen, der aus einem z.B. etwa 200 /um
dicken Substrat 1 aus n-^eitendem Silicium mit einem spezifischen
Widerstand von z.B. 0,001 Ohm.cm besteht, auf dem eine epitaktische Schicht 2 mit einer Dicke von etwa.1yura und
einem spezifischen Widerstand von z.B. 0,1 0hm.cm erzeugt ist,
■ 6 098-2 A/068.9
PHN.7828 28-1O-lS>
die ebenfalls aus η-leitendem Silicium besteht. Die Oberfläche
3 des Halbleiterkörpers ist mit einer elektrisch isolierenden Schicht 4 aus Siliciumoxid mit einer Dicke von
etwa 0,1 /um überzogen· Diese Schicht wird im vorliegenden
Beispiel durch pyrolytisches Niederschlagen von Siliciumoxid bei etwa 4OO°C erzeugt, aber kann auch auf thermischem Wege
oder auf andere ¥eise erhalten werden.
Auf der Oxidschicht 4 wird dann eine Hilfsschicht 5 «ms Palladium mit einer Dicke von vorzugsweise
etwa 0,2yum oder mehr gebildet, obwohl auch dünnere Hilfsschichten
verwendet werden.können. Die Hilfsschicht wird vorzugsweise
durch Sputtern erzeugt, aber dies kann auch auf andere Weise erfolgen. Vorzugsweise wird eine Hilfsschicht
aus reinem Palladium gebildet, obschon dies nicht notwendig ist, weil auch eine Schicht aus Palladium und einem anderen
Material angewendet werden kann, vorausgesetzt, dass der Palladiumgehalt genügend hoch ist, damit die Hilfsschicht
quellen und sich kräuseln kann.
Dann werden an der Stelle des zu bildenden
Leitermusters, in diesem Falle des Schottky-Kontakts, die
Hilfsschicht 5 und auch die darunter liegende Isolierschicht
4 entfernt. Dies kann auf verschiedene Weise erfolgen, z.B. dadurch, dass nacheinander ein Fenster in die Hilfsschicht 5
und in die Isolierschicht 4 geätzt wird. Im vorliegenden Beispiel wird jedoch nach der Erfindung auf der Palladiumschicht
5 zunächst eine Maskierungsschicht 6, z.B. eine Photolackschicht
(auch als Photoresistschicht bezeichnet) erzeugt, in der auf übliche Weise ein Fenster 7 gebildet wird (siehe
609824/0689
-8- PHN.7828
28-10-1975
Figo 1). In diesem Beispiel ist dieses Fenster ein rundes
Fenster mit einem Durchmesser von 6 /um mit der L-inie M-M
als Mittellinie, aber die Form und Abmessungen des Fensters können auch anders, insbesondere kann die Form quadratisch
seln0 Anschliessend wird, ebenfalls auf in der Halbleitertechnik
allgemein übliche Weise, das Palladium innerhalb des Fensters durch Ionenätzen entfernt (siehe Fig. 2), wonach
ebenfalls durch Ionenätzen die Oxidschicht k innerhalb des Fensters 7 entfernj wird (siehe Fig. 3)· Oas Ionenätzen kann
z.B0 in einer Atmosphäre von Argon unter einem Druck von
10 mm Quecksilbersäule erfolgen-, wobei das Sxibstrat an
einer negativen Spannung von z.B. 100 bis 150 V in bezug auf
eine etwa 5 cm von der Halbleiteroberfläche entfernte Anode liegt. Das (Hochirequenz)lonenätzen nimmt insgesamt etwa
Minuten·in Anspruch und findet bei einer leistung von.etwa
200 ¥ und einer Frequenz von etwa 13»5<5 MHz statt. Ein
grosser Vorteil des lonenätzens (auch als Rücksputtern bezeichnet)
ist der, dass dabei keine Unterätzung auftritt, wodurch der Schottky-Kontakt genau bis zu dem Rand des
Fensters angeordnet werden kann.
Dann wird die Photoresistmaske 6 entfernt und
es werden vorzugsweise durch Sputtern, aber erwünschtenfalls
auf andere Weise, z.B. diirch Aufdampfen, auf der ganzen
Oberfläche und in dem Fenster 7 eine etwa 0,0,5/um dicke
Schicht 8 aus Titan und darauf zum Erhalten einer guten Lotbarkeit
eine Schicht 9 aus Gold mit einer Dicke von etwa 0,1 /um erzeugt (siehe Fig. k). Dabei wird vor der Erzeugung
der Schichten 8 und 9 zunächst durch lonenätzen eine dünne
6 0 9 8 2 4/06 8 9
-9- PHN.7828
' 28-10-1975
Oberflächenschicht aus Silicium innerhalb des Fensters entfernt,
so dass eine ganz reine Oberfläche erhalten wird.
Danach wird die Hilfsschicht 5 dadurch entfernt, dass während einiger Minuten das Ganze einer Atmosphär·
reinen Wasserstoffs bei 20°C ausgesetzt wird. Dabei diffundiert der Wasserstoff durch die Schichten 8 und 9 hindurch
und wird von der Pailadiumschicht 5 absorbiert, die quillt unc
sich kräuselt und sich dadurch leicht von der Oxidschicht ablast. Durch Wegblasen mit Pressluft werden die Schicht
und die darauf liegenden Teile der Metallschichten 8 und entfernt, wodurch die Struktur nach Fig. 6 erhalten wird.
Auf der Unterseite des Substrats 1 wird auf bekannte Weise mittels einer Metallschicht, z.B. einer Niekelschicht ίΌ,
ein ohmscher Kontakt gebildet. Dadurch ist eine Schottky-Diode sehr kleiner Abmessungen erhalten, die dann auf übliche
Weise mit Zuführungsleitern versehen und in einer passenden
Umhüllung untergebracht wirdo
Obgleich im beschriebenen Beispiel die Hilfsschicht 5 reinem Wasserstoff ausgesetzt wurde, ist dies nicht
notwendig. Auch Gasgemische mit einem kleineren Wasserstoffgehalt, aber vorzugsweise mit mindestens 10 Vol.$ Wasserstoff
können Anwendung finden. -*
Statt Titan können natürlich auch andere
Metalle, wie z.B. Nickel, Chrom, Platin, Aluminium usw., fur die Herstellung der Schottky-Diode verwendet werden»
Wie aus dem beschriebenen Beispiel hervorgeht, können mit dem Verfahren nach der Erfindung auf einfache
Weise sehr kleine Kontakte, mit einer Höchstabmessung von
60 9 824/06 89
PIIN. 7828 28-10-1975
weniger als 10yum, hergestellt werden.
Eine Abwandlung des Verfahrens nach der Erfindung wird nun an Hand der Figuren 7 bis ΛΚ beschrieben.
Fig. 7 zeigt in Draufsicht und Fig. 8 schematisch im Querschnitt
längs der Linie VIII-VIII der Fig. 7 einen Teil eines Transistors mit einer Kollektorzone 21 aus z.B. n-leitendem
Silicium, einer Basiszone 22 axis p-leitendem Silicium und
einer Emitterzone 23 aus η-leitendem Silicium. Eine derartige Transistorstruktur kann auf bekannte Weise, z.B. durch Anwendung
allgemein üblicher1 Diffusionstechniken, epitaktisches
Anwachsen, Ionenimplantation usw., oder durch eine Kombinatior dieser Techniken hergestellt werden, was für die Erfindung
nicht wesentlich ist. Die Emitterzone 23 besteht aus einer
langgestreckten Zone und meistens enthält der Transistor mehrere derartiger langgestreckter -Zonen. Die Emittermetallisierung
besteht aus einer Metallschicht, z.B. einer Aluminiumschicht
8, die sich auf einer Seite an eine Metallschicht Zh anschliesst, die entweder ebenfalls aus Aluminium oder aus
einem anderen Metall bestehen kann. Eine Oxidschicht 4 bedeckt den Emitter-Basisübergang.
Nach der Erfindung wird diese Struktur auf
folgende Weise hergestellt. Wie.jLn Fig. 9 angegeben ist, wird
von einer Struktur ausgegangen, wie sie z.B. nach dem Diffundieren der Emitterzone 23 erhalten ist, wobei die Emitterzone
auch mit eir.er dünnen Oxid- oder Glasschicht bedeckt ist„ Darauf wird die Hilfsschicht 5» vorzugsweise aus reinem Palladium,
erzeugt. Auf der Hilfsschicht 5 wird eine Maskierungsschicht 25, ZoB. eine Photoresistmaske, in bekannter Weise
609824/068
PHN. mm ' 28-10-1975
gebildet. Durch Aetzen mit z.B. verdünntem Königswasser wird an den nicht mit der Maskierungsschicht 25 bedeckten Stellen
die Hilfsschicht 5 entfernte Dann wird eine weitere Maskierungsschicht 26, die auch durch eine Photoresistmaske gebildet
sein kann, gebildet (siehe Fig. 10), Diese Maskierungsschicht 26 bedeckt die HiIfsschicht 5 vollständig, aber ISsst
auf der Emitterzone 23 einen Teile der Oxidschicht k frei,
welcher Teil dann durch Aetzen mit einei1 FluorwasserstofflSsung
entfernt wird. Nach Entfernung der Maskierungsschichten
25 und 26 wird dann die Struktur nach Figi 11 erhalten.
Anschliessend wird aiif der Oberfläche eine
Aluminiumschicht 8 gebildet (siehe Fig. 12), wonach durch
Überführung von Wasserstoff die Schicht 5 quillt und sich kräuselt und sich mit den darauf liegenden Teilen der Schicht
8, gleich wie im vorhergehenden Beispiel, leicht entfernen lässt (siehe Figuren 13 und 14). Dann wird unter Verwendung
eines weiteren Maskierungs- und Aetzschrittes die Metallschicht Zh gebildet, wobei die Struktur nach Fig. 8 erhalten
wird. Die Metallisierung und Kontaktierung der Kollektor- und Basiszonen 21 bzw, 22 kann in einer geeignet gewählten Stufe
der Herstellung stattfinden und ist, weil sie für die Erfindung nicht wesentlich ist, nicht'in der Zeichnung dargestellt,
die nur schematisch einen Teil des Transistors zeigt.
Im letzteren Beispiel wird nach der Erfindung ein T-eitermuster 8 erhalten, das sich teilweise innerhalb
des Emitterfensters und teilweise auf der Isolierschicht
h erstreckt, dies im Gegensatz zu dem vorhergehenden Beispiel.
Es ist einleuchtend, dass sie die Erfindung
6098 2 A/0689
PHN07828
28-10-1975
nicht auf die beschriebenen Ausführungsbeispiele beschränkt,
sondern dass für· den Fachmann im Rahmen der Erfindung viele Abarten möglich sind. So können erwünschtenfalls statt Photoresistmasken
andere Masken, gegebenenfalls aus einem nichtstrahlungsempfindlichen
Material, verwendet werden. Der Halbleiterkörper kann statt aus Silicium auch aus einem beliebigen
anderen Halbleitermaterial bestehen, wührend die Isolierschicht statt aus Siliciumoxid auch aus einem anderen
Material bestehen kann. ¥eiter können statt der beschriebenen Sputter-, lonenätz- und chemischen Aetzverfahren erwünschtenfalls
auch andere geeignete Verfahren zum Entfernen oder Erzeugen von Material verwendet werden. Das nach der Erfindung
erhaltene Leitermuster kann einen Teil eines I^eitermusters
bilden, von dem andere Teile auf andere Weise erhalten sind, wie z.Bo die Schicht 2k in den Figuren 7 tuid 8.
6 098 2k/0689
Claims (1)
- PHN.7828 · 28-10-1975 /JPATENTANSPRUECHE:'Tie ) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit einer Oberfläche, die teilweise mit einer elektrisch isolierenden Schicht überzogen und mit einem Leitermuster versehen ist, wobei auf der Isolierschicht eine Hilfsschicht erzeugt wird, die Oberflachenteile, die dem zu bildenden Leitermuster entsprechen, frei lässt, wonach auf dem Ganzen eine elektrisch leitende Schicht aus einem von dem der Hilfsschicht verschiedenen Material erzeugt und dann die Hilfsschicht mit dem darauf liegenden Teil der leitenden Schicht selektiv entfernt wird, wobei der auf den genannten freigelassenen Oberflächenteilen zurückbleibende Teile der leitenden Schicht das Leitermuster bildet, dadurch gekennzeichnet, dass zunächst die Halbleiteroberfläche mit einer Isolierschicht versehen wird, dass auf der Isolierschicht eine palladiumhaltige Hilfsschicht erzeugt wird, dass dann an der Stelle des bildenden Leitermusters die Hilfsschicht und auf den durch das Leiternruster zu kontaktierenden Teilen der Halbleiteroberfläche auch die darunter liegende Isolierschicht entfernt wird, und dass anschliessend die leitende Schicht erzeugt wird, wonach die Hilfsschicht in einem, wasserstoffhaltxgen Medium entfernt wird, wobei der Wasserstoff von der Hilfsschicht absorbiert wird und diese Schicht quellen lässt, wobei die Hilfsschicht mit den darauf liegenden Teilen der leitenden Schicht entfernt wird.• 2 ο Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Erzeugen der leitenden Schicht dineMaskierungsschicht gebildet wird, die die zu entfernenden Teile der Hilfsschicht frei lässt, wonach diese frei ge-609 8 2 4/ 0.6 8 9PHN.7828 - · ; 28-10-1975 ·lassenen Teile der Hilfsschicht und an den Stellen der durch das Leitermuster zu kontaktierenden Teile der Halbleiteroberfläche zugleich die unter der Hilfsschicht liegenden Teile der Isolierschicht durch Ionenätzen entfernt werden.3· Verfahren nach Anspruch 1 oder 2, dadurchgekennzeichnet, dass vor dem Erzeugen der leitenden Schicht durch Ionenätzen auch eine dünne Oberflächenschicht von dem Halbleiterraateilal entfernt wird.k, ■ Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Hilfsschicht aus praktisch reinem Palladium gebildet wird.5« Verfahren nach einem der vorstehenden Ansprüche, dadiirch gekennzeichnet, dass die Hilfsschicht einem Gas mit mindestens 10 Vol.$> Wasserstoff ausgesetzt wird. 6 ο Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die Hilfsschicht einem Gas aus praktisch reinen Wasserstoff ausgesetzt wird.7ο Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass von allen Oberflächenteilen, die dem Leitermuster entsprechen, sowohl die Hilfsschicht als auch die Isolierschicht entfernt werden, so dass sich das erhaltene Leitermuster völlig innerhalb einer oder mehrerer Oeffnungen in der Isolierschicht bis zum Rande dieser Oeffuungen erstreckt.8ο Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf der Hilfsschicht eine leitende Schicht gebildet wird, die mit der Halbleiteroberfläche eine gleichrichtenden Uebergang bildet.SO 98247 0 68.9PHN.7828 28-10-19759o Verfahren nach Anspruch 7» dadurch gekennzeichnet, dass die Oeffnung in der Isolierschicht eine Mastmalabmessung von weniger als 10 /um aufweist. 1Oo Halbleiteranordnung mit einem Leiterniusterdie durch das Verfahren nach einem der vorstehenden Ansprüche hergestellt ist.£09824/0683Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7415841A NL7415841A (nl) | 1974-12-05 | 1974-12-05 | Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting, vervaardigd volgens de werkwijze. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2552430A1 true DE2552430A1 (de) | 1976-06-10 |
Family
ID=19822593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752552430 Ceased DE2552430A1 (de) | 1974-12-05 | 1975-11-22 | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung |
Country Status (10)
Country | Link |
---|---|
JP (1) | JPS5182569A (de) |
AU (1) | AU499832B2 (de) |
CA (1) | CA1042114A (de) |
CH (1) | CH595698A5 (de) |
DE (1) | DE2552430A1 (de) |
FR (1) | FR2293794A1 (de) |
GB (1) | GB1525400A (de) |
IT (1) | IT1051815B (de) |
NL (1) | NL7415841A (de) |
SE (1) | SE411813B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703473A1 (de) * | 1976-02-06 | 1977-08-11 | Ibm | Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2535525A1 (fr) * | 1982-10-29 | 1984-05-04 | Western Electric Co | Procede de fabrication de circuits integres comportant des couches isolantes minces |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3642528A (en) * | 1968-06-05 | 1972-02-15 | Matsushita Electronics Corp | Semiconductor device and method of making same |
JPS4918268A (de) * | 1972-06-09 | 1974-02-18 |
-
1974
- 1974-12-05 NL NL7415841A patent/NL7415841A/xx not_active Application Discontinuation
-
1975
- 1975-11-22 DE DE19752552430 patent/DE2552430A1/de not_active Ceased
- 1975-11-27 CA CA240,755A patent/CA1042114A/en not_active Expired
- 1975-12-02 IT IT29937/75A patent/IT1051815B/it active
- 1975-12-02 GB GB49418/75A patent/GB1525400A/en not_active Expired
- 1975-12-02 SE SE7513565A patent/SE411813B/xx unknown
- 1975-12-02 CH CH1566375A patent/CH595698A5/xx not_active IP Right Cessation
- 1975-12-02 AU AU87152/75A patent/AU499832B2/en not_active Expired
- 1975-12-04 JP JP50143433A patent/JPS5182569A/ja active Pending
- 1975-12-05 FR FR7537270A patent/FR2293794A1/fr active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703473A1 (de) * | 1976-02-06 | 1977-08-11 | Ibm | Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung |
Also Published As
Publication number | Publication date |
---|---|
NL7415841A (nl) | 1976-06-09 |
FR2293794B1 (de) | 1981-08-07 |
SE7513565L (sv) | 1976-06-08 |
SE411813B (sv) | 1980-02-04 |
CA1042114A (en) | 1978-11-07 |
FR2293794A1 (fr) | 1976-07-02 |
AU499832B2 (en) | 1979-05-03 |
AU8715275A (en) | 1977-06-09 |
GB1525400A (en) | 1978-09-20 |
CH595698A5 (de) | 1978-02-28 |
JPS5182569A (en) | 1976-07-20 |
IT1051815B (it) | 1981-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0000743B1 (de) | Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE2544736C2 (de) | Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2142146A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung | |
DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
DE2436449C3 (de) | Schottky-Diode sowie Verfahren zu ihrer Herstellung | |
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2162232A1 (de) | Verfahren zum Herstellen einer Schattenmaske | |
DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
DE1539087B2 (de) | Halbleiterbauelement mit oberflaechensperrschichtkontakt | |
DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
DE2422120A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE1927646A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2259682A1 (de) | Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes | |
DE4313042A1 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
DE2517252A1 (de) | Halbleiterelement | |
DE3301457C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2043303A1 (de) | Verfahren zum Anbringen von Kontakten auf einem Halbleiterkörper, und Halb leitervornchtung mit Kontakt hergestellt nach dem Verfahren | |
DE2552430A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8131 | Rejection |