DE2012110A1 - Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen - Google Patents

Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen

Info

Publication number
DE2012110A1
DE2012110A1 DE19702012110 DE2012110A DE2012110A1 DE 2012110 A1 DE2012110 A1 DE 2012110A1 DE 19702012110 DE19702012110 DE 19702012110 DE 2012110 A DE2012110 A DE 2012110A DE 2012110 A1 DE2012110 A1 DE 2012110A1
Authority
DE
Germany
Prior art keywords
compound
metal
gold
layer
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702012110
Other languages
English (en)
Inventor
Georg Dipl.-Chem. 8012 Ottobrunn; Söhlbrand Heinrich Dipl.-Chem. Dr. 8000 München Rosenberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702012110 priority Critical patent/DE2012110A1/de
Priority to AT181871A priority patent/AT318009B/de
Priority to NL7102911A priority patent/NL7102911A/xx
Priority to US00123173A priority patent/US3808041A/en
Priority to FR7108429A priority patent/FR2081913B1/fr
Priority to SE03321/71A priority patent/SE359122B/xx
Priority to GB23729/71A priority patent/GB1286433A/en
Publication of DE2012110A1 publication Critical patent/DE2012110A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Verfahren zum Herstellen einer Mehrlagenmetallisierung an
j. Patent .......... (P 1.963-514.4 = VPA 69/3147).
Das' Hauptpatent .......... (P 1.965.514.4 = VPA 69/3147) betrifft ein Verfahren zum Herstellen einer gut haftenden kontaktierbiren Metallisierung auf Oberflächen von elektrischen Bauelementen, insbesondere von Silicium-Planarhalbleiterbau- elementen, .bei dem auf die zu metallisierende Oberfläche eine das Metall enthaltende Lösung oder Suspension in flüssiger Form aufgebracht, die !Flüssigkeit verdampft und die zurückbleibende, die Metallverbindung enthaltende Schicht durch Erhitzen in eine reine Metallschicht übergeführt und anschließend in die Halbleiteroberfläche eingesintert oder einlegiert wird.
Bei der S'ystemherstellung von elektrischen Bauelementen, insbesondere von Mikrohalbleiterbauelementen, die nach der Planar- oder Mesatechnik gefertigt sind, ist einer der letzten Verfahrensschritte das definierte Aufbringen von Emitter- bzw. Basiskontakten oderj-leitbahnen. Dies geschieht in der Weise, daß eine Scheibe au^s Halbleitermaterial, beispielsweiseeine SiIi-' ciumeinkristalHlscheibe, welche mit einer Vielzahl von Bauelement systemen versehen und nach Fertigstellung der Systeme zerteilt wird, unjber Verwendung entsprechender Masken oder Schablonen mit ;dera· gewünschten Metall, beispielsweise Aluminium, Silber, Gold, !Platin, Chrom oder Molybdän bedampft wird,
Wenn, bedingt^durch die Kleinheit der Geometrien+ ein Bedampfen
durch Masken liicht mehr möglich ist;, wird die Metallschicht^
ganzflächig einem entsi
aufgebracht und anschließend nach Abdeckung mit. reihenden Fotolack und Abbildung der gewünschten
Struktur, durch Belichtung und Entwicklung des Fotolacks die
VPA .9/493/1042 Edt/Dx
109838/UB9
ORiGfNAl INSPECTED
-2 -
Metallschicht an den unerwünschten Stellen des Halbluitursystems wieder abgelöst. Aufler der Metallbedampfung ist es auch möglich, die Metallisierung einer Halbleiteroberfläche durch Kathodenzerstäubung (sputtern) oder aus einer galvanischen Lösung aufzubringen. Diese Verfahren erfordern einen erheblichen apparativen Aufwand und haben zudem noch den Nachteil, daß die durch sie erzeugten Metallisierungen bezüglich ihres Haftvermögens und ihrer Schichtdicke auf der Halbleiteroberfläche nicht immer optimal sind und daher die Kontaktierbarkeit erschweren. Dies führt au mechanischen und elektrischen Ausfällen bei den so gefertigten Halbleiterbauelementen.
Die vorliegende Erfindung dient zur Lösung der Aufgabe, die Haftfestigkeit und damit die Kontaktierbarkeit von aus mehreren Metallagen bestehenden Metallisierungen, die hauptsächlich aus Gold, Platin und Titan bestehen, auf Halbleiteroberflächen zu verbessern und dabei gleichzeitig ein Verfahren anzugeben, welches rationell und ohne großen Aufwand arbeitet.
Dabei wird gemäß der Lehre der Erfindung zur Herstellung einer aus mehreren Lagen verschiedener Metalle bestehenden Metallisierung jedes einzelne Metall in Form einer Verbindung in einem organischen Lack gelöst aufgebracht, zwischen dem Aufbringen der einzelnen, die Metallverbindungen enthaltenden Lachschichten jeweils ein Temperprozeß durchgeführt, dann die nacheinander aufgebrachten Lackschichten in einem einzigen Verfahrensschritt durch Thermolyse in einer Sauerstoff und Argon enthaltenden Atmosphäre bei 350 - 400 0C in die reinen Metallschichten übergeführt und die übereinandei-liegenden Metallschichten in die ; Halbleiteroberfläche einlegiert. \
Es liegt im Rahmen der vorliegenden Erfindung, zur Strukturie- ' rung der Mehrlagenmetallschicht ein fotolithographisches Ätz- i verfahren vor oder nach der Thermolyse durchzuführen. Die Foto-| ätztechnik vor der Thermd'lyse hat den Vorteil, daß beim Entwickeln die darunterliegenden Lackpartien, welche die Metalle enthalten, initabgelöst werden. Wird die Fotoätztechnik nach der Thermolyse durchgeführt, so muß zum Ablösen der eineelhjn lie-
VPA 9/493/1042 1 09838/U69- -3-
ORlGlNAL INSPECTED
tailschichten und damit zum Freilegen der Substratoberfläche ■ mit verschiedenen Lösungsmitteln, die der jeweiligen Metallschicht angepaßt sind, gearbeitet v/erden. Durch selektives Ätzen der einzelnen Schichten läßt sich eine gesonderte Strukturierung durchführen.
Eine weitere Möglichkeit ist dadurch gegeben, daß an Stelle einer in einem Butylacetat-Äther-Gemisch gelösten Nitrocellulose als Lacklösung gleich ein fotosensitiver Lack als Suspensions- oder Lösungsmittel für die Metallverbindung verwendet wird. Dadurch kann auch eine Strukturierung innerhalb der Mehrlagenmetallisierung erreicht werden.
Gemäß einem günstigen Ausführungsbeispiel nach der Lehre der Erfindung wird die Konzentration der Metallverbindung im Lack auf 5-10 °/o. eingestellt.
Die Temperung der einzelnen, die-.jeweilige Metallverbindung enthaltenden Lackschichten erfolgt zweckmäßigerweise bei 100 150 C maximal 5 Minuten lang.
Die Schichtdicke der einzelnen die Metallverbindungen enthaltenden Lacke wird auf 3 - 4 /u eingestellt, so daß nach der Thermolyse eine Schichtdicke der einzelnen Metallschichten von Ο,1 - 0,3 /U zu erwarten ist.
Durch die Verwendung von organischen Lacken gemäß vorliegender Erfindung .Können nämlich besonders gleichmäßige Beschichtungsdicken über die gesamte zu beschichtende Halbleiteroberfläche erzielt werden, die dann zu entsprechend gleichmäßigen Metallschichten führen. Durch die Verwendung von Fotolacken lassen sich durch die bekannten Verfahrensschritte der Fototechnik mit nachfolgendem Erhitzen sehr fein detaillierte Metallstrukturen bis herunter zu Breiten von einigen 1/1000 mm erzeugen.
Gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre der Erfindung wird zur Herstellung einer aus Gold und Platin bestehenden Mehrlagenmetallstruktur für die Goldverbin-
VPA 9/493/1042 . . 1Og839/U69 " * - .
dung Chlorogoldsäure (HAuCl^ 4HpO) oder Golddimethylacetylacetonat und für die Platinverbindung Hexachloroplatinsaure (H2PtCIg) verwendet. Wenn des weiteren noch eine Titanschicht aufgebracht werden soll oder als Zwischenschicht verwendet wird, so hat es sich als vorteilhaft erwiesen, für die Titanverbindung Dicyclopentadienyltitan zu verwenden.
Das Verfahren nach der Lehre der Erfindung läßt sich in besonders vorteilhafter Weise anwenden zur Herstellung von aus Platin, Gold und Titan bestehenden Mehrlagenkontakten auf freien und mit Maskierungs- oder Schutzschichten (SiOp, AlpO-z, Si~KL undji Kunststoffe) bedeckten Halbleiterkristalloberflächen. Es ist auch in Gegenwart von Fotolackabdeckungen anwendbar. Die nach diesem Verfahren hergestellten Mehrlagenmetallstrukturen sind wegen der Gleichmäßigkeit der Ausbildung ihrer Schichtdicken und wegen ihres guten'^elektrischen Leitvermögens besonders geeignet zur Herstellung^ von Halbleiterbauelementen, insbesondere in der Planar- und ieam-lead-Technik.
Zur weiteren Erläuterung der Erfindung anhand eines Ausführungsbeispiels wird nun auf die Figuren 1-5 der Zeichnung Bezug genommen, in denen die Herstellung einer Mehrlagenmetallisienmg am Beispiel Titan/Gold/Platin dargestellt ist.
Auf einer aus einem Siliciumhalbleiterkö'rper bestehenden Substratscheibe 1 wird, wie in Figur 1 dargestellt ist, zur Erzeugung einer Titanschicht ein Nitrocellulose-Ather-Butylacetat-Lack, welcher Dicyclopentadienyltitan in einer Konzentration von 5 - 10 $ gelöst enthält, aufgesprüht und auf einer zentrischen Schleuder abgeschleudert (15 Sek. bei 2000 UpM). Dabei entsteht der mit 2 bezeichnete Lackfilm in einer Schichtstärke von 3 /U. Nach dem Tempern des Lackfilms bei 100 0C während 5 Minuten wird ein zweiter, eine Platinverbindung in Form von Hexachloroplatinsaure enthaltender Lackfilm 3, v/ie in Fig. 2 gezeigt, in gleicher Weise aufgebracht und ebenfalls getempert. Nun erfolgt, wie in Fig. 3 dargestellt ist, zur Erzeugung eines dritten Metallfilms das Aufbringen einer dritten Lackschicht 4,
VPA 9/49V1042 - 5 -
109839/U69
welche Chlorogoldsäure oder Golddimethylacetylacetonat gelöst enthält und ebe:
terworfer. wird·
enthält und ebenfalls einem kurzen femperprozeß bei 100 0O vrn-
2ur Überführung der drei Lackschicliteta in die reinen Metallschicht en wird nun die gesamte Anordnung einer Shermolyse in Sauerstoff-Argon-Atmosphäre bei 350— 400 0G ca, 10 Minuten lang unterworfen« Bei dieser 'Therxnolyse verflüchtigen sich die lackbestandteile und die MetallverMadungen v/erden-zersetzt. Auf der Substratoberfläche verbleibt die reine Metallisierung» bestehend aus einer Titanschioht 12",-einer Platinschicht 13 und einer Goldschicht 14, wie dies in 51XgUr 4 gezeigt ist» Die einzelnen Schichtstärken betragen 0,1 - QS3 /U«.
Pig» 5 seigt die S'reilegung der Substratoberflache im Bereich 15 im Bahnen einer fototechnik, wobei, die Strukturierung der cms der Mehrlagenmetallsohicht (12, Ij3 14)'bestehenden Metallisierung auf dem Siliciumsubstrat 1 durchgeführt worden ist« In analoger V/eise kann bei Verwendung der entsprechenden Metallverbinöung im lack auch eine andere Zusammensetzung der Mehrlagenmetallisierung erreicht werden* Hs ist möglich? nur z\7ei Schichten, z. B. Platin und Gold oder fitan und Platin, oder aber aucU mehr als drei Schichten überoinander aufzubringen. Wichtig ist, daß nach jedem Aufbringen einer Metall enthaltenden Ijackschicht diese Lackschicht einem iemperprozeß unterworfen wird.
Das Einsintern oder Einlegieren der Mehrlagenmetallschicht in den Halbleiterkörper erfolgt nach bekannten {^erfahren in Rohroder Durchlaufofen bei Temperaturen von 500 - 700 0G.
11 Patentansprüche
5 !Figuren ;
ORIGINAL INSPECTED
VPA 9/493/1042 , - 6 -
109839/1469

Claims (1)

1. Verfahren sum ![erstellen ainer gut haftenden kontaktierbaren Metallisierung auf Oberflächen von elektrischen Bauelementen, insbesondere von Sillcium-Planarhalbleiterbauelementen, bei dem auf die su metallisierende Oberfläche eine das Metall enthaltende Lösung oder Suspension in flüssiger Form auf ^-
. bracht, die Flüssigkeit varJampft -.jnd die zurückbleibende, die Mc. bauverbindung enthaltende Schicht durch Erhitzen in die reine Metallschicht übergeführt nv>ü anschließend in die Halbleiteroberfläche elagesintert oder einlegiert wird, nach Patent ....,..,,, (P i .963.014.4 - YPA 69/3147), dadurch gekennzeichnet, daß zur Herstellung einer aus mehreron. Lagen verschiedener Metalle bestehende Metallisierung j-ü'I-ts ein se Ine Mvtsll in Form einer Verbindung in einem ox^anischien Lank gelöst aufgebracht wird, daß zwischen, dem Aufbringen cu·::/ einz-eJ.neti die Metallverbindungen enthaltenden laakschieivlen jeweils ein Temperprozeß durchgeführt v;ird, cia3 ä^rni rH.s- nacheinander aufgebrachten Lackschichten in einem einv\U;en Yerfahrensschritt durch Thermolyse in eine:: S-vorsir-ff und Argon enthaltenden Atmosphäre bei 350 - 400 0C in die reinen Metallschichten übergeführt und die übereinanderliegenden Metallschichten in die Halbleiteroberfläche einlegiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß zur Strukturierung der Mehrlagenmetallschicht ein fotolithographisches Ätzverfahren vor der Thermulyse durchgeführt v/ird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß zur Struktur!erung der Mehrlagenmetallschicht ein fotolithographisches Verfahren nach der Thermolyse durchgeführt v/ird.
4. Verfahren nach Anspruch 1-3» dadurch gekenn zeichnet , daß als Lacklösung eine in einem
VPA 9/493/1042 109839/U69 .
ORIGINAL INSPECTED
Butylacetat-Ather-Geniisch gelöste Nitrocellulose verwendet wird.
ifi3*_ Verfahren nach Anspruch 1 - 3, d a d u r e h g e -
kennzeichnet, daß als Lacklösung ein fotosensitiver Lack verwendet wird*
-6". Verfahren nach mindestens einem der Ansprüche 1—5, dad u r eh- g-ekennze. ic h η e t -,. daß die Konzentration der Metallvefbindung im Lack auf 5 - 10 $ eingestellt wird.
7. Verfahren nach mindestens einem der Ansprüche 1 - 6,
d ad u r c h g e k e η η ζ ei c h η e t , daß die
Temperung der einzelnen die Metallverbindungen enthaltenden
Lackschichten bei 100 - 150 0G maximal 5 Minuten lang vorgenommen wird.--."-- .-'.-■
8. Verfahren nach mindestens einem der Ansprüche 1 -."Tj.'. dadurch gekennzeichnet , daß zur Herstellung einer aus Gold und Platin bestehenden Mehrlagenmetallstruktur für die Goldverbindung Ghlorogoldsäure ■ (HAuOi-J-. 4HpO) oder Golddimethylacetylacetonat und für die Platinverbindung Hexachloroplatinsäure (HpPtGIg) verwendet wird. ---..-_ ■"-."-'■"'
9. Verfahren nach mindestens einem der Ansprüche 1 - 7, dadurch g e k e η η ζ e i c h η e t ,, daß zur Herstellung jiner aus Gold, Platin und Titan bestehenden Mehrlagenmetailstruktur für die Goldverbindung Ghlorogold-
^ säure oder Golddimethylacetylacetonatj für die Platinverbindung Hexachloroplatinsäure und für die Titanverbindung Dicyclöpentadienyltitan verwendet wird.
■TO-· Verfahren nach mindestens «inem der Ansprüche 1-^9, ■ dadurch g e k e η η ζ e i c h η e t , daß die Schichtdicke der einzelnen die Metallverbindungen enthal-
VPA 9/493/1042 · . ' "/ _8-
109839/U89
~3~ 7 012110
tenden Lacke auf 5 - 4 /U eingestellt wird.
11. Halbleiterbauelement, insbesondere Silicium-Planartransistor oder integrierte Schaltungen, hergestellt nach einem Verfahren nach Patentanspruch 1 - 10.
YPA 9/495/1042 109839 Π 469
DE19702012110 1970-03-13 1970-03-13 Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen Pending DE2012110A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19702012110 DE2012110A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen
AT181871A AT318009B (de) 1970-03-13 1971-03-03 Verfahren zum Herstellen einer Metallschicht aus mehreren Metallfilmen auf Oberflächen von Halbleiterbauelementen
NL7102911A NL7102911A (de) 1970-03-13 1971-03-04
US00123173A US3808041A (en) 1970-03-13 1971-03-11 Process for the production of a multilayer metallization on electrical components
FR7108429A FR2081913B1 (de) 1970-03-13 1971-03-11
SE03321/71A SE359122B (de) 1970-03-13 1971-03-15
GB23729/71A GB1286433A (en) 1970-03-13 1971-04-19 Improvements in or relating to the production of metal layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702012110 DE2012110A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen

Publications (1)

Publication Number Publication Date
DE2012110A1 true DE2012110A1 (de) 1971-09-23

Family

ID=5765052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702012110 Pending DE2012110A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen

Country Status (7)

Country Link
US (1) US3808041A (de)
AT (1) AT318009B (de)
DE (1) DE2012110A1 (de)
FR (1) FR2081913B1 (de)
GB (1) GB1286433A (de)
NL (1) NL7102911A (de)
SE (1) SE359122B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
US4526807A (en) * 1984-04-27 1985-07-02 General Electric Company Method for deposition of elemental metals and metalloids on substrates
US4810463A (en) * 1986-09-12 1989-03-07 Syracuse University Process for forming sintered ceramic articles
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
GB8909729D0 (en) * 1989-04-27 1990-04-25 Ici Plc Compositions
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2694016A (en) * 1950-06-01 1954-11-09 Du Pont Method of producing coated ceramic capacitor
US2805965A (en) * 1952-09-25 1957-09-10 Sprague Electric Co Method for producing deposits of metal compounds on metal
US3067315A (en) * 1960-02-08 1962-12-04 Gen Electric Multi-layer film heaters in strip form
GB930091A (en) * 1960-06-24 1963-07-03 Mond Nickel Co Ltd Improvements relating to the production of semi-conductor devices
US3287612A (en) * 1963-12-17 1966-11-22 Bell Telephone Labor Inc Semiconductor contacts and protective coatings for planar devices
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
US3616348A (en) * 1968-06-10 1971-10-26 Rca Corp Process for isolating semiconductor elements
US3549415A (en) * 1968-07-15 1970-12-22 Zenith Radio Corp Method of making multilayer ceramic capacitors
US3622322A (en) * 1968-09-11 1971-11-23 Rca Corp Photographic method for producing a metallic pattern with a metal resinate
US3635759A (en) * 1969-04-04 1972-01-18 Gulton Ind Inc Method of eliminating voids in ceramic bodies

Also Published As

Publication number Publication date
AT318009B (de) 1974-09-25
FR2081913B1 (de) 1974-09-06
GB1286433A (en) 1972-08-23
SE359122B (de) 1973-08-20
FR2081913A1 (de) 1971-12-10
US3808041A (en) 1974-04-30
NL7102911A (de) 1971-09-15

Similar Documents

Publication Publication Date Title
EP0841561B1 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE2012110A1 (de) Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE2012031A1 (de) Verfahren zum Herstellen von aus Chrom oder Molybdän bestehenden Kontaktmetallschichten in Halbleiterbauelementen
DE2351664A1 (de) Verfahren zum behandeln einer duennschicht
EP0966045B1 (de) Verfahren zum Herstellen einer Metallelektrode in einer Halbleiteranordnung mit einem MOS-Transistor
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1521529A1 (de) Verfahren zur Herstellung von feinen Strukturen
DE2057204C3 (de) Verfahren zur Herstellung von Metall-Halbleiterkontakten
DE19828846A1 (de) Verfahren zum Beschichten eines Substrats
DE1923079A1 (de) Verfahren zum Niederschlagen einer Substanz auf einen ausgewaehlten Teil der Oberflaeche eines Substrates
DE19959346B4 (de) Verfahren zum Herstellen eines eine Mikrostruktur aufweisenden Festkörpers
DE19716356A1 (de) Verfahren zur Herstellung von monolithischen elektronischen Teilen
DE2253196A1 (de) Verfahren zum partiellen galvanisieren eines nicht- oder halbleitenden stoffes
DE1614760C3 (de) Halbleiteranordnung
DE1614583C3 (de) Verfahren zum Herstellen einer Kontaktmetallschicht für eine mit mindestens einem pn-übergang versehene Halbleiteranordnung
DE2010701C3 (de) Verfahren zum Herstellen von elektrischen Bauteilen
DE1764269A1 (de) Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren
DE1264206B (de) Verfahren zur Herstellung von elektrischen Leitbahnen bei Halbleiteranordnungen
DE2119960A1 (de) Verfahren zur Herstellung von Filmen vorgegebener Konfiguration
DE1963514A1 (de) Verfahren zum Herstellen von Kontakt-Metallschichten an elektrischen Bauelementen
DE2104804A1 (de) Verfahren zum Atzen eines passivier baren Metalls
DE2028491A1 (en) Semiconductor component contact system - using double metal layers and differential annealing/bonding

Legal Events

Date Code Title Description
OHW Rejection