DE1764269A1 - Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren - Google Patents
Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-PlanartransistorenInfo
- Publication number
- DE1764269A1 DE1764269A1 DE19681764269 DE1764269A DE1764269A1 DE 1764269 A1 DE1764269 A1 DE 1764269A1 DE 19681764269 DE19681764269 DE 19681764269 DE 1764269 A DE1764269 A DE 1764269A DE 1764269 A1 DE1764269 A1 DE 1764269A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- layer
- planar
- semiconductor
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims description 13
- 229910052732 germanium Inorganic materials 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- LGFYIAWZICUNLK-UHFFFAOYSA-N antimony silver Chemical compound [Ag].[Sb] LGFYIAWZICUNLK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000002140 antimony alloy Substances 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/66—Structural association with built-in electrical component
- H01R13/70—Structural association with built-in electrical component with built-in switch
- H01R13/713—Structural association with built-in electrical component with built-in switch the switch being a safety switch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
13.JAN. 1970
SIEMENS AKTIENGESELLSCiHAPT München 2,
Witteisbacherplatz
VPA 68/2417
1764260
Verfahren zum Herstellen von Planarbauelementen, insbesondere
von für hohe Frequenzen zu verwendende Germanium-Planartransistoren
Die Erfindung betrifft ein Verfahren «um Herstellen einer
Vielzahl von Mikrohalbleiterbauelementen naoh der Planartechnik,
insbesondere von für hohe Frequenzen zu verwendende Germanium-Planartransistoren oder Germanium Planartransistoren
enthaltende integrierte Schaltungen, bei dem die bekannten Verfahrensschritte der Planartechnik bis jsur Herstellung der
Emitterzone angewendet werden.
Unterlaaon (Art. ι %\ At.. *.... ι s-u 3 λ*» Antienwomm-*·
109825/16AG
PA 9/493/917 - 2 -
1764260
Eer Wunsch, Planarbauelemente herzustellen, deren elektrische Eigenschaften insbesondere im Hinblick
auf dio Hochfrequenzeigenschaften einen Verwendungszweck in UHF-Bereich ermöglichen, führt zwangsweise
zu immer kleineren Emitterstrukturen. Solche Bauelemente werden meist raLt Silicium als Halbleitergrundmaterial gefertigt. Für verschiedene Anwendungsbereiche
ist es aber erforderlich, als Grundmaterial Germanium au verwenden. Dabei werden die der Planartechnik zugrundeliegenden Maekierungsschichten (SiO2, SIjPa)
durch thermische Umsetzung eines aus einer Siliciumverbindung bestehenden Reaktionsgases erzeugt.
Es ist Aufgabe der vorliegenden Erfindung, einen Weg aufzuzeigen, durch den es möglich ist, Germanium-Planartransistoren oder Germanium-Planartransistoren
enthaltende integrierte Schaltungen mit legierten Emittern mit minimaler Breite, beispielsweise mit
Emitterbreiten von 2/um, herzustellen. Diese Geometrien durch bekannte Methoden zu erzeugen erfordert -wenn überhaupt durchführbar - schwierige Justiermanipulationen zum Anbringen der Atzmasken. Außerdem
wird die klcinstmögliche Emittergeometrie sowieso durch die beherrschbare Fototechnik bestimmt.
Die vorliegende Erfindung löst das Problem der Erzeugung kleinstmöglicher Emittorgoometrien dadurch, daß die
Emitterzone in der Weise hergestellt wird, daß ein der Fläche der Emitterzone entsprechendes Fenster
mittels Fototechnik in der auf der Halbleiterkristallobcrfläche nach der Basisdiffusion erzeugten Maskierungsschicht geätzt wird, dad anschließend das Snlttermaterial
in Form einer Metallschicht ganzfläohig sowohl auf die
109825/16A5 ~3~
ΡΛ 9/493/917 - 3 -
1764260
von der Maskierungßschicht befreite Kristalloberfläche als auch auf die mit der Potolackschicht bedeckte angrenzende
Maßkierungsschicht aufgebracht wird, daß dann die Fotolackcchicht und damit die darauf befindliche
Metallschicht mittels für den Fotolack geeigneter Lösungsmittel entfernt wird und daß abschließend
das unmittelbar auf der Kristalloberfläche befindlich e Eraittennaterial in den Halbleiterkörper einlegiert
wird.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, die das Emittermaterial liefernde Metallschicht
durch Aufdampfen im Hochvakuum zu erzeugen.
Es ist besonders vorteilhaft, wenn das Emitterraaterial
in einer Schichtdicke von 0,1 - 0,5 /um aufgedampft v/ird.
Im Rahmen der vorliegenden Erfindung soll es auch liegen, das Entfernen der Fotolackschicht und damit der auf dieser
befindlichen Metallisierung im Ultraschallfeld vorzunehmen.
Durch diese der Erfindung zugrundeliegende Aufdarapf- und Abhebotechnik der Überflüssigen Metallschicht durch
Auflösen der darunter befindlichen Fotolackschicht in einem speziellen Lösungsmittel im Ultraschallfeld gelingt
es, Gercaniun-Planartransistören auf sehr einfache
und rationelle, sowie reproduzierbare V/eise mit Emitterbreiten bis etwa 2 /um herab herzustellen.
Gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre der Erfindung wird für die das Emitter-
- 4 109825/1645
PA 9/493/917 - 4 -
1764260
material "bildende Metallschicht Aluminium verwendet.
Zur Erzeugung der Emitterzone im Halbleiterkörper ist es besonders vorteilhaft, wenn das Einlegieren
des Emittermaterials in Schutzgasatmosphäre, beispielsweise im Wasserstofistrora, bei ca. 54O0C in ca. 10 Minuten
vorgenommen wird.
Ein weiterer Vorteil des erfindungsgeraäßen Verfahrens ist darin zu sehen, daß gleichzeitig mit der Erzeugung
der Emitterzone auch die Herstellung des in der gleichen Art und Weise an der entsprechenden Stelle des
Halbleiterkörpers aufgebrachten Basisanschlusses vorgenommen v/erden kann. Die vorliegende Erfindung
schafft somit die Möglichkeit, auch schmale Aufdampfkontakte für niederohmige Basisanschlüsse herzustellen.
Gemäß besonders günstiger Ausführungsbeispiele haben sich als Metallisierungsschicht für das Basisanschlußmaterial
Legierungen aus Gold-Antimon und/oder Silber-?? Antinon erwiesen. Diese werden zweckmäßigerweise in
einer Schichtstärke von 0,02 - 0,1 /um bei Verwendung
einer Gold-Antiir.on-Legierung und in einer Schichtstärke
von 0,05 - 0,25/um bei Verwendung einer Silber-Antimon-Legierung
aufgebracht.
Die nach dem erfindungsgemäßen Verfahren einlegierten Metall-oder Legierungsschichten können dann durch Direktkontaktierung
beispielsweise durch ein Thermo-korapressions Verfahren weiterverarbeitet werden.
Bei Verwenden von Aufdampfkontaktierung erfolgt das Anbringen
des Kontaktmetalls durch Aufdampfen von Aluminium, Chromaluminium, Silberchrom oder einer Schichtenfolge
— 5 — 109825/1645
PA 9/493/917 - 5 -
1764260
von Chrom und Aluminium oder Chrom und Silber mittels
einer Fotomaske.
Die durch das erfindungsgemäße Verfahren hergestellten Halbleiterbauelemente v/erden nach Abtrennung von der
eine Vielzahl von Bauelementen enthaltenden Halbleiterkristallscheibe nach dem Aufbringen auf ein als Zuführung
dienendes Leiterband in eine Kunststoffhülle, insbesondere aus Epoxydharz , oder in ein Metallgehäuse
eingebaut.
Im folgenden soll die Erfindung anhand eines Ausführungsbeispiels, aus dem v/eitcre Einzelheiten und Vorteile
hervorgehen, näher erläutert werden. Die Figuren 1-5 zeigen den Herstellungsgang eines pnp-Germanium-Planartransistors
im Schnitt, die Figuren 6 und 7 in Draufsicht nach der Fertigstellung.
In Figur 1 ist eine p-dotierte (z.B. 3 Ohm.cm) Germaniumscheibe
1 mit einer gegen die 111-Ebene um ca. 1-2°
geneigte Oberfläche dargestellt, in welcher mittels bekannter Verfahrensschritte der Planartechnik eine
Basiszone 2 durch Eindiffundieren eines n-dotierenden Materials (Antimon) bis zu 2/um Tiefe erzeugt v/urde.
Auf der Oberfläche des Halbleiterkristallkörpers befindet sich die für die Basisdiffusion vorgesehene,
aus pyrolytisch abgeschiedenem SiOg bestehende, gegebenenfalls
mit Phosphor dotierte Maskierungsschicht und darauf eine zweite Maskierungsschicht 4, bestehend
aus pyrolytisch abgeschiedenem SiO2, in welche mittels bekannter Fotolithographieverfahren unter Verwendung
einer Fotolackschicht 5 von beispielsweise 1 - 1,5 /um, die als Ätzmaske dient, ein Fenster 6 zum Anbringen
der Emitterzone eingeätzt wurde.
- 6 109825/1645
PA 9/493/917 - 6 -
1764260
Dann wird, wie in Pig. 2 dargestellt, ohne Entfernung der aus Fotolack bestehenden Ätzmaske 5 sowohl im Bereich
des Fensters 6 auf die freigelegte Kristalloberfläche als nuch auf die angrenzenden Gebiete der mit dem Fotolack 5
bedeckten Maskierungsschicht 4 ganzflächig das Emittermaterial in Form einer dünnen Aluminiumschicht 7 bzw. 17 in einer
Schichtstärke von ca. 0,4/um im Hochvakuum aufgedampft.
Im übrigen gelten die gleichen Bezugszeichen wie in Fig.
Die in Fig. 3 dargeatellte Anordnung entoteht, wenn die
Ätzmaske 5 durch Behandlung der gesamten in Fig. 2 dargestellten Anordnung im Ultraschallfeld mit einem für den
Fotolack geeigneten Lösungsmittel, beispielsweise Aceton, entfernt wird. Durch die Einwirkung der Ultraschallschwingungen
löst sich die Fotolackschicht 5 sofort auf, wobei die auf ihr befindliche Aluminiumschicht 17 abgehoben
wird. Die unmittelbar auf der Kristalloberfloche
(Basiszone 2) befindliche Aluminiumschicht 7 bleibt fest haften und wird im nächstfolgenden Verfahrensschritt,
wie in Fig. 4 dargestellt, in die desorientierte Kristalloberfläche in Wasserstoffatmosphäre bei 54O0C ca. 10
Minuten lang einlegiert. Dabei entsteht der Emitter-Basispn-Übergang 8. Im übrigen gelten die gleichen Bezugszeichen
wie in Fig. 1, 2 und 3.
Fig. 5 zeigt die gleiche Anordnung nach dem Aufbringen des Emitterkontaktmaterials 9 bzw. des Basiskontaktmaterials
Dabei wurde vorher nach dem gleichen der Erfindung zugrundeliegenden Verfahren das Basioanachlußmaterial 11, beispielsweise
bestehend aus einer 0,05 /um dicken Gold-Antimon-Schicht und ggf. darüber eine o,2/um dicke Ag-Sb-Schicht zur
Bildung eines genügend niederohmigen Kontakts aufgebracht und einlegiert. - . . . .- ■ ·
109825/1645
PA 9/493/917 - 7 -
1764260
Die Reihenfolge der Emitteraufbringung und Basisanschlußmaterialaufbringung
kann auch vertauscht werden. Das Einlegieren beider Materialien kann zur gleichen Zeit erfolgen.
Zur Herstellung der Emitter- bzw. Basisaufdampfkontakte
und 10 wird vorzugsweise Chrom und Silber mittels einer Fotomaske aufgedampft. Die Kontaktraaterialien können aus
demselben Material bestehen und gleichzeitig aufgebracht werden.
Die Pigur 6 zeigt in Draufsicht einen nach dem erfindungsge-) mäßen Verfahren hergestellten Germanium-Planartransistor,
dessen Emitterfläche 10 χ 25/um2 beträgt. Es gelten die
gleichen Bezugszeichen wie in den übrigen Figuren.
In Fig. 7 ist eine aus drei Emittern (27, 37 und 47) bestehende Halbleiteranordnung dargestellt. Dabei hat
2 jede Emitterfläche eine Ausdehnung von 2,5 x 20/um .
Die drei Emitter sind durch einen Emitterkontakt 19 miteinander verbunden. Der Basisanschluß ist mit 21,
der Basiskontakt mit 20 bezeichnet. Die eigentliche Basiszone ist mit 14,24 + 34 bezeichnet.
Zur Erzielung eines niederohmigen Basisanschlusses wurde
in dieser Ausführung nach einem bekannten Verfahren vor der eigentlichen Basisdiffusion 14, 24, 34 eine Basisleitbahn
12 z. B. mit Arsen diffundiert.
Das Verfahren ist nicht nur für die Herstellung von Gerraaniun-Planarbauclementen geeignet sondern auch zur
Herstellung von aus Silicium oder aus Verbindungshalbleitern bestehenden Bauelementen.
14 Patentansprüche
7 Figuren
7 Figuren
109825/1645
Claims (13)
1. Verfahren zum Herstellen einer Vielzahl von Mikrohalbleiterbaueleraenten
nach der Planartechnik, insbesondere von für hohe Frequenzen zu verwendende Gerraanium-Planartransistoren
oder Germanium-Planartransistoren enthaltenden integrierten Schaltungen, bei dem die bekannten
Verfahrensschritte der Planartechnik bis zur Herstellung der Emitterzone angewendet werden, dadurch gekennzeichnet,
daß die Emitterzone im Halbleiterkörper in der Weise hergestellt wird, daß ein der Fläche der Emitterzone entsprechendes
Fenster mittels Fototechnik in der auf der Halbleiterkristalloberfläche nach der Bacisdiffusion
erzeugten Maskierungsschicht geätzt wird, daß anschließend dac Enittermaterial in Form einer Metallschicht ganzflächig
sowohl auf die von der Maskierungsschicht befreite Kristalloberfläche als auch auf die mit der Fotolackschicht bedeckte
angrenzende Maskierungsschicht aufgebracht wird, daß dann die Fotolackschicht und damit die darauf befindliche
Metallschicht mittels für den Fotolack geeigneter Lösungsmittel entfernt wird und daß abschließend das
unmittelbar auf der Kristalloberfläche befindliche , Emittermaterial in den Halbleiterkörper einlegiert v/ird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die das Emittermaterial bildende Metallschicht durch
Aufdampfen im Hochvakuum erzeugt wird.
3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß das Emittermaterial in einer Schichtdicke
von 0,1 - 0,5/un aufgedampft v/ird.
4. Verfahren nach mindestens einem der Ansprüche 1-5,
dadurch gekennzeichnet, daß das Entfernen der Fotolackschicht im Ultraschallbad erfolgt.
«tau.
5. Verfahren nach mindestens einem der Ansprüche 1 - 4>
dadurch gekennzeichnet, daß für die das Emittermaterial bildende Metallschicht Aluminium verwendet wird.
6. Verfahren nach mindestens einem der Ansprüche 1 -^- 5,
dadurch gekennzeichnet, daß das Imittermaterial in Schutzgasatmosphäre beispielsweise im Wasserstoffstrom,
bei ca. 54O0G etwa 10 Minuten lang in den Halbleiterkörper
einlegiert wird.
7. Verfahren nach mindestens einem der Ansprüche 1-6, dadurch gekennzeichnet, daß gleichzeitig mit der Erzeugung
der Emitterzone auch die Herstellung des in der gleichen Art und Weise an der entsprechenden Stelle des
Halbleiterkörpers aufgebrachten Baslsanschlusoes vorgenommen wird.
8. Verfahren nach mindestens einem der Ansprüche 1-7»
dadurch gekennzeichnet, daß als Basisanschlußmaterial insbesondere eine Legierung, bestehend aus Gold-Antimon
und/oder Silber-Antimon, verwendet wird.
9. Verfahren nach mindestens einem der Ansprüche 1-8, dadurch gekennzeichnet, daß als Basisanschlußmaterial
bei Verwendung von Gold-Antimon in einer Schichtdicke von 0,02 - 0,1/um und bei Verwendung von Silber-Antimon
in einer Schichtdicke von 0,05 - 0,25/um aufgebracht wird.
10.Verfahren nach mindestens einem der Ansprüche 1-9» dadurch
gekennzeichnet, daß die einlegierten Metall- oder Legierungsschichten durch Direktkontaktierung weiterverarbeitot
werden.
11.Verfahren nach mindestens einem der Ansprüche 1 - 10,
dadurch gekennzeichnet, daß zur Weiterkontaktierung Aluminium, Chromaluminium, Silberchrom oder eine
109825/1645
- 10 -
PA 9/493/917 - 10 -
ScMchtenfolge von Chrom und Aluminium oder Chrom
und Silber mittels einer Fotomaske aufgebracht wird.
12.Verfahren nach mindestens einem der Ansprüche 1-11,
dadurch gekennzeichnet, daß das Halbleiterbauelement nach Abtrennung von der eine Vielzahl von Bauelementen
enthaltenden Halbleiterkristallscheibe in eine Kunststoffhülle, insbesondere aus Epoxydharz, oder in ein Metallgehäuse
eingebaut wird.
13.Verwendung des Verfahrens nach mindestens einem der
Ansprüche 1-12 zur Herstellung von Germanium-Planartransistoren oder Germanium-Planartransistoren
enthaltenden integrierten Schaltungen.
H·Verwendung des Verfahrens nach mindestens einem der
Ansprüche 1-12 zur Herstellung von aus Silicium oder Verbindungshalbleitern bestehenden Bauelementen.
109828/1645
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB0097657 | 1968-05-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1764269A1 true DE1764269A1 (de) | 1971-06-16 |
Family
ID=6989241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681764269 Pending DE1764269A1 (de) | 1968-05-07 | 1968-05-07 | Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3679495A (de) |
| CH (1) | CH489910A (de) |
| DE (1) | DE1764269A1 (de) |
| FR (1) | FR1594472A (de) |
| NL (1) | NL6901987A (de) |
| SE (1) | SE355264B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6914593A (de) * | 1969-09-26 | 1971-03-30 | ||
| DE2822011B2 (de) * | 1978-05-19 | 1980-06-04 | Fujitsu Ltd., Kawasaki, Kanagawa (Japan) | Halbleiteranordnung und Verfahren zu deren Herstellung |
| DE3139069A1 (de) * | 1981-10-01 | 1983-04-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von strukturierten schichten auf der oberflaeche eines halbleiterkoerpers |
-
1968
- 1968-05-07 DE DE19681764269 patent/DE1764269A1/de active Pending
- 1968-12-13 FR FR1594472D patent/FR1594472A/fr not_active Expired
-
1969
- 1969-02-07 NL NL6901987A patent/NL6901987A/xx unknown
- 1969-05-05 CH CH685269A patent/CH489910A/de not_active IP Right Cessation
- 1969-05-07 SE SE06495/69A patent/SE355264B/xx unknown
- 1969-05-07 US US824026A patent/US3679495A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SE355264B (de) | 1973-04-09 |
| US3679495A (en) | 1972-07-25 |
| CH489910A (de) | 1970-04-30 |
| FR1594472A (de) | 1970-06-01 |
| NL6901987A (de) | 1969-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034729B1 (de) | Verfahren zur Herstellung einer GaAs-Halbleiteranordnung | |
| DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| EP0000327A1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
| DE3043289C2 (de) | ||
| DE2340142B2 (de) | Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung | |
| EP0062725B1 (de) | Verfahren zum Herstellen eines integrierten Planartransistors | |
| DE1764269A1 (de) | Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren | |
| EP0216945B1 (de) | Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial | |
| EP1344245B1 (de) | Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers | |
| DE1640470A1 (de) | Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente | |
| DE2020531A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE3218974C2 (de) | ||
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1292761B (de) | Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2713936A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE2641334C2 (de) | Verfahren zur Herstellung integrierter MIS-Schaltungen | |
| DE1908901B2 (de) | Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster | |
| DE3129487C2 (de) | ||
| DE19723330A1 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor | |
| DE2149705A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2425756A1 (de) | Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung | |
| DE19959346B4 (de) | Verfahren zum Herstellen eines eine Mikrostruktur aufweisenden Festkörpers | |
| DE2300412A1 (de) | Verfahren zur herstellung integrierter transistoren |