DE1439529A1 - Elektrische Halbleitervorrichtung - Google Patents

Elektrische Halbleitervorrichtung

Info

Publication number
DE1439529A1
DE1439529A1 DE19641439529 DE1439529A DE1439529A1 DE 1439529 A1 DE1439529 A1 DE 1439529A1 DE 19641439529 DE19641439529 DE 19641439529 DE 1439529 A DE1439529 A DE 1439529A DE 1439529 A1 DE1439529 A1 DE 1439529A1
Authority
DE
Germany
Prior art keywords
semiconductor
contacts
semiconductor device
mounting member
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641439529
Other languages
English (en)
Other versions
DE1439529B2 (de
Inventor
Roger Cullis
Sandbank Carl Peter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB14602/62A external-priority patent/GB1015532A/en
Priority claimed from GB3132263A external-priority patent/GB1023591A/en
Priority claimed from GB33754/63A external-priority patent/GB1022366A/en
Priority claimed from GB3512063A external-priority patent/GB1001150A/en
Priority claimed from GB3771663A external-priority patent/GB1015588A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1439529A1 publication Critical patent/DE1439529A1/de
Publication of DE1439529B2 publication Critical patent/DE1439529B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/719—Structural association with built-in electrical component specially adapted for high frequency, e.g. with filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

Elektrische Halbleitervorrichtungϊ
Die Erfindung bezieht sich auf Verfahren zur Montage von Halbleiterplättehen, welche eines oder mehrere aktive oder passive Halbleiterbauelemente oder eine Festkörperschaltung enthalten, insbesondere auf Halbleitervorrichtungen und Festkörperschaltungen, die nach diesem Verfahren montiert sind- .und Schaltungsanordnungen, welche solche Vorrichtungen enthalten, sowie auf Halbleitervorrichtungen, die sich für diese Montageart eignen»
(remäß der vorliegenden Erfindung»» wird eine Halbleitervorrichtung vorgeschlagen, bei der alle an den Elektroden angebrachten me~ tallischen Kontakte auf einer Fläche des Plattchens angeordnet sind·
Weiter wird ein Verfahren zur Montage von Halbleitervorrichtungen vorgeschlagen, bei denen alle metallischen Kontakte für die Elektroden auf einer Fläche eines Plattehens aus Halbleitermaterial angeordnet sind.
Als Beispiel werden das Verfahren zur Montage eines Transistorplättchens auf einer dünnen IsoÜerstoffplatte gemäß der Erfindung und Abwandlungen dieses Verfahrens an Hand der Zeichnungen näher beschrieben.
Fr./da.ί- 10.8.1964
— 2 —
:.; ■;.; ■ : '■^■■.::tr/'^-::-' 143952s
Figur 1 zeigt eine Draufsieht ä;^ ein Trahsistorpiättchen mit darauf angebrachten Eontakten, welches sich zur Montage 'gemäß der vorliegenden Erfindung eignete" .
Figur 2 zeigt einen C^rschnitfvdurch das Tr ans is tor platt ehe η nach Figur T längs der'B:eh^fti|,l33:ie-iA^Ä>"im:cl--B-B, bevor die Kontakte an den Elektrodenzonen-ange.bra.cht* wurden»'
Figur 3; zeigt einen sohematisehen Querschnitt durch" das Tränsistorplättcheii nach Figur 1'längs der Linien A-A"'und B-B nach , dem Anbringen der Eontakte Ov':; -
Figur 4 zeigt eine Draufsicht aiif einen Teil einer Dünnfilm-
eia . ■;■ ■■;■ ■. . , ■·,- -..■·..:■■■■ schaltungj auf' die TrajisistQrplättchen nach Figur 1 gemäß der vorliegenden Erfindung montiert wirdi
■Figur 5 zeigt eine Draufsichtauf die Dünnfilmschaltung nach Figur 4» auf die ein Transistorplättchen nach Figur 1 montiert ist, '-..'■; '' _ ; /j. ". : .. ..■ .
:-: " Figur 6'-zeigt eine -Dunnfilmschaltüiig von der Unterseite mit einem darauf montier ten tOransistorplättchen nach Figur 3°
Figur 7 zeigt einen Schnitt längs der Schnittlinie C-G durch die Anordnung nach Figur 5» ; ;
IQ- Das Verfahren zur Herstellung des vollständigen Transistorplättchens 10, das in Draufsicht in Figur 1 dargestellt ist,, soll an Hand der Figuren 1,2 und 3 näher beschrieben werden» Das Verfahren geht aus einer Siliziumscheibe 11 vom η-Typo Die ganze Oberfläche der Siliziumscheibe 11 wird zuerst oxydiert, wobei ' sich die Oxydschicht 12 bildet. Dann wird ein lichtempfindlicher Lack auf- die Oxydschicht aufgebracht und durch eine Maske belichtet, die dort undurchsichtige Flächen hat, wo die Oxydschicht
. 1439829
2938 - 3 -
entfernt werden soll· Diese Gebiete sind in figur 1 bei 13 als unsichtbare Teile gestrichelt dargestellt. Bei der Entwicklung wird die nicht belichtete Fläche des Lackes entfernt* Mittels eines chemischen Ätzverfahrens wird die Oxydechichf 12 von dem nicht belichteten Gebiet 13 entfernt, so dass auf ' diese Weise ein fenster in der Oxydächicht entsteht« Der lichtempfindliche Lack wird dann mit einem Lösungsmittel entfernt» Danach wird ein Störstoff vom p-Typ durch dieses Fenster eindiffundiert und dadurch die Basiszone 14 des Transistors gebildet. Diese Diffusion wird in oxydierender Atmosphäre durchgeführt, wobei sich die ganze Oberfläche des Siliziumplättchens 11 wieder mit einer Oxydschicht 12 bedeckt» Durch selektive Ätzung mit Hilfe des lichtempfindlichen Lackes und einer Maske werden danach die Gebiete freigelegt, die in Figur 1 .mit 15 bezeichnet sind. Danach wird ein Störstoff vom η-Typ in das Silizium eindiffundiert, wodurch die Emitterzone 16 des.Transistors gebildet wird. Die Oberfläche des Siliziumplättchens11 wird wieder während dieses Diffunsionsverfahrens mit einer Oxydschicht 12 überzogen·
Durch selektive Ätzung mit Hilfe des lichtempfindlichen Lackes und einer Maske wird die Oberfläche des Siliziumplättchens 11, die mit der Oxydschicht -12 bedeckt ist, an dem mit 17, 18 und bezeichneten Flächenteilen (Figur 1} freigelegt. Dann wird auf der ganzen oberen Fläche des Siliziumplättchens 11 eine Aluminiumschicht aufgebracht. Durch selektive Ätzung mit Hilfe des lichtempfindlichen Lackes und einer Maske, welche das Negativ der Maske darstellt, die zum Freilegen der Gebiete 17» 18,und verwendet wurde, wird ein Teil der Aluminiumschicht so entfernt, dass in den genannten Gebieten der Aluminiumfilm bestehen bleibt.
Das Plättchen 11 wird dann erhitzt, so daß sich eine Aluminium-Silizium-Legierung bildet, die einen guten Ohmschen Kontakt ergibt. Die Aluminiumkontakte für Kollektor, Basis und Emitter
. sind in Figur 3 mit 17, 18 und 19 bezeichnet.
809806/0369
ν ISE/Reg. 2938 -.4-
Die nächste Verfahre ns stufe "besteht darin,' großflächig*-^ Kontakte auf den Aluminiumelektroden anzubringen· Die Kontakte für ,Kollektor^ Basis und Emitter sind in den Figuren 1 und 3 mit 20, 21 und 22 bezeichnet« Diese großflächifr**".. Kontakte bestehen aus Grold-Chröm^Sehichten mit. abgestufter Zusammensetzung und zwar so, daß mit dem Aluminium und dem Siliziumoxyd ein· rein· Chromschicht, in Eontakt steht, die allmählich in eine reine (xoldechicht übergeht«
Diese Kontakte werden nach dem folgenden Verfahren hergestellt!
Eine Grold-Chromschicht mit wechselnder Zusammensetzung wirä. auf die ganze Oberfläche des Plattchens 11 aufgedampft· Die Xnderung der Zusammensetzung wird dadurch erhalten, daß die relativen Mengen von Chrom und Gold in der Zusammensetzung des Dampfes während des Aufdampfens geändert werden. Diese Schicht mit abgestufter Zusammensetzung hat eine gute Haftfestigkeit an der Aluminium-Silizium-Iiegierung und dem Siliziumoxyd,und die.oberste Groldschicht hat eine gute Leitfähigkeit und läßt sich weich löten« Durch selektive Ätzung.mit Hilfe des lichtempfindlichen Lackes und einer Maske" werden die in Figur 1 und J mit 20, 21 und 22 bezeichneten Flächenteile erhalten·
Figur 4 zeigt .eine Draufsicht auf einen Teil einer Dünnfilmschaltung auf einem Grlasplättciien 41'· Unter einer Dünnfiliiischaltung wird eine Schaltung verstanden, bei der eine Anzahl von Flächenteilen einer dünnen Metallschicht auf einer Unterlage angeord- net sind, die aus einer dünnen'Platte aus.Isolierstoff besteht· Die Metallflächen stellen die Verbindungsleitungen für verschiedene Bauelemente dar, die auf der isolier st off platte angebracht oder gebildet sind. Es ist ζ·Β. bekannt, Kondensatoren und Widerstände durch Niederschlagen von Schichten" auf einer Unterlage
herzustellen· ' .
a09806/0169
ISE/Reg. 2938 - 5 -
Es ist auch, möglich, durch Niederschlagen Induktivitäten herzustellen.
Drei Zonen von niedergeschlagenen Gold-Ghsam-Siihichten 42, 43 und 44 sind in figur 4 dargestellt, welche einen feil der 7erbindungsleitungen der Dünnfilmschaltung bilden«. Der iransistor 10 wird zum Anschließen in der Weise vorbereitet, daß die großen Ansohlußflachen 20, 21 und 22 verzinnt oder in anderer Weise mit Lot überzogen werden. Er wird dann an die. Dünnfilmschaltung angelötet, wie dies in den Figuren 5, 6 und 7 dargestellt ist· Der großflächige G-old-Ghrom-Kontakt 20 für den Kollektor ist mit der G-old-Chrom-Sehicht 42 verbunden. Der Basiskontakt 21 ist mit der fläche 43 und der Emitterkontakt 22 mit der Fläche 44 verbunden· Die Lotschicht ist in figur 7 bei 71 dargestellt«
Die genaue lage des Transistorplättchens 10 auf den Dünnfilm-1c schichten 42, 43 i*nd 44 kann dadurch festgelegt werden, daß ein Spiegelsystem verwendet wird, mit dem die Lage des Transistorplättehens durch die Glasplatte 41 hindurch beobachtet wird, wie di#s in Figur 6 dargestellt ist* Dieses Verfahren ist natürlich auf durchsichtige Unterlagen beschränkt« line genügend genaue Feststellung der Lage kann dadurch erzielt werden, daß die Rückseite des Plättchens 10 in eine bestimmte Lage zu den sichtbaren Teilen der Dünnfilmflächen 42, 43 und 44 gebracht wird, wie dies aus Figur 5 entnommen werden kann»
Die La&e der Kanten des G-lasplättchens bezüglich der Flächen 42, 43 und 44 ist genügend genau definiert, so daß bei der Montage eines oder mehrerer !Transistoren auf einer einzelnen Dünnfilmschaltung diese in öffnungen eines Molybdänplättchens als Lehre eingelegt werden können, das auf der Dünnfilmschaltung angeordnet wi|"d· Die öffnungen können durch Itzen hergestellt werden· So kann der Montageprozess kontrolliert und die Plättchen können justiert werden, was vorteilhafter ist als eine Lötung von Hand. Die Erhitzung kann örtlich oder in einem Ofen vorgenommen werden»
• . |>'^■:'■-;::■■■/■;■ art
- 6 ORIGINAL INSPECTED
ISE/Reg, 2938 ■ - 6 -
Bei der Montage mit Hilfe einer lehre ist es erforderlich, da—.. für zu sorgen, da3 das Transistorplättohen von der Siliziumscheibe so abgetrennt wird, daß die Kontakte an dem Transistor, die auf der Siliziumscheibe gebildet werden, eine genaue Lage bezüglich der Kanten des Plattchens haben. Eine genügende Genauigkeit wird durch das folgende "Verfahren erreicht« Bei der Maskieruagsstufe zur Herstellung der Vox"richtungen, bei der die Öffnungen für die Emitterzonen in der Siliziumoxydschicht des Transistors hergestellt werden, wird, ein G-itter eingeschaltet.
Auf diese Weise wird ein Muster aus sieh rechtwinkelig kreusenden Linien in die Oxidschicht zwischen den Transistoren eingeätzte Dieses Muster hat eine genau definierte Lage zum Emitter und damit zu allen anderen Teilen jedes Transistors. Wenn die Halbleiterplatte in an sich bekannter Weise in einzelne Plättdien unterteilt wird, wird die Zerteilung längs der Streifen vorgenommen, die in die Oxydschicht eingeätzt wurden. Diese Streifen haben zum Beispiel eine Breite von 0,15 mm· Sin einfrohes Kriterium für die mechanische Kontrolle besteht darin festzustellen, ob die liruchkanten jedes Plättchens innerhalb dieser Streifen liegen. Hierdurch wird eine Toleranz von- 0,075 in der Lage der Transistorkontakte be Büglieh der Kanten des Plättchens erzielt, was ausreichend ist. Die bei dem Diffusionsvorgang sich ergebenden linienförmigeη Schichten innerhalb des Siliziums, die infolge des rechtwinkeligen Linienmusters in der Oxydschicht erhalten werden, sind genügend weit von den Transi Stören entfernt, do daß sie keinen Einfluß auf die elektrischen Eigenschaften haben.
Aus den figuren 5, 6 und 7 geht hervor, daß das Transistorplättchen irr seiner Lage auf der Dünnfilmschaltung gut festge— halten ist und keine besondere 'umhüllung benötigt, sondern daß nur die ganze Dünnfilmschaltung mit einer Umhüllung versehen wird.
809306/0369
U39529
ISE/Eeg, 2938 - 7 -
Das oben beschriebene Montageverfahren wurde an Hand eines Silizium-Planar-Transistors vom n-p-n-Typ mit großflächigen Kontakten aus Gold-Chrom beschrieben, die auf Aluminiumelektroden aufgebracht sind. Es soll jedoch betont werden, daß die einzige Bedingung für Halbleitervorrichtungen, die sich zur Montage gemäß der Erfindung eignen, die ist, daß alle äußeren Elektroden in einer Ebene angeordnet sind. Der Transistor kann großflächige Kontakte haben, die direkt auf die Elektroden aufgebracht wurden, ohne daß eine Zwischenschicht aus Aluminium oder eine andere Zwischenschicht vorhanden ist. In diesem Falle können mit einem weiteren Diffusionsverfahren an den zu kontaktierenden Stellen an der Oberfläche des Transistors stark dotierte Zonen erzeugt werden· Die Kontakte können auch aus einem anderen Metall als Gold und Chrom bestehen. Gold oder AIuminium können auf die Oberfläche zu diesem Zweck durch Aufdampfen aufgebracht werden, aber Aluminium hat den Nachteil, daß es nur schwer mit einer Lotschicht zu überziehen ist, ein Nachteil, den Gold nicht hat· Die Herstellung von großflächigen Kontakten " an der Vorrichtung, bei denen uia Kontaktmetallschicht auf der
~0 Oxydschicht liegt, welche den p-n-Übergang auf der Siliziumoberfläche bedeckt, ist sehr vorteilhaft, aber nicht unbedingt erforderlich· Ss können auch Metallschichten auf die freiliegende Siliziumoberfläche mit einer stromlosen Plattierungstechnik oder auch durch Plattieren mit Strom aufgebracht werden. So eignet sich zum Beispiel eine Nickelschicht, die durch stromloses Plattieren aufgebracht wurde.
\
Der Transistor kann sowohl vom p-n-p-Typ als auch vom n-p-n-Typ sein. Es ist auch nicht erforderlich, daß ein Planartransistor und Silizium als Halbleitermaterial verwendet wird, sondern der erforderliche Oberflächenschutz kann nach irgend einem anderen Verfahren als nach dem Planarverfahren erhalten werden« Es können auch andere Vorrichtungen, bei denen beide Elektroden in einer ebenen Fläche angeordnet sind, nach dem gleichen Verfahren montiert werden. Beispiele solcher Vorrichtungen sind aktive
- 8 809806/0369
ISE/Keg· 2938 - β -
Dioden, paeeive Dioden, die sich zur Verwendung als Kondensatoren eignen, Tondeneatoren mit einem Dielektrikum aus Siliziumoxyd, diffundierte Widerstände oder Kombinationen von solchen Vorrichtungen· Eine Festkörperschaltung mit mehr als einer Vorrichtung, aktiven, paseiven oder beiden Arten, in einem Halbleitereinkristall kann verwendet werden, wenn alle äußeren Elektroden in einer ebenen Fläche angeordnet sind.
Bei der Montage von Halbleiterplättehen nach dem Verfahren gemäß der Erfindung ist es auch möglich, anstelle der Kontakte auf dem Halbleiterplättchen die metallischen Zonen der Dünnfilmschaltung zu verzinnen oder in anderer Weise mit Lot zu überziehen· Anstelle des Verlötens kann auch ein mit Silber versetztes Epoxydharz dazu verwendet werden, das Halbleiterplättchen mit den metallischen Flächen der Dünnfilmschaltung zu verbinden.
Weiterhin kann auch eine Verbindung durch Thermokompression oder mit Hilfe Ton ßtrahlung durch die Dünnfilmschaltung hindurch verwendet werden, inabesondere wenn das Halbleiterplättchen zur Verwendung bei hohen Temperaturen bestimmt ist·
'Bisher wurde eine Dünnfilmschaltung mit einem Glasplättchen als Unterlage und mit aufgedampften Yerbindungsleitungen aus Gold und Chrom beschrieben. Es kann auch als Unterlage eine Isolierstoffplatte aus anderem Material wie zum Beispiel eine leramikplatte, «ine Platte aus oxydiertem Silizium, eine Glimmerplatte oder eine andere Platte aus einem schwer schmelzbaren Isolierstoff verwendet werden oder gegebenenfalls auoh eine Platte aus einem geeignetenKunststoff. Auch können andere dünne Metall-Schichten verwendet werden, welche sich gut mit Zuleitungen versehen lassen und auf der verwendeten Unterlage gut haften und sich weich löten lassen, um weitere Anschlüsse anzubringen. Die dünne Metallschicht kann auf der Isolierstoffunterlage auch nacli einem anderen Verfahren als durch Aufdampfen aufgebracht sein. Zum Beispiel eignen sich hierfür Plattierungeverfahren, wie sie " aus der Technik der gedruckten Schaltungen bekannt, sind·
. - 9 809806/0369
2938 - 9 -
Bei dem oben beschriebenen Verfahren wurde das Hableiter- plättchen direkt auf der Schaltung angeordnet. Das Verfahren kann jedoch auch dazu verwendet werden, Halbleiterplättchen auf geeignete Träger zu montieren, die dann mit einer Umhüllung versehen werden· Solche Einheiten können für einen beliebigen Zweck verwendet werden, nicht nur im Zusammenhang mit einer Dünnfilmschaltung. In einem solchen Falle kann die figur 4 nicht als Teil einer Dünnfilmschaltung gelten, sondern einfach ale Montageplatte für ein Transistorplättchen. Die Einkapselung und Abdichtung des Halbleiterplättchens werden mit einem Kunstharz oder einer Glasur auf der Glasplatte 41 vorgenommen. Die Zonen 42, 43 und 44 bleiben teilweise frei und dienen als robuste Großflächenkontakte für das Halbleiterplättchen. Die Verwendung einer Montageplatte kann entfallen, wenn dafür ein Träger verwendet wird, der das Plättchen, mit den Kontakten, wie oben beschrieben, aufnehmen kann· Es kann auch eine Zwischenplatte, beispielsweise eine gedruckte Schaltung, zur Erleichterung der Hontage eines solchen Plättchens auf einem Träger verwendet werden·
Anlagern
13 Patentansprüche 2 Bl.Zeichnungen

Claims (12)

ISE/Reg. 2938 _ - Ίθ - U39529 Patentansprüche :
1.) Elektrische Halbleitervorrichtung aus einem Halbleiterplättchen mit mehreren Schichten unterschiedlichen Leitungstyps und/oder Widerstandes, dadurch gekennzeichnet, daß alle Kontakte zu den Elektroden an einer Fläche des Halbleiterplättchens angeordnet sind.
2.) Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Lotschicht auf der Oberfläche der metallischen Kontakte angeordnet ist.
3.) Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der oder die metallischen Kontakte sich über das Gebiet hinaus erstrecken, das durch die Schnittlinie zwischen dem anschließenden p-n-Übergang mit der Halbleiteroberfläche begrenzt ist.
4.) Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium, ist.
der
5.) Halbleitervorrichtung nach einem vorhergehenden Ansprüche, dadurch gekennzeichnet, daß diese nach dem Planarverfahren hergestellt iste
6.) Halbleiteranordnung mit einer Halbleitervorrichtung nach einem der vorhergehenden Anspräche, dadurch gekennzeichnet, daß das Halbleiterplättchen auf den metallischen Kontakten eines Montagegliedes befestigt ist·
- 11 -
609806/0319
Ιϋ/Η·β· 2938 - 11 -
7·) Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet» daß das Montageglied aus einer Isolierstoffunterlage besteht, auf der metallische Kontakte niedergeschlagen sind.
8«) Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Kontakte auf der Isolierstoffunterlage durch Aufdampfen in Vakuum erzeugt sind.
9·) Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Kontakte auf der Isolierstoffunterlage durch Plattieren aus einer Lösung aufgebracht sind.
10·) Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Montageglied aus einem Träger besteht, in dem die Enden von Drähten befestigt sind»
11.) Halbleiteranordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß eine Schicht aus Kunstharz auf das montierte Halbleiterplättchen aufgebracht ist.
12.) Verfahren zur Herstellung von elektrischen Halbleiteranordnungen nach Anspruch 6 bis 11, dadurch gekennzeichnet, daß die Halbleitervorrichtung auf dem Montageglied dadurch ausgerichtet wird, daß es in öffnungen einer zuvor ausgerichteten Lehre eingelegt wird, die auf dem Montageglied angeordnet ist«
13·) Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß ein rechtwinkeliges Liniengitter auf der Oberfläche der Isolierschicht der Halbleiterscheibe erzeugt wird, aus der einzelne Halbleitervorrichtungen durch Zerteilen erhalten werden, und das Liniengitter eine definierte Lage bezüglich der Kontakte . der Halbleitervorrichtung hat, daß die Unterteilung der Halbleiterplatte in einzelne Plättchen länge der Linien dieses Gittere vorgenommen wird und daß die Montage der Halbleitervorrichtung mit Hilfe einer Lehre unter Verwendung der Kante der Halbleitervorrichtung als Bezugslinie durchgeführt wird.
tr./da. - 10.8.1964
809806/0369
DE1439529A 1962-04-16 1964-08-12 : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben Pending DE1439529B2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB14602/62A GB1015532A (en) 1962-04-16 1962-04-16 Improvements in or relating to semiconductor devices
GB3132263A GB1023591A (en) 1963-08-08 1963-08-08 Improvements in or relating to solid state circuits
GB33754/63A GB1022366A (en) 1963-08-26 1963-08-26 Improvements in or relating to semiconductor devices
GB3512063A GB1001150A (en) 1963-09-05 1963-09-05 Improvements in or relating to transistors
GB3771663A GB1015588A (en) 1963-09-25 1963-09-25 Improvements in or relating to semiconductor devices

Publications (2)

Publication Number Publication Date
DE1439529A1 true DE1439529A1 (de) 1968-10-31
DE1439529B2 DE1439529B2 (de) 1974-10-17

Family

ID=27516142

Family Applications (5)

Application Number Title Priority Date Filing Date
DENDAT1287696D Pending DE1287696B (de) 1962-04-16
DEJ23535A Pending DE1282188B (de) 1962-04-16 1963-04-11 Elektrische Halbleiteranordnung mit mehreren voneinander isolierten streifenfoermigen Zuleitungen
DE1439529A Pending DE1439529B2 (de) 1962-04-16 1964-08-12 : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DEST22571A Pending DE1292758B (de) 1962-04-16 1964-08-21 Elektrisches Halbleiterbauelement
DEST22635A Pending DE1292761B (de) 1962-04-16 1964-09-05 Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DENDAT1287696D Pending DE1287696B (de) 1962-04-16
DEJ23535A Pending DE1282188B (de) 1962-04-16 1963-04-11 Elektrische Halbleiteranordnung mit mehreren voneinander isolierten streifenfoermigen Zuleitungen

Family Applications After (2)

Application Number Title Priority Date Filing Date
DEST22571A Pending DE1292758B (de) 1962-04-16 1964-08-21 Elektrisches Halbleiterbauelement
DEST22635A Pending DE1292761B (de) 1962-04-16 1964-09-05 Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US3244939A (de)
BE (4) BE651446A (de)
CH (2) CH423995A (de)
DE (5) DE1282188B (de)
NL (4) NL6408106A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3444441A (en) * 1965-06-18 1969-05-13 Motorola Inc Semiconductor devices including lead and plastic housing structure suitable for automated process construction
US3387190A (en) * 1965-08-19 1968-06-04 Itt High frequency power transistor having electrodes forming transmission lines
US3469017A (en) * 1967-12-12 1969-09-23 Rca Corp Encapsulated semiconductor device having internal shielding
DE3681291D1 (de) * 1986-12-18 1991-10-10 Itt Ind Gmbh Deutsche Kollektorkontakt eines integrierten bipolartransistors.
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1081571B (de) * 1955-06-20 1960-05-12 Siemens Ag Mit einer ausgehaerteten Masse umpresstes elektrisches Bauelement, insbesondere elektrischer Kondensator, und Verfahren zu seiner Herstellung
NL251064A (de) * 1955-11-04
FR1256116A (fr) * 1959-02-06 1961-03-17 Texas Instruments Inc Nouveaux circuits électroniques miniatures et procédés pour leur fabrication
NL251301A (de) * 1959-05-06 1900-01-01
FR1284534A (fr) * 1959-05-06 1962-02-16 Texas Instruments Inc Fabrication de dispositifs semi-conducteurs
FR1279792A (fr) * 1960-02-08 1961-12-22 Pacific Semiconductors Transistor composite
FR1337348A (fr) * 1961-09-08 1963-09-13 Pacific Semiconductors Transistors de couplage
US3981877A (en) * 1972-08-14 1976-09-21 Merck & Co., Inc. Piperidylidene derivatives of carboxy-5H-dibenzo[a,d]cycloheptene

Also Published As

Publication number Publication date
BE653537A (de) 1965-03-25
DE1292761B (de) 1969-04-17
US3244939A (en) 1966-04-05
DE1292758B (de) 1969-04-17
CH471468A (de) 1969-04-15
DE1287696B (de) 1969-01-23
NL6409848A (de) 1965-03-08
BE631066A (de)
DE1439529B2 (de) 1974-10-17
NL291538A (de)
NL6409849A (de) 1965-03-26
NL6408106A (de) 1965-02-09
CH423995A (de) 1966-11-15
BE652660A (de) 1965-03-04
DE1282188B (de) 1968-11-07
BE651446A (de) 1965-02-08

Similar Documents

Publication Publication Date Title
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE1186951B (de) Verfahren zum Herstellen einer hermetisch eingeschlossenen Halbleiteranordnung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE1764336A1 (de) Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2921971A1 (de) Schottky-anordnung, insbesondere schottky-diode, und verfahren zu ihrer herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE6606541U (de) Halbleiteranordnung
DE19817359A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE1302005B (de)
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2036932A1 (de) Verfahren zur Herstellung Licht emittierender, monolithischer Halbleiterdioden und Anordnungen von ihnen
DE1439529A1 (de) Elektrische Halbleitervorrichtung
DE2511900A1 (de) Verfahren zur herstellung eines oder mehrerer fotoelektrischer heterouebergaenge
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1965565A1 (de) Halbleitervorrichtung
DE2407189A1 (de) Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung
DE2246147B2 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE1761740C3 (de) Verfahren zur Herstellung integrierter Halbleiterschaltungen

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971