JPH0845834A - 半導体素子のフォトレジストパターン形成方法 - Google Patents
半導体素子のフォトレジストパターン形成方法Info
- Publication number
- JPH0845834A JPH0845834A JP7017754A JP1775495A JPH0845834A JP H0845834 A JPH0845834 A JP H0845834A JP 7017754 A JP7017754 A JP 7017754A JP 1775495 A JP1775495 A JP 1775495A JP H0845834 A JPH0845834 A JP H0845834A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- photoresist
- phase inversion
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 6
- 239000011651 chromium Substances 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 3
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
露光法としてとても良好なコントラストの強度分布曲線
を得ることができるため解像力限界以上の超微細パター
ンの形成ができるようにして半導体素子の高集積化を達
成することにその目的がある。 【構成】本発明はクロムパターンと位相反転物パターン
の位置だけ異なる第1及び第2フォトマスクを用いてフ
ォトレジストの部分を重複露光し、クロムパターンと位
相反転物パターンの位置だけ異なる第3及び第4フォト
マスクを用いて前記フォトレジストの他の部分を重複露
光する。その後前記第1及び第2フォトマスクによって
重複露光された前記フォトレジストの部分と前記第3及
び第4フォトマスクによって重複露光された前記フォト
レジストの他の部分を現像工程によって除去することに
よって、前記ウェーハの上に多数のフォトレジストパタ
ーンが形成される。前記第1または第2フォトマスクの
クロムパターンと位相反転物パターンは前記第3または
第4フォトマスクパターンと位相反転物パターンの間で
重畳される。
Description
ストパターンを形成する方法に関するものであって、特
に高集積半導体素子を製造する時、要求される微細パタ
ーンを形成するために、4個のフォトマスクを用いた多
重重畳露光法で半導体素子のフォトレジストパターンを
形成する方法に関するものである。
くことによって、0.25μm以下の線幅を有するパタ
ーンが素子製造において要求される。パターンの線幅は
光の波長(λ)に影響を多く受けるものの、光りの波長
が短ければ短いほどもっと小さい線幅を有するパターン
を形成することができる。
例する。したがって、0.25μm以下の線幅を有する
パターンを形成するために短い波長を有するエキシマレ
ーザ(λ=248nm)が適用されたステップ(Steppe
r) を用いなければならない。
い波長を有するG-line(λ=436nm)またはI-line
(λ=365nm)が適用されるステップを用いてこれ
らステップで形成することのできる最小線幅のパターン
よりもっと小さいパターンを形成しようとする場合、露
光コントラストの低下で素子から要求する形状(profil
e) 及び線幅を有するパターンは形成し難い問題があ
る。
いるものの、このステップで形成することのできる最小
線幅のパターンよりもっと小さいパターンを形成するこ
とのできるフォトレジストパターン形成方法を提供する
ことにその目的がある。本発明のもう一つの目的は半導
体素子の超高集積化を達成することにある。
るための本発明のフォトレジストパターン形成工程は第
1フォトマスクが装着されたステップにフォトレジスト
が塗布されたウェーハをローデェングし1次露光工程を
実施し、これによって前記フォトレジストの部分が露光
される段階と、前記第1フォトマスクを除去し、前記第
1フォトマスクが除去された位置で第2フォトマスクを
装着させ2次露光工程を実施し、これによって第1フォ
トマスクによって露光された前記フォトレジストの部分
が重複露光される段階と、前記第2フォトマスクを除去
し、前記第2フォトマスクが除去された位置に第3フォ
トマスクを装着させ3次露光工程を実施し、これによっ
て前記第1及び第2フォトマスクによって重複露光され
た前記フォトレジストの部分の間で露光されたフォトレ
ジストの部分が形成される段階と、前記第3フォトマス
クを除去し、前記第3フォトマスクが除去された位置に
第4フォトマスクを装着させ4次露光工程を実施し、こ
れによって前記第3フォトマスクによって露光された前
記フォトレジストの部分が重複露光される段階と、前記
第1及び第2フォトマスクによって露光された前記フォ
トレジストの部分と前記第3及び第4フォトマスクによ
って露光されたフォトレジストの部分を現像工程によっ
て除去し、これによってウェーハ上にフォトレジストパ
ターンを成形する段階からなることを特徴とする。
け異なる第1及び第2フォトマスクを用いてフォトレジ
ストの部分を重複露光し、クロムパターンと位相反転物
パターンの位置だけ異なる第3及び第4フォトマスクを
用いて前記フォトレジストの他の部分を重複露光する。
細に説明する。図1は本発明の予定されたフォトレジス
トパターンを形成するために製作されたフォトマスクを
フォトマスク作業順序によってステップに配置したフォ
トマスクの断面図であり、図2Aないし図2Eは本発明
のフォトレジストパターンを形成する工程を説明するた
めに示したウェーハの断面図である。
法の原理を分かり易くするために、フォトマスクに形成
されたパターンがウェーハ上に同じ大きさで伝達される
場合を適用した。通常に、露光工程時ウェーハ上に伝達
されるイメージはフォトマスクに形成されたパターンの
大きさより一定比率で縮小される。
フォトマスク11,21,31,41は素子製造において要求さ
れるパターンの線幅が0.2μmである場合、適用させ
るために製作したものである。
ン12と多数の位相反転物パターン13を石英基板14上に形
成し製作される。各々のクロムパターン12は隣設するク
ロムパターンとの間隔が1μmで離隔されるようにし、
クロムパターンの線幅が0.6μmとなるように形成す
る。多数の位相反転物パターン13は前記クロムパターン
12の間に一つずつ形成される。各々の位相反転物パター
ン13は隣設するクロムパターン12との間隔が0.2μm
で離隔されるようにし、位相反転物パターンの線幅が
0.6μmになるように形成する。一方、位相反転物パ
ターン13はSOG(Spin On Glass)透過率が10%であるク
ロムなどから形成される。
41は前述した第1フォトマスク11と同一である構成から
形成される。しかしながら、このフォトマスク11,21,
31,41をステップに同一である条件で装着し相互重畳さ
せた時、各々フォトマスク11,21,31,41のクロムパタ
ーン及び位相反転物パターンはその位置が設計ルール(r
ule)によってずれるように形成される。
トマスク11を基準として製作される場合、第2フォトマ
スク21の位相反転物パターン23は第1フォトマスク11の
クロムパターン12と同一である位置になるように形成
し、第2フォトマスク21のクロムパターン22は第1フォ
トマスク11の位相反転物パターン13と同一である位置に
なるように形成する。結局、第1フォトマスク11と第2
フォトマスク21はクロムパターンと位相反転物パターン
の位置だけ異なるように製作される。
(または第1フォトマスク11)を基準として製作される
場合、第3フォトマスク31のクロムパターン32と位相反
転物パターン33は第2フォトマスク21のクロムパターン
22と位相反転物パターン23の間で0.2μmの間隔で露
出された石英基板24に重畳されながら順次に形成され
る。
スク31を基準として製作される場合、第4フォトマスク
41の位相反転物パターン43は第3フォトマスク31のクロ
ムパターン32と同一である位置になるように形成し、第
4フォトマスク41のクロムパターン42は第3フォトマス
ク31の位相反転物パターン33と同一である位置になるよ
うに形成する。
スク31と比較しクロムパターンと位相反転物パターンの
位置だけ異なるように製作される。説明されていない符
号34,44は石英基板である。
1,21,31,41を別々に製作せず4個のフォトマスクの
うち、いずれかの一つだけを製作し図1に示したように
フォトマスクの位置を順次に調節し露光工程を実施する
こともできる。
は下記の通りである。図2Aはフォトレジスト2が塗布
されたウェーハ1を第1フォトマスク11が装着されたス
テップ(図示しない)にローディングし1次露光工程を
実施したものが示される。
ン12に対応したフォトレジスト2の第1部分P1は露光さ
れなく、第1フォトマスク11の位相反転物パターン13に
対応したフォトレジスト2の第2部分P2は強度が弱く露
光され、第1フォトマスク11のクロムパターン12と位相
反転物パターン13の間の露出された部分に対応したフォ
トレジスト2の第3部分P3は正常的に露光される。その
後第1フォトマスク11は除去される。
位置に第2フォトマスク21を装着させ2次露光工程を実
施したものが示される。この時第2フォトマスク21のク
ロムパターン22に対応したフォトレジスト2の第2部分
P2は露光されなく、第2フォトマスク21の位相反転物パ
ターン23に対応したフォトレジスト2の第1部分P1は強
度が弱く露光され、第2フォトマスク21のクロムパター
ン22と位相反転物パターン23の間の露出された部分に対
応したフォトレジスト2の第3部分P3は正常的に露光さ
れる。その後第2フォトレジスト21は除去される。した
がって、フォトレジスト2の第3部分P3は重複露光さ
れ、フォトレジスト2の第1及び第2部分P1,P2は強度
が弱く露光される。
位置に第3フォトマスク31を装着させ3次露光工程を実
施したものが示される。この時第3フォトマスク31のク
ロムパターン32に対応したフォトレジスト2の第1部分
P1の左側部P1L 、第2部分P2の右側部P2R そして前記左
側部P1L と前記右側部P2R の間の第3部分P3は露光され
なく、第3フォトマスク31の位相反転物パターン33に対
応したフォトレジスト2の第1部分P1の右側部P1R 、第
2部分P2の左側部P2L そして前記右側部P1R と前記左側
部P2L の間で第3部分P3は強度が弱く露光され、第3フ
ォトマスク31のクロムパターン32と位相反転物パターン
33の間の露出された部分に対応したフォトレジスト2の
第1及び第2部分P1,P2の中央部P1C ,P2C は正常的に
露光される。
されたフォトレジスト2の部分は第1及び第2フォトマ
スク11,21によって重複露光された部分の間で存在す
る。その後第3フォトマスク31は除去される。
位置に第4フォトマスク41を装着させ4次露光工程を実
施したことが示される。この時第4フォトマスク41のク
ロムパターン42に対応したフォトレジスト2の第1部分
P1の右側部P1R 、第2部分P2の左側部P2L そして前記右
側部P1R と前記左側部P2L の間の第3部分P3は露光され
なく、第4フォトマスク41の位相反転物パターン43に対
応したフォトレジスト2の第1部分P1の左側部P1L 、第
2部分P2の右側部P2R そして前記左側部P1L と前記右側
部P2R の間の第3部分P3は強度が弱く露光され、第4フ
ォトマスク41のクロムパターン42と位相反転物パターン
43の間の露出された部分に対応したフォトレジスト2の
第1及び第2部分P1,P2の中央部P1C ,P2C は露光され
る。その後第4フォトマスク41は除去される。
第2部分P1,P2の中央部P1C ,P2Cが重複露光され、フ
ォトレジスト2の第1及び第2部分P1,P2の左側及び右
側部(P1L ,P1R 及びP2L ,P2R )は強度が弱く露光さ
れる。
によって重複露光されたフォトレジスト2の第3部分P3
と第3及び第4フォトマスク31,41によって重複露光さ
れたフォトレジスト2の第1及び第2部分P1,P2の中央
部P1C ,P2C を現像工程として除去しウェーハ1上に多
数のフォトレジストパターン2Aを形成したものが示され
る。
ォトマスクのクロムパターンと位相反転物パターンの間
の離隔された幅に比例する。本発明ではフォトマスクに
形成されたパターンがウェーハ上に同じ大きさで伝達さ
れる場合のことを適用したため、フォトレジストパター
ン2Aの幅はフォトマスクのクロムパターンと位相反転物
パターンの間の離隔距離である0.2μmになる。
順次に用いた露光工程から得られた重複露光エネルギー
合成強度分布度である。第1強度分布曲線3は第1フォ
トマスク11を用いた露光工程時得られ、第2強度分布曲
線4は第2フォトマスク21を用いた露光工程時得ること
ができる。第3強度分布曲線5は第1及び第2強度分布
曲線3,4が合成し得られたもので、とても高いコント
ラスト曲線を成し重畳露光法に有用である強度分布曲線
が成される。これによっての結果が図2Bに示されたフ
ォトレジスト2の露光状態である。
21を用いた強度分布曲線を示したものであるものの、第
3及び第4フォトマスク31,41も同じ結果を得ることが
できる。
ォトマスク11,21,31,41が図1に示された順序で用い
られたことを説明したものの、その順序に関わらず用い
ても図2Fのようなフォトレジストパターン2Aを形成す
ることができる。
た4重重畳露光法であって、とても良好なコントラスト
の強度分布曲線を得ることができ解像力限界以上の超微
細パターンの形成ができるようにして半導体素子の高集
積化を成すことができる。
4個のマスクを順次に配置したマスク断面図である。
階を示した断面図である。
ト 2A:フォトレジストパターン 3、4、5:強度分
布曲線 11、21、31、41: フォトマスク 12、22、32、42: クロムパターン 13、23、33、43: 位相反転物パターン 14、24、34、44: 石英基板
Claims (8)
- 【請求項1】半導体素子のフォトレジストパターン形成
方法において、第1フォトマスクが装着されたステップ
にフォトレジストが塗布されたウェーハをローディング
して1次露光工程を実施し、前記第1フォトマスクのク
ロムパターンと位相反転物パターンの間に対応される露
出されるフォトレジストの部分が露光される段階と、前
記第1フォトマスクを除去し、前記第1フォトマスクが
除去された位置に第2フォトマスクを装着させ2次露光
工程を実施し、前記第1フォトマスクによって露光され
た前記フォトレジストの部分が前記第2フォトマスクの
クロムパターンと位相反転物パターンの間で再び露出さ
れ重複露光される段階と、前記第2フォトマスクを除去
し、前記第2フォトマスクが除去された位置に第3フォ
トマスクを装着させ3次露光工程を実施し、前記第3フ
ォトマスクのクロムパターンと位相反転物パターンの間
に対応されて露出される前記第1及び第2フォトマスク
によって重複露光された前記フォトレジストの部分の間
のフォトレジストの他の部分が露光される段階と、前記
第3フォトマスクを除去し、前記第3フォトマスクが除
去された位置に第4フォトマスクを装着させ4次露光工
程を実施し、前記第3フォトマスクによって露光された
前記フォトレジストの他の部分が前記第4フォトマスク
のクロムパターンと位相反転物パターンの間で再び露出
され重複露光される段階と、前記第1及び第2フォトマ
スクによって重複露光された前記フォトレジストの部分
と前記第3及び第4フォトマスクによって重複露光され
た前記フォトレジストの他の部分を現像工程によって除
去することによって、前記ウェーハ上に多数のフォトレ
ジストパターンが形成される段階からなることを特徴と
する半導体素子のフォトレジストパターン形成方法。 - 【請求項2】前記第1請求項において、前記クロムパタ
ーンと位相反転物パターンはそのパターン線幅が同一で
あることを特徴とする半導体素子のフォトレジストパタ
ーン形成方法。 - 【請求項3】前記第1請求項において、前記クロムパタ
ーンとこれと隣設する位相反転物パターンは一定間隔離
隔されるように形成されることを特徴とする半導体素子
のフォトレジストパターン形成方法。 - 【請求項4】前記第1請求項において、前記位相反転物
パターンはSOG(SpinOn Glass)として形成されることを
特徴とする半導体素子のフォトレジストパターン形成方
法。 - 【請求項5】前記第1請求項において、前記位相反転物
パターンは透過率が10%であるクロムから形成される
ことを特徴とする半導体素子のフォトレジストパターン
形成方法。 - 【請求項6】前記第1請求項において、前記第1及び第
2フォトマスクを前記ステップに同一である条件で装着
して相互重畳される場合、前記第1フォトマスクのクロ
ムパターンと前記第2フォトマスクの位相反転物パター
ンは同一である位置になり、前記第1フォトマスクの位
相反転物パターンと前記第2フォトマスクのクムパター
ンは同一である位置になることを特徴とする半導体素子
のフォトレジストパターン形成方法。 - 【請求項7】前記第1請求項において、前記第3及び第
4フォトマスクを前記ステップに同一である条件で装着
し相互重畳させる場合、前記第3フォトマスクのクロム
パターンと前記第4フォトマスクの位相反転物パターン
は同一である位置になり、前記第3フォトマスクの位相
反転物パターンと前記第4フォトマスクのクロムパター
ンは同一である位置になることを特徴とする半導体素子
のフォトレジストパターン形成方法。 - 【請求項8】前記第1請求項において、前記第1及び第
2フォトマスクのうち、いずれかの一つと前記第3及び
第4フォトマスクのうち、いずれかの一つを前記ステッ
プに同一である条件で装着し相互重畳させる場合、前記
第1または第2フォトマスクのクロムパターンと位相反
転物パターンは前記第3または第4フォトマスクのクロ
ムパターンと位相反転物パターンの間で重畳されること
を特徴とする半導体素子のフォトレジストパターン形成
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940002240A KR970005682B1 (ko) | 1994-02-07 | 1994-02-07 | 반도체 소자의 미세패턴 형성방법 |
KR94-2240 | 1994-02-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0845834A true JPH0845834A (ja) | 1996-02-16 |
JP2801867B2 JP2801867B2 (ja) | 1998-09-21 |
Family
ID=19376920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7017754A Expired - Fee Related JP2801867B2 (ja) | 1994-02-07 | 1995-02-06 | 半導体素子のフォトレジストパターン形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5532114A (ja) |
JP (1) | JP2801867B2 (ja) |
KR (1) | KR970005682B1 (ja) |
DE (1) | DE19503985B4 (ja) |
GB (1) | GB2286256B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109126B2 (en) | 2003-05-30 | 2006-09-19 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5811222A (en) * | 1996-06-24 | 1998-09-22 | Advanced Micro Devices, Inc. | Method of selectively exposing a material using a photosensitive layer and multiple image patterns |
US5801088A (en) * | 1996-07-17 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of forming a gate electrode for an IGFET |
JPH10209039A (ja) | 1997-01-27 | 1998-08-07 | Nikon Corp | 投影露光方法及び投影露光装置 |
US6030752A (en) * | 1997-02-25 | 2000-02-29 | Advanced Micro Devices, Inc. | Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device |
US6121158A (en) * | 1997-08-13 | 2000-09-19 | Sony Corporation | Method for hardening a photoresist material formed on a substrate |
US6133599A (en) * | 1998-04-01 | 2000-10-17 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
US6008085A (en) * | 1998-04-01 | 1999-12-28 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
US6383719B1 (en) | 1998-05-19 | 2002-05-07 | International Business Machines Corporation | Process for enhanced lithographic imaging |
US6284413B1 (en) * | 1998-07-01 | 2001-09-04 | Agere Systems Guardian Corp. | Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger |
KR100307631B1 (ko) * | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
US6387596B2 (en) | 1999-08-30 | 2002-05-14 | International Business Machines Corporation | Method of forming resist images by periodic pattern removal |
US6322934B1 (en) | 1999-09-30 | 2001-11-27 | Lucent Technologies Inc. | Method for making integrated circuits including features with a relatively small critical dimension |
JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6406950B1 (en) | 2000-12-07 | 2002-06-18 | Advanced Micro Devices, Inc. | Definition of small damascene metal gates using reverse through approach |
US6541166B2 (en) | 2001-01-18 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures |
DE10360536B4 (de) * | 2003-09-30 | 2006-12-21 | Infineon Technologies Ag | Verfahren zur Inspektion von Masken eines Maskensatzes für eine Mehrfachbelichtung |
US20050202352A1 (en) * | 2004-03-11 | 2005-09-15 | Worcester Polytechnic Institute | Systems and methods for sub-wavelength imaging |
KR100880232B1 (ko) * | 2007-08-20 | 2009-01-28 | 주식회사 동부하이텍 | 미세 마스크 및 그를 이용한 패턴 형성 방법 |
CN106933064B (zh) * | 2017-03-27 | 2018-11-09 | 上海华力微电子有限公司 | 实现更小线宽的光刻工艺 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4869999A (en) * | 1986-08-08 | 1989-09-26 | Hitachi, Ltd. | Method of forming pattern and projection aligner for carrying out the same |
JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
US5217830A (en) * | 1991-03-26 | 1993-06-08 | Micron Technology, Inc. | Method of fabricating phase shifting reticles using ion implantation |
US5364716A (en) * | 1991-09-27 | 1994-11-15 | Fujitsu Limited | Pattern exposing method using phase shift and mask used therefor |
US5308741A (en) * | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
US5407785A (en) * | 1992-12-18 | 1995-04-18 | Vlsi Technology, Inc. | Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures |
-
1994
- 1994-02-07 KR KR1019940002240A patent/KR970005682B1/ko not_active IP Right Cessation
-
1995
- 1995-01-31 GB GB9501897A patent/GB2286256B/en not_active Expired - Fee Related
- 1995-02-03 US US08/383,006 patent/US5532114A/en not_active Expired - Lifetime
- 1995-02-06 JP JP7017754A patent/JP2801867B2/ja not_active Expired - Fee Related
- 1995-02-07 DE DE19503985A patent/DE19503985B4/de not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109126B2 (en) | 2003-05-30 | 2006-09-19 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
US7402475B2 (en) | 2003-05-30 | 2008-07-22 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
US7595266B2 (en) | 2003-05-30 | 2009-09-29 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
US7833905B2 (en) | 2003-05-30 | 2010-11-16 | Renesas Electronics Corp. | Method of manufacturing a semiconductor integrated circuit device |
US7985678B2 (en) | 2003-05-30 | 2011-07-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
US5532114A (en) | 1996-07-02 |
KR970005682B1 (ko) | 1997-04-18 |
KR950025914A (ko) | 1995-09-18 |
DE19503985A1 (de) | 1995-08-10 |
GB2286256B (en) | 1997-10-08 |
GB9501897D0 (en) | 1995-03-22 |
GB2286256A (en) | 1995-08-09 |
DE19503985B4 (de) | 2007-05-31 |
JP2801867B2 (ja) | 1998-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0845834A (ja) | 半導体素子のフォトレジストパターン形成方法 | |
US5827625A (en) | Methods of designing a reticle and forming a semiconductor device therewith | |
KR20040005859A (ko) | 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법 | |
US7291425B2 (en) | Radiation patterning tools, and methods of forming radiation patterning tools | |
JP2953406B2 (ja) | フォトマスクおよびその製造方法 | |
JP2001060003A (ja) | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 | |
JPH0973166A (ja) | 露光用フォトマスクおよびその製造方法 | |
TW200301399A (en) | Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions | |
US6811933B2 (en) | Vortex phase shift mask for optical lithography | |
US7465522B2 (en) | Photolithographic mask having half tone main features and perpendicular half tone assist features | |
US6432588B1 (en) | Method of forming an improved attenuated phase-shifting photomask | |
JPH05243115A (ja) | 半導体装置の製造方法 | |
JP2923905B2 (ja) | フォトマスク | |
US5942355A (en) | Method of fabricating a phase-shifting semiconductor photomask | |
JPH0448715A (ja) | 半導体装置の製造方法 | |
JP2003195477A (ja) | フォトマスク及び半導体装置の製造方法 | |
US7581203B2 (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask | |
KR101096191B1 (ko) | 콘택홀 형성 방법 | |
JPH06252031A (ja) | 露光装置及び露光方法 | |
US6887629B2 (en) | Radiation-patterning tool | |
JPH0817703A (ja) | パターン形成方法 | |
EP1041441A2 (en) | Device manufacturing method | |
JPH0371133A (ja) | 半導体装置用マスク | |
KR950015617A (ko) | 반도체소자의 미세패턴 제조방법 | |
JP3225673B2 (ja) | 位相シフト・マスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |