JPH0371133A - 半導体装置用マスク - Google Patents

半導体装置用マスク

Info

Publication number
JPH0371133A
JPH0371133A JP1206838A JP20683889A JPH0371133A JP H0371133 A JPH0371133 A JP H0371133A JP 1206838 A JP1206838 A JP 1206838A JP 20683889 A JP20683889 A JP 20683889A JP H0371133 A JPH0371133 A JP H0371133A
Authority
JP
Japan
Prior art keywords
pattern
patterns
phase
main
light waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1206838A
Other languages
English (en)
Inventor
Kenji Nakagawa
健二 中川
Seiichiro Yamaguchi
清一郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1206838A priority Critical patent/JPH0371133A/ja
Publication of JPH0371133A publication Critical patent/JPH0371133A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用マスクに係り、特に(i’7相変
換によりリソグラフを行う′f−導体導体用防用7スク
する。
近年、ICパターンが微細化となり、既に0.8μmル
ールの4メガビツトダイナミツク・ランダム・アクセス
・メモリーが工業化されている。今後、微細化が進み0
.5μm〜0.2μmルールのICパターンが望まれて
おり、ICの歩留りを向上させるためにパターンの欠陥
の少ないことが要求されている。そのため、光リソグラ
フの解像限界を拡大させる必要がある。
〔従来の技術〕
従来、光学レンズ系を用いたパターンを形成するための
半導体装置用マスク(ホトマスク)は、所定形状の不透
明膜層と透明基板層とで構成されている。このホトマス
クを第15図に示し、ウェハ上にパターン形成する場合
を第16図に示す1、第15図は、従来のホトマスク5
0を示した構成図である。第15図中、51は不透明膜
層てあり酸化クロム(CrO2)等の材料よりなり、透
明基板層52上で通常の方法によるリソグラフィとエツ
チングで所定パターンが形成されたものである。また、
第16図において、露光装置(図示せず)より照射され
た光Cはホト7スク50の不透明膜層51では透過でき
ず、不透明膜層51が形成されていない透明基板層52
を透過する。透過した光は、結像レンズ系53を通り、
ウェハ54上に塗布された0FPR(商品名、東京応化
工業株式会社)等のレジスト材F1.55を感光する。
そして、ウェハ53上にはエツチングによりホトマスク
50と同様のパターンが形成される。
ところで、光学レンズ系を用いてパターンを形成する場
合、ウェハ54土では不透明膜層51の有無によるコン
トラストのみのデータで行っている。従って、パターン
形成には光学系の光の波長から物理的な解像限界があり
、使用する光の波長より、細いパターンの形成は困難で
あった。そこで、位相変換によるパターン形成方法が考
えられている。この位相変換Cよ、例えば文献(198
9,応用物理学会集積回路シンポジウム予稿集等)に記
載されているように、不透明膜層51の両端で、隣接す
る透過部の一方に位相を反転させるための透過膜層を形
成するものである。これによれば、透過膜層を透過した
光が他の透過光と位相が反転して、干渉によりパターン
境界部で光強度が低下する性質を用いて、パターンを分
離して解像度を向上させようとするものである。但し、
この透過膜層の条件は、膜厚をd、屈折率をn、露光波
長をλとするとd−λ/(2(n−1>)の関係が必要
である。
〔発明が解決しようとする課題〕
しかし、前述の如く、位相変換を用いない場合は光学系
の有する物理的な解像限界から光の波長より細いパター
ンの形成は困難である。従って、今後のIC等が必要と
する微細なパターンを光学的方法で形成することができ
ない。
また、位相変換による場合は、いわゆるライン・アンド
・スペースのような規則性を有するパターンのみにしか
適用できず、多様なパターンを含むtC等の製造には適
用できないという問題がある。
そこで、本発明は上記課題に鑑みなされたもので、位相
変換により種々のパターンのW怪力を向上させて位相変
換の適用を広げる半導体装置用マスクを提供することを
目的とする。
〔課題を解決するための手段〕
第1図に本発明の原理説明図を示す、1第1図の半導体
装置用マスク1において、2は透明基板層である。透明
基板層2上には、不透明膜層3により主パターン4が形
成され、その両端の不透明膜層3のそれぞれに補助パタ
ーン5が形成される。。
この補助パターン5は主パターン4の端部より、隣接す
る主パターン4間の最小距′#1dの1/2の距離d/
2を中心として配置される。そして、補助パターン5上
には所定光波を透過させる位相変換層6が設けられる。
〔作用〕
第1図に示すように、本発明の半導体装置用マスク1は
、補助パターン5の中心を主パターン4の端部よりd/
2の距離で配置している。1また、補助パターン5上に
位相変換層6を形成している。
従って、主パターン4を通過する光波の波長と、補助パ
ターン5を通過する当該光波の波長とは位相が反転する
。すなわち、位相変換層6を通過する光波は、その波長
が180°移相される。そして、位相が変換されない光
波と変換された光波の干渉効果により、光強度の変化が
急激になりコン1〜ラストの向上がある3、 これにより、当該半導体装置用マスク1により結像レン
ズ系を介してつIハ上にパターンを形成する場合、佇相
が変換されない光波と変換された光波の干渉により光強
度の変化が急激となり、コン]へラストが向上したパタ
ーンが結像される。
従って、解像度が向上し、種々のパターンが混在する多
様なパターンであっても、位相変換によるパターンの形
成を行うことができる3゜〔実施例〕 第2図に本発明の一実施例を示す。第2図は本発明の半
導体装置用マスク1を用いた露光のための光学系の構成
図である。第2図中、7は光源であり、本実施例では水
銀ランプを用いている。この水銀ランプには、図示しな
いがフィルタを設けて水銀の輝線のi線(波長365n
m)を用いる(以下において同じ)。光11i7からの
光波8は照明用レンズ系9を介して、焦点距離に位置す
る本発明の半導体装置用マスク1を通過する。ここで、
照明用レンズ系9は部分」ヒーレントがσ−0,5のも
のを用いる(以下において同じ)。
該マスク1を通過した光波は、結像レンズ系10を介し
て、ホト−ジス1〜11が4布されたつIハフ2上に結
像する1、ここで、結像レンズ系10は115縮小レン
ズであり、開口数NA=0.5である(以下において同
じ)。また、ウェハ12は、図示しないが、フラットに
保つために平坦なチャックで真空吸着されている、。
ここで、半導体装置用マスク1の一実施例を第1図に戻
って説明する。透明駐板層2は、i線に対して透明な物
質より構成され、例えば石英智が用いられる。不透明膜
層3は、i線に対して不透明な物質で十分なコントラス
トがとれる厚みを有する。通常は50〜80nl!1の
クロム膜が用いられる。また、主パターン4の周囲には
、主パターン4の端部より臣離d/21は隣接する主バ
タン4間の最小距tilt)を中心とする補助パターン
5が配置される。この補助パターン5上には位相変換H
6が設けられる。位相変換層6は、iso’ (逆位相
)の位相変換用の、例えば酸化シリコン膜が厚さ0.3
88μmで用いられる。この酸化シリコン膜の位相変換
層は次の一般式で表わされる。
(n −t/λi(t/λ)=S     ・・・(′
l)ここで、nG、t(ff相変換層6の屈折率、λは
使用光の波長、Sは位相変換量/2π〈逆位相の場合は
1/2)、tは位相変換層6の厚さである。従って、本
実施例における酸化シリコン膜で構成される位相変換層
6の屈折率はn= 1.47 、使用光の波長はλ−3
65nm、であり、位相変換量を5=172とする。次
式、 (1,47tlo、365) −(t/ 0.365>
−1/2                     
  ・・・■により、位相変換層6の厚さtは0388
μmとなる。ここで、位相変換量を1/2(180°)
としたのは干渉により光強度が低下する最適位相変換量
だからである。
第2図における露光状態を第3図により説明する。第2
図における照明用レンズ系9を経た光波8は、半導体装
置用マスク1の補助パターン5を21過した光波8aと
主パターン4を通過した光波8bと、その位相差が18
0°に変換される(後述するように位相変換層6の厚さ
で調節されている)。これらの光波8a 、8bは、結
像レンズ系10を介してウェハ12上のホトレジスト1
1に結像されるが、エツジ部は干渉により光強度の変化
が急激におこる。従って、主パターン4の解像力が向上
する。ここで、光の干渉が解像力の向上に作用するか否
かは、主パターン4の端部から補助パターン5の中心ま
での距1llll(A)と、補助パターン5の幅(W)
と、及び使用光の波長(λ〉とレンズの開口数(NA)
に依存する。すなわち、これらの最適化を図れば解像力
が向上する。なお、A及びWについては後述する。
次に、第4図にライン・アンド・スペースのパターンに
ついて説明する。第4図は0.3μ猶のライン・アンド
・スペースの場合であり、主パターン40幅しは0.3
μm(レチクル上1.5μm)である。主パターン4間
の最小距111dは0.3μm〈レチクル上1.5μm
〉である。よって、主パターン4の端部から補助パター
ン5の中心までの距離Aは、 A=d/2= 0.3/2= 0.15μ−となる(レ
チクル上0.15μl)。また、補助パターン5の幅を
0.1.czm  (レチクル上0.5μm )とする
。なお、図中、3は不透明膜層である。
そして、第5図(A)に上記第4図の03μmライン・
アンド・スペースのウェハ12上の光強度分布を示し、
第5図(B)に補助パターン5を用いない場合の光強度
分布を示す。第5図に示すように、本発明の場合はく第
5図(A))、全体の光強度は低下するが、谷部の低下
より」ントラストが増大していることが明らかである。
第5図(B)の場合は、レジストパターンの形成は困難
であるが、本発明では1分に可能なコントラストである
次に、本発明の他の実施例としてICパターンに適用し
た場合を第6図により説明する。第6図中、主パターン
4の間隔の最小となる距離dとする。ここで、使用光波
の波長λ、開ロ数NA、部分コヒーレントσは前述と同
様とすると、主パターン4閤の最小距1IIldは0.
3μ旧まで形成可能である(従来の補助パターン5を使
用しない場合は0.44μ刊までである)。第6図にお
いて、主パターン4の周囲の不透明膜層3部分に、主パ
ターン4の端部よりA=d/2= 0.15 μm  
(レチクル上0.75μl)の距離で補助パターン5を
配欝する。この補助パターン5の輻Wは0.1μn+(
レチクル上0.5μm)である。この場合の光強度分布
を第7図(A>に示す。なお、第7図(B)は補助パタ
ーン5を設けない場合を示している。第1 7図に示すように、第7図(B)の谷部の低下より第7
図(A)の谷部の低下が大きく、コントラストが増大す
ることが明白である。なお、第6図の孤立パターン領域
13では、コントラストの増大よりは、むしろ主パター
ン4の幅をIIJIIIする上で効果がある(後述する
)。
また、第6図における近接領域14の場合、主パターン
4のm隔S (Sad)を、0.35μ川(レチクル上
1.15μm ) 、  0.41tm  (レチクル
上2.0μm ) 、  0.5μm  <レチクル上
2.5μm ) 。
0.6μI (レチクル上3.0μ■〉に変化させた場
合の光強度分布を第8図へ・第11図に示す。第8図〜
第11図に示すように、3>dであっても光強度の変化
はあるが、谷部の低下より悪影響はなく、コントラスト
の増大が得られる1、これら光強度と主パターン4の間
隔Sとの関係により、第12図に示すように主パターン
4の開隔Sと主パターン4の幅I−との関係が求められ
る。この関係に従って、光強度が低い場合には、レチク
ル上で主パターン4の幅りを広げ、光強度が高い場合に
2 はレチクル上で当該しを狭くすればよい。
従って、レチクル上での主パターン4の輻りの操作によ
り、均一なパターン寸法を得ることができる。この場合
を第1表に示す。
第1表 1−・ ここで、第1表における補正は、干渉によるパターン寸
法1.のばらつきを補正して、パターン寸法0.3μ階
を確保するためのものである。。
なお、主パターン4の開隔Sが光の波長の2倍以上のと
き客よ、孤立パターンと同様とべる1、□l ic、孤
立パターンで、かつ、パターン寸法りが光の波長の1.
5倍以上のときは、補助パターン5を用いなくても十分
なコントラストが得られる、。
次に、本発明の半導体装置用マスク1のパターン形成−
[押固を第13図に示し、他のパターン形成工程図を第
14図に示す。第13図において、まず透明基板層2を
、例えばEJ英で形成する(第13図(A)〉。この透
明基板層2上に、例えば厚さ50〜80nmのクロム膜
の不透明膜層3を形成する(第13図(B))。この不
透明膜層3上に、図示しないが、EBレジストを塗布し
、EB(電子ビーム)描画、現像、エツチング、レジス
ト剥離の工程でクロムパターン15を形成する(第13
図(C))。次に、クロムパターン15上に、EBレジ
スト16を再び塗布し、EB描画、現像の工程によりレ
ジストパターン17を形成する(第13図(D)〉。こ
のレジストパターン17上に、厚さ0.388μmの酸
化シリコン膜の位相変換層6を形成する(第13図(E
)〉。そして、EBレジスト16をレジスト剥離剤で剥
離することにより位相変換パターン18が形成された半
導体装置用マスク1が得られる(第13図(F))。
また、第14図において、クロムパターン15を形成す
るまでは第13図(A)〜(C)までと同様である(第
14図(A))。このクロムバタン15上に、プラズマ
−エツチングによる酸化膜のプラズマ・エツチングの際
のエツチング・ストッパー層19を形成する(第14図
(B))。
例えば、4ノフ化炭素(CF4 )によるプラズマ・エ
ツチングに耐性のある層化アルミニウムの薄膜をスパッ
タ蒸着等でクロムパターン15上に形成する。このプラ
ズマ・エツチング層19上に、例えば酸化シリコン膜の
位相変換層6を所望の厚さでスパッタ蒸着等により形成
する(第14図(C))。この場合の厚さは180°の
位相シフトを行わせるために0.388μ+Il(第0
式〉に設定される。この位相変J[6上に、EBレジス
ト16を塗布し、EB描画、現像の工程によりレジスト
パターン17を形成する(第14図(D〉)。そして、
CFaプラズマにより露出している伶相変 5 1!!i層6をエツチングし、レジスト剥離により、位
相変換パターン18が形成された半導体装置用マスク1
が得られる(第14図(E))。
〔発明の効果〕
以上のように本発明によれば、補助パターンを主パター
ンの端部より一定距離を中心として配置し、該補助パタ
ーン上に位相変!!!!層を設けることにより、位相変
換の手段を用いて、解像力を向上させつつ、広範な多種
類のパターンに適用することができる。
 6 の説明図、 第7図は主パターン間隔0.3μmのときの光強度分布
のグラフ、 第8図・〜第11図は主パターン間隔を変化させた場合
の光強度分布のグラフ、 第12図は主パターンの間隔と幅との関係を示したグラ
フ、 第13図は本発明のパターン形成[押固、第14図は本
発明の他のパターン形成工程図、第15図は従来のホト
マスクの説明図、第16図は従来の光学系の構成図であ
る。
【図面の簡単な説明】
第1図G、L本発明の原理説明図、 第2図は本発明の光学系の構成図、 第3図は第2図の光学系の説明図、 第4図はライン・アンド・スペースパターンの説明図、 第5図は第4図の光強度分布のグラフ、第6図は本発明
をICパターンに適用した場合図において、 1は半導体装置用マスク、 2は透明基板層、 3は不透明膜層、 4は主パターン、 5は補助パターン、 6は位相変換層 を示す。 人11sN31NI 人115N3五N1 人115NヨiNI 1

Claims (1)

  1. 【特許請求の範囲】 透明基板層(2)上に、不透明膜層(3)により主パタ
    ーン(4)が形成され、該主パターン(4)を形成する
    両端の該不透明膜層(3)のそれぞれに補助パターン(
    5)が形成された半導体装置用マスクにおいて、 前記補助パターン(5)は、前記主パターン(4)の端
    部より、隣接する前記主パターン(4)間の最小距離(
    d)の1/2の距離(d/2)を中心として配置され、 該補助パターン(5)上に所定光波(8)を透過させる
    位相変換層(6)を設ける ことを特徴とする半導体装置用マスク。
JP1206838A 1989-08-11 1989-08-11 半導体装置用マスク Pending JPH0371133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1206838A JPH0371133A (ja) 1989-08-11 1989-08-11 半導体装置用マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1206838A JPH0371133A (ja) 1989-08-11 1989-08-11 半導体装置用マスク

Publications (1)

Publication Number Publication Date
JPH0371133A true JPH0371133A (ja) 1991-03-26

Family

ID=16529901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1206838A Pending JPH0371133A (ja) 1989-08-11 1989-08-11 半導体装置用マスク

Country Status (1)

Country Link
JP (1) JPH0371133A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165189A (ja) * 1991-12-12 1993-06-29 Hitachi Ltd 光学マスク及びその修正方法
USRE37996E1 (en) 1991-07-11 2003-02-18 Hitachi, Ltd. Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor
US7681173B2 (en) 2006-03-09 2010-03-16 Elpida Memory, Inc. Mask data generation method and mask
JP2015064404A (ja) * 2013-09-24 2015-04-09 株式会社エスケーエレクトロニクス 位相シフトマスク及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37996E1 (en) 1991-07-11 2003-02-18 Hitachi, Ltd. Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor
JPH05165189A (ja) * 1991-12-12 1993-06-29 Hitachi Ltd 光学マスク及びその修正方法
US7681173B2 (en) 2006-03-09 2010-03-16 Elpida Memory, Inc. Mask data generation method and mask
JP2015064404A (ja) * 2013-09-24 2015-04-09 株式会社エスケーエレクトロニクス 位相シフトマスク及びその製造方法

Similar Documents

Publication Publication Date Title
JP2739065B2 (ja) アパーチャ交番移相マスクを製造する方法
JP2986087B2 (ja) 位相シフト・リソグラフィ・マスクおよびその製造方法
US5718829A (en) Phase shift structure and method of fabrication
KR940007788B1 (ko) 사진석판술용 마스크 및 그 제조방법
JP3368947B2 (ja) レティクル及びレティクル・ブランク
JPH03267940A (ja) マスク及びその製造方法並びにマスクを用いたパターン形成方法
US5840447A (en) Multi-phase photo mask using sub-wavelength structures
KR970009825B1 (ko) 하프톤형 위상반전 마스크 및 그 제조 방법
US5358827A (en) Phase-shifting lithographic masks with improved resolution
US6495297B1 (en) Type mask for combining off axis illumination and attenuating phase shifting mask patterns
US5849438A (en) Phase shift mask and method for fabricating the same
JP4613364B2 (ja) レジストパタン形成方法
US5902701A (en) Phase shift mask and method for fabricating the same
KR0152267B1 (ko) 노광마스크
WO2001063864A2 (en) Chromeless alternating phase-shift reticle for producing semiconductor device features
US6093507A (en) Simplified process for fabricating levinson and chromeless type phase shifting masks
US8067133B2 (en) Phase shift mask with two-phase clear feature
US6451488B1 (en) Single-level masking with partial use of attenuated phase-shift technology
KR100243713B1 (ko) 위상쉬프트 마스크 및 그 제조방법
JPH0371133A (ja) 半導体装置用マスク
JP2859894B2 (ja) 露光用マスク、露光用マスクの製造方法およびこれを用いた露光方法
US7060401B1 (en) Phase-shift reflective mask for lithography, and method of using and fabricating
US5932489A (en) Method for manufacturing phase-shifting mask
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
JPH0468352A (ja) 位相シフト層を有するフォトマスク及びその製造方法