JP2801867B2 - 半導体素子のフォトレジストパターン形成方法 - Google Patents

半導体素子のフォトレジストパターン形成方法

Info

Publication number
JP2801867B2
JP2801867B2 JP7017754A JP1775495A JP2801867B2 JP 2801867 B2 JP2801867 B2 JP 2801867B2 JP 7017754 A JP7017754 A JP 7017754A JP 1775495 A JP1775495 A JP 1775495A JP 2801867 B2 JP2801867 B2 JP 2801867B2
Authority
JP
Japan
Prior art keywords
photomask
pattern
photoresist
exposed
phase inversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7017754A
Other languages
English (en)
Other versions
JPH0845834A (ja
Inventor
相 萬 ▲べい▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH0845834A publication Critical patent/JPH0845834A/ja
Application granted granted Critical
Publication of JP2801867B2 publication Critical patent/JP2801867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子のフォトレジ
ストパターンを形成する方法に関するものであって、特
に高集積半導体素子を製造する時、要求される微細パタ
ーンを形成するために、４個のフォトマスクを用いた多
重重畳露光法で半導体素子のフォトレジストパターンを
形成する方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子が高集積化されてい
くことによって、０．２５μｍ以下の線幅を有するパタ
ーンが素子製造において要求される。パターンの線幅は
光の波長（λ）に影響を多く受けるものの、光りの波長
が短ければ短いほどもっと小さい線幅を有するパターン
を形成することができる。
【０００３】解像力(resolution power)は光の波長に比
例する。したがって、０．２５μｍ以下の線幅を有する
パターンを形成するために短い波長を有するエキシマレ
ーザ（λ＝２４８ｎｍ）が適用されたステップ(Steppe
r) を用いなければならない。
【０００４】
【発明が解決しようとする課題】ところで、比較的に長
い波長を有するG-line（λ＝４３６ｎｍ）またはI-line
（λ＝３６５ｎｍ）が適用されるステップを用いてこれ
らステップで形成することのできる最小線幅のパターン
よりもっと小さいパターンを形成しようとする場合、露
光コントラストの低下で素子から要求する形状(profil
e) 及び線幅を有するパターンは形成し難い問題があ
る。
【０００５】したがって、本発明は既存のステップを用
いるものの、このステップで形成することのできる最小
線幅のパターンよりもっと小さいパターンを形成するこ
とのできるフォトレジストパターン形成方法を提供する
ことにその目的がある。本発明のもう一つの目的は半導
体素子の超高集積化を達成することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るための本発明のフォトレジストパターン形成工程は第
１フォトマスクが装着されたステップにフォトレジスト
が塗布されたウェーハをローデェングし１次露光工程を
実施し、これによって前記フォトレジストの部分が露光
される段階と、前記第１フォトマスクを除去し、前記第
１フォトマスクが除去された位置で第２フォトマスクを
装着させ２次露光工程を実施し、これによって第１フォ
トマスクによって露光された前記フォトレジストの部分
が重複露光される段階と、前記第２フォトマスクを除去
し、前記第２フォトマスクが除去された位置に第３フォ
トマスクを装着させ３次露光工程を実施し、これによっ
て前記第１及び第２フォトマスクによって重複露光され
た前記フォトレジストの部分の間で露光されたフォトレ
ジストの部分が形成される段階と、前記第３フォトマス
クを除去し、前記第３フォトマスクが除去された位置に
第４フォトマスクを装着させ４次露光工程を実施し、こ
れによって前記第３フォトマスクによって露光された前
記フォトレジストの部分が重複露光される段階と、前記
第１及び第２フォトマスクによって露光された前記フォ
トレジストの部分と前記第３及び第４フォトマスクによ
って露光されたフォトレジストの部分を現像工程によっ
て除去し、これによってウェーハ上にフォトレジストパ
ターンを成形する段階からなることを特徴とする。
【０００７】
【作用】クロムパターンと位相反転物パターンの位置だ
け異なる第１及び第２フォトマスクを用いてフォトレジ
ストの部分を重複露光し、クロムパターンと位相反転物
パターンの位置だけ異なる第３及び第４フォトマスクを
用いて前記フォトレジストの他の部分を重複露光する。
【０００８】
【実施例】以下、添付された図面を参照して本発明を詳
細に説明する。図１は本発明の予定されたフォトレジス
トパターンを形成するために製作されたフォトマスクを
フォトマスク作業順序によってステップに配置したフォ
トマスクの断面図であり、図２Ａないし図２Ｅは本発明
のフォトレジストパターンを形成する工程を説明するた
めに示したウェーハの断面図である。
【０００９】本発明ではフォトレジストパターン形成方
法の原理を分かり易くするために、フォトマスクに形成
されたパターンがウェーハ上に同じ大きさで伝達される
場合を適用した。通常に、露光工程時ウェーハ上に伝達
されるイメージはフォトマスクに形成されたパターンの
大きさより一定比率で縮小される。
【００１０】図１に示された第１、第２、第３及び第４
フォトマスク11，21，31，41は素子製造において要求さ
れるパターンの線幅が０．２μｍである場合、適用させ
るために製作したものである。
【００１１】第１フォトマスク11は多数のクロムパター
ン12と多数の位相反転物パターン13を石英基板14上に形
成し製作される。各々のクロムパターン12は隣設するク
ロムパターンとの間隔が１μｍで離隔されるようにし、
クロムパターンの線幅が０．６μｍとなるように形成す
る。多数の位相反転物パターン13は前記クロムパターン
12の間に一つずつ形成される。各々の位相反転物パター
ン13は隣設するクロムパターン12との間隔が０．２μｍ
で離隔されるようにし、位相反転物パターンの線幅が
０．６μｍになるように形成する。一方、位相反転物パ
ターン13はSOG(Spin On Glass)透過率が１０％であるク
ロムなどから形成される。
【００１２】第２、第３及び第４フォトマスク21，31，
41は前述した第１フォトマスク11と同一である構成から
形成される。しかしながら、このフォトマスク11，21，
31，41をステップに同一である条件で装着し相互重畳さ
せた時、各々フォトマスク11，21，31，41のクロムパタ
ーン及び位相反転物パターンはその位置が設計ルール(r
ule)によってずれるように形成される。
【００１３】すなわち、第２フォトマスク21が第１フォ
トマスク11を基準として製作される場合、第２フォトマ
スク21の位相反転物パターン23は第１フォトマスク11の
クロムパターン12と同一である位置になるように形成
し、第２フォトマスク21のクロムパターン22は第１フォ
トマスク11の位相反転物パターン13と同一である位置に
なるように形成する。結局、第１フォトマスク11と第２
フォトマスク21はクロムパターンと位相反転物パターン
の位置だけ異なるように製作される。
【００１４】第３フォトマスク31が第２フォトマスク21
（または第１フォトマスク11）を基準として製作される
場合、第３フォトマスク31のクロムパターン32と位相反
転物パターン33は第２フォトマスク21のクロムパターン
22と位相反転物パターン23の間で０．２μｍの間隔で露
出された石英基板24に重畳されながら順次に形成され
る。
【００１５】そして第４フォトマスク41が第３フォトマ
スク31を基準として製作される場合、第４フォトマスク
41の位相反転物パターン43は第３フォトマスク31のクロ
ムパターン32と同一である位置になるように形成し、第
４フォトマスク41のクロムパターン42は第３フォトマス
ク31の位相反転物パターン33と同一である位置になるよ
うに形成する。
【００１６】結局、第４フォトマスク41は第３フォトマ
スク31と比較しクロムパターンと位相反転物パターンの
位置だけ異なるように製作される。説明されていない符
号34，44は石英基板である。
【００１７】一方、前記のように４個のフォトマスク1
1，21，31，41を別々に製作せず４個のフォトマスクの
うち、いずれかの一つだけを製作し図１に示したように
フォトマスクの位置を順次に調節し露光工程を実施する
こともできる。
【００１８】本発明のフォトレジストパターン形成工程
は下記の通りである。図２Ａはフォトレジスト２が塗布
されたウェーハ１を第１フォトマスク11が装着されたス
テップ（図示しない）にローディングし１次露光工程を
実施したものが示される。
【００１９】この時第１フォトマスク11のクロムパター
ン12に対応したフォトレジスト２の第１部分P1は露光さ
れなく、第１フォトマスク11の位相反転物パターン13に
対応したフォトレジスト２の第２部分P2は強度が弱く露
光され、第１フォトマスク11のクロムパターン12と位相
反転物パターン13の間の露出された部分に対応したフォ
トレジスト２の第３部分P3は正常的に露光される。その
後第１フォトマスク11は除去される。
【００２０】図２Ｂは第１フォトマスク11が除去された
位置に第２フォトマスク21を装着させ２次露光工程を実
施したものが示される。この時第２フォトマスク21のク
ロムパターン22に対応したフォトレジスト２の第２部分
P2は露光されなく、第２フォトマスク21の位相反転物パ
ターン23に対応したフォトレジスト２の第１部分P1は強
度が弱く露光され、第２フォトマスク21のクロムパター
ン22と位相反転物パターン23の間の露出された部分に対
応したフォトレジスト２の第３部分P3は正常的に露光さ
れる。その後第２フォトレジスト21は除去される。した
がって、フォトレジスト２の第３部分P3は重複露光さ
れ、フォトレジスト２の第１及び第２部分P1，P2は強度
が弱く露光される。
【００２１】図２Ｃは第２フォトマスク21が除去された
位置に第３フォトマスク31を装着させ３次露光工程を実
施したものが示される。この時第３フォトマスク31のク
ロムパターン32に対応したフォトレジスト２の第１部分
P1の左側部P1L 、第２部分P2の右側部P2R そして前記左
側部P1L と前記右側部P2R の間の第３部分P3は露光され
なく、第３フォトマスク31の位相反転物パターン33に対
応したフォトレジスト２の第１部分P1の右側部P1R 、第
２部分P2の左側部P2L そして前記右側部P1R と前記左側
部P2L の間で第３部分P3は強度が弱く露光され、第３フ
ォトマスク31のクロムパターン32と位相反転物パターン
33の間の露出された部分に対応したフォトレジスト２の
第１及び第２部分P1，P2の中央部P1C ，P2C は正常的に
露光される。
【００２２】第３フォトマスク31によって正常的に露光
されたフォトレジスト２の部分は第１及び第２フォトマ
スク11，21によって重複露光された部分の間で存在す
る。その後第３フォトマスク31は除去される。
【００２３】図２Ｄは第３フォトマスク31が除去された
位置に第４フォトマスク41を装着させ４次露光工程を実
施したことが示される。この時第４フォトマスク41のク
ロムパターン42に対応したフォトレジスト２の第１部分
P1の右側部P1R 、第２部分P2の左側部P2L そして前記右
側部P1R と前記左側部P2L の間の第３部分P3は露光され
なく、第４フォトマスク41の位相反転物パターン43に対
応したフォトレジスト２の第１部分P1の左側部P1L 、第
２部分P2の右側部P2R そして前記左側部P1L と前記右側
部P2R の間の第３部分P3は強度が弱く露光され、第４フ
ォトマスク41のクロムパターン42と位相反転物パターン
43の間の露出された部分に対応したフォトレジスト２の
第１及び第２部分P1，P2の中央部P1C ，P2C は露光され
る。その後第４フォトマスク41は除去される。
【００２４】したがって、フォトレジスト２の第１及び
第２部分P1，P2の中央部P1C ，P2Cが重複露光され、フ
ォトレジスト２の第１及び第２部分P1，P2の左側及び右
側部（P1L ，P1R 及びP2L ，P2R ）は強度が弱く露光さ
れる。
【００２５】図２Ｅは第１及び第２フォトマスク11，21
によって重複露光されたフォトレジスト２の第３部分P3
と第３及び第４フォトマスク31，41によって重複露光さ
れたフォトレジスト２の第１及び第２部分P1，P2の中央
部P1C ，P2C を現像工程として除去しウェーハ１上に多
数のフォトレジストパターン2Aを形成したものが示され
る。
【００２６】フォトレジストパターン2Aの各々の幅はフ
ォトマスクのクロムパターンと位相反転物パターンの間
の離隔された幅に比例する。本発明ではフォトマスクに
形成されたパターンがウェーハ上に同じ大きさで伝達さ
れる場合のことを適用したため、フォトレジストパター
ン2Aの幅はフォトマスクのクロムパターンと位相反転物
パターンの間の離隔距離である０．２μｍになる。
【００２７】図３は第１及び第２フォトマスク11，21を
順次に用いた露光工程から得られた重複露光エネルギー
合成強度分布度である。第１強度分布曲線３は第１フォ
トマスク11を用いた露光工程時得られ、第２強度分布曲
線４は第２フォトマスク21を用いた露光工程時得ること
ができる。第３強度分布曲線５は第１及び第２強度分布
曲線３，４が合成し得られたもので、とても高いコント
ラスト曲線を成し重畳露光法に有用である強度分布曲線
が成される。これによっての結果が図２Ｂに示されたフ
ォトレジスト２の露光状態である。
【００２８】前記図３は第１及び第２フォトマスク11，
21を用いた強度分布曲線を示したものであるものの、第
３及び第４フォトマスク31，41も同じ結果を得ることが
できる。
【００２９】本発明では、第１、第２、第３及び第４フ
ォトマスク11，21，31，41が図１に示された順序で用い
られたことを説明したものの、その順序に関わらず用い
ても図２Ｆのようなフォトレジストパターン2Aを形成す
ることができる。
【００３０】
【発明の効果】前述のように４個のフォトマスクを用い
た４重重畳露光法であって、とても良好なコントラスト
の強度分布曲線を得ることができ解像力限界以上の超微
細パターンの形成ができるようにして半導体素子の高集
積化を成すことができる。
【図面の簡単な説明】
【図１】本発明のフォトレジストパターン形成のために
４個のマスクを順次に配置したマスク断面図である。
【図２】本発明のフォトレジストパターンを形成する段
階を示した断面図である。
【図３】重複露光エネルギー合成強度分布図である。
【符号の説明】
１：ウェーハ ２：フォトレジス
ト ２Ａ：フォトレジストパターン ３、４、５：強度分
布曲線 11、21、31、41: フォトマスク 12、22、32、42: クロムパターン 13、23、33、43: 位相反転物パターン 14、24、34、44: 石英基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５１５Ｂ ５２８

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子のフォトレジストパターン形成
    方法において、第１フォトマスクが装着されたステップ
    にフォトレジストが塗布されたウェーハをローディング
    して１次露光工程を実施し、前記第１フォトマスクのク
    ロムパターンと位相反転物パターンの間に対応される露
    出されるフォトレジストの部分が露光される段階と、前
    記第１フォトマスクを除去し、前記第１フォトマスクが
    除去された位置に第２フォトマスクを装着させ２次露光
    工程を実施し、前記第１フォトマスクによって露光され
    た前記フォトレジストの部分が前記第２フォトマスクの
    クロムパターンと位相反転物パターンの間で再び露出さ
    れ重複露光される段階と、前記第２フォトマスクを除去
    し、前記第２フォトマスクが除去された位置に第３フォ
    トマスクを装着させ３次露光工程を実施し、前記第３フ
    ォトマスクのクロムパターンと位相反転物パターンの間
    に対応されて露出される前記第１及び第２フォトマスク
    によって重複露光された前記フォトレジストの部分の間
    のフォトレジストの他の部分が露光される段階と、前記
    第３フォトマスクを除去し、前記第３フォトマスクが除
    去された位置に第４フォトマスクを装着させ４次露光工
    程を実施し、前記第３フォトマスクによって露光された
    前記フォトレジストの他の部分が前記第４フォトマスク
    のクロムパターンと位相反転物パターンの間で再び露出
    され重複露光される段階と、前記第１及び第２フォトマ
    スクによって重複露光された前記フォトレジストの部分
    と前記第３及び第４フォトマスクによって重複露光され
    た前記フォトレジストの他の部分を現像工程によって除
    去することによって、前記ウェーハ上に多数のフォトレ
    ジストパターンが形成される段階からなることを特徴と
    する半導体素子のフォトレジストパターン形成方法。
  2. 【請求項２】前記第１請求項において、前記クロムパタ
    ーンと位相反転物パターンはそのパターン線幅が同一で
    あることを特徴とする半導体素子のフォトレジストパタ
    ーン形成方法。
  3. 【請求項３】前記第１請求項において、前記クロムパタ
    ーンとこれと隣設する位相反転物パターンは一定間隔離
    隔されるように形成されることを特徴とする半導体素子
    のフォトレジストパターン形成方法。
  4. 【請求項４】前記第１請求項において、前記位相反転物
    パターンはSOG(SpinOn Glass)として形成されることを
    特徴とする半導体素子のフォトレジストパターン形成方
    法。
  5. 【請求項５】前記第１請求項において、前記位相反転物
    パターンは透過率が１０％であるクロムから形成される
    ことを特徴とする半導体素子のフォトレジストパターン
    形成方法。
  6. 【請求項６】前記第１請求項において、前記第１及び第
    ２フォトマスクを前記ステップに同一である条件で装着
    して相互重畳される場合、前記第１フォトマスクのクロ
    ムパターンと前記第２フォトマスクの位相反転物パター
    ンは同一である位置になり、前記第１フォトマスクの位
    相反転物パターンと前記第２フォトマスクのクムパター
    ンは同一である位置になることを特徴とする半導体素子
    のフォトレジストパターン形成方法。
  7. 【請求項７】前記第１請求項において、前記第３及び第
    ４フォトマスクを前記ステップに同一である条件で装着
    し相互重畳させる場合、前記第３フォトマスクのクロム
    パターンと前記第４フォトマスクの位相反転物パターン
    は同一である位置になり、前記第３フォトマスクの位相
    反転物パターンと前記第４フォトマスクのクロムパター
    ンは同一である位置になることを特徴とする半導体素子
    のフォトレジストパターン形成方法。
  8. 【請求項８】前記第１請求項において、前記第１及び第
    ２フォトマスクのうち、いずれかの一つと前記第３及び
    第４フォトマスクのうち、いずれかの一つを前記ステッ
    プに同一である条件で装着し相互重畳させる場合、前記
    第１または第２フォトマスクのクロムパターンと位相反
    転物パターンは前記第３または第４フォトマスクのクロ
    ムパターンと位相反転物パターンの間で重畳されること
    を特徴とする半導体素子のフォトレジストパターン形成
    方法。
JP7017754A 1994-02-07 1995-02-06 半導体素子のフォトレジストパターン形成方法 Expired - Fee Related JP2801867B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940002240A KR970005682B1 (ko) 1994-02-07 1994-02-07 반도체 소자의 미세패턴 형성방법
KR94-2240 1994-02-07

Publications (2)

Publication Number Publication Date
JPH0845834A JPH0845834A (ja) 1996-02-16
JP2801867B2 true JP2801867B2 (ja) 1998-09-21

Family

ID=19376920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7017754A Expired - Fee Related JP2801867B2 (ja) 1994-02-07 1995-02-06 半導体素子のフォトレジストパターン形成方法

Country Status (5)

Country Link
US (1) US5532114A (ja)
JP (1) JP2801867B2 (ja)
KR (1) KR970005682B1 (ja)
DE (1) DE19503985B4 (ja)
GB (1) GB2286256B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811222A (en) * 1996-06-24 1998-09-22 Advanced Micro Devices, Inc. Method of selectively exposing a material using a photosensitive layer and multiple image patterns
US5801088A (en) * 1996-07-17 1998-09-01 Advanced Micro Devices, Inc. Method of forming a gate electrode for an IGFET
JPH10209039A (ja) * 1997-01-27 1998-08-07 Nikon Corp 投影露光方法及び投影露光装置
US6030752A (en) * 1997-02-25 2000-02-29 Advanced Micro Devices, Inc. Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device
US6121158A (en) * 1997-08-13 2000-09-19 Sony Corporation Method for hardening a photoresist material formed on a substrate
US6008085A (en) * 1998-04-01 1999-12-28 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
US6133599A (en) * 1998-04-01 2000-10-17 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
US6383719B1 (en) 1998-05-19 2002-05-07 International Business Machines Corporation Process for enhanced lithographic imaging
US6284413B1 (en) * 1998-07-01 2001-09-04 Agere Systems Guardian Corp. Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger
KR100307631B1 (ko) * 1999-06-01 2001-09-29 윤종용 반도체소자의 미세패턴 형성방법
US6387596B2 (en) 1999-08-30 2002-05-14 International Business Machines Corporation Method of forming resist images by periodic pattern removal
US6322934B1 (en) 1999-09-30 2001-11-27 Lucent Technologies Inc. Method for making integrated circuits including features with a relatively small critical dimension
JP2001230186A (ja) * 2000-02-17 2001-08-24 Hitachi Ltd 半導体集積回路装置の製造方法
US6406950B1 (en) 2000-12-07 2002-06-18 Advanced Micro Devices, Inc. Definition of small damascene metal gates using reverse through approach
US6541166B2 (en) 2001-01-18 2003-04-01 International Business Machines Corporation Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
DE10360536B4 (de) * 2003-09-30 2006-12-21 Infineon Technologies Ag Verfahren zur Inspektion von Masken eines Maskensatzes für eine Mehrfachbelichtung
US20050202352A1 (en) * 2004-03-11 2005-09-15 Worcester Polytechnic Institute Systems and methods for sub-wavelength imaging
KR100880232B1 (ko) * 2007-08-20 2009-01-28 주식회사 동부하이텍 미세 마스크 및 그를 이용한 패턴 형성 방법
CN106933064B (zh) * 2017-03-27 2018-11-09 上海华力微电子有限公司 实现更小线宽的光刻工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869999A (en) * 1986-08-08 1989-09-26 Hitachi, Ltd. Method of forming pattern and projection aligner for carrying out the same
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
US5217830A (en) * 1991-03-26 1993-06-08 Micron Technology, Inc. Method of fabricating phase shifting reticles using ion implantation
US5364716A (en) * 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
US5308741A (en) * 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5407785A (en) * 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures

Also Published As

Publication number Publication date
US5532114A (en) 1996-07-02
JPH0845834A (ja) 1996-02-16
KR950025914A (ko) 1995-09-18
DE19503985B4 (de) 2007-05-31
KR970005682B1 (ko) 1997-04-18
GB2286256A (en) 1995-08-09
GB9501897D0 (en) 1995-03-22
GB2286256B (en) 1997-10-08
DE19503985A1 (de) 1995-08-10

Similar Documents

Publication Publication Date Title
JP2801867B2 (ja) 半導体素子のフォトレジストパターン形成方法
JP3518275B2 (ja) フォトマスクおよびパターン形成方法
US6218089B1 (en) Photolithographic method
WO1997045772A1 (en) Photolithography mask using serifs and method thereof
JP2001356466A (ja) ハイブリッド位相シフト・マスク
US20020150824A1 (en) Mask for adjusting transmittance of a light and method for manufacturing the same
JPH097942A (ja) フォトマスク
EP1636655A2 (en) Method of designing a reticle and forming a semiconductor device therewith
JP2953406B2 (ja) フォトマスクおよびその製造方法
US7291425B2 (en) Radiation patterning tools, and methods of forming radiation patterning tools
US6660653B1 (en) Dual trench alternating phase shift mask fabrication
US7465522B2 (en) Photolithographic mask having half tone main features and perpendicular half tone assist features
JPH05243115A (ja) 半導体装置の製造方法
US6413685B1 (en) Method of reducing optical proximity effect
JP3050178B2 (ja) 露光方法及び露光用マスク
US7581203B2 (en) Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask
JPH09288346A (ja) フォトマスク
US20020106588A1 (en) Photolithography process for forming an opening
US6777168B2 (en) Multiple photolithographic exposures with different clear patterns
JPH10186630A (ja) 位相シフト露光マスクおよびその製造方法
JPH11283904A (ja) 露光方法
JPH06267890A (ja) 小さなマスク開口部を製造するためのリソグラフィー方法およびその製造物
US6911301B2 (en) Methods of forming aligned structures with radiation-sensitive material
US20210208499A1 (en) Mask and method for correcting mask patterns
US7078133B2 (en) Photolithographic mask

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees