KR20050100805A - 레이저 마스크 및 이를 이용한 결정화방법 - Google Patents

레이저 마스크 및 이를 이용한 결정화방법 Download PDF

Info

Publication number
KR20050100805A
KR20050100805A KR1020040025900A KR20040025900A KR20050100805A KR 20050100805 A KR20050100805 A KR 20050100805A KR 1020040025900 A KR1020040025900 A KR 1020040025900A KR 20040025900 A KR20040025900 A KR 20040025900A KR 20050100805 A KR20050100805 A KR 20050100805A
Authority
KR
South Korea
Prior art keywords
laser
mask
region
active
crystallization
Prior art date
Application number
KR1020040025900A
Other languages
English (en)
Other versions
KR100662782B1 (ko
Inventor
유재성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040025900A priority Critical patent/KR100662782B1/ko
Priority to US11/103,632 priority patent/US7364821B2/en
Priority to CNB2005100672902A priority patent/CN100507714C/zh
Publication of KR20050100805A publication Critical patent/KR20050100805A/ko
Application granted granted Critical
Publication of KR100662782B1 publication Critical patent/KR100662782B1/ko
Priority to US12/076,120 priority patent/US7790341B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 레이저 결정화방법은 레이저 샷 마크 없이 액티브영역을 선택적으로 결정화하기 위한 것으로, NxM개의 액티브영역이 정의되어 있는 어레이 기판을 제공하는 단계; 상기 기판 위에 두 개의 블록으로 구분되며, 상기 하나의 블록에 형성된 제 1 마스크패턴과 다른 하나의 블록에 형성된 제 2 마스크패턴이 역으로 대응하여 2-샷에 의해 상기 액티브영역을 결정화시키는 레이저 마스크를 위치시키는 단계; 및 레이저빔을 2-샷으로 조사하여 상기 액티브영역의 실리콘 박막을 결정화하는 단계를 포함한다.

Description

레이저 마스크 및 이를 이용한 결정화방법{LASER MASK AND METHOD OF CRYSTALLIZATION USING THEREOF}
본 발명은 레이저 마스크 및 이를 이용한 결정화방법에 관한 것으로, 특히 액티브영역을 샷 마크 없이 결정화하는 레이저 마스크 및 이를 이용한 결정화방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(<1cm2/Vsec)로는 1Mhz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
한편, 상기와 같은 다결정 실리콘 박막 트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 요구되며 구동회로부의 소자에 이용하기 위해서는 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다.
이때, 비정질 실리콘 박막을 결정화하는 열처리 방법에는 크게 고상 결정화(Solid Phase Crystallization; SPC)방법과 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
상기 고상 결정화는 예를 들면 600℃ 내외의 온도에서 다결정 실리콘 박막을 형성하기 위한 방법으로서 유리기판 위에 비정질 실리콘 박막을 형성한 후, 약 600℃에서 수 시간 내지 수십 시간 동안 가열처리를 함으로써 비정질 실리콘 박막을 결정화하는 방법이다. 상기 고상 결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많이 형성되어 있다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
상기 엑시머 레이저 어닐링방법은 저온에서 다결정 실리콘 박막을 제조하는 핵심적인 방법으로서 높은 에너지를 갖는 레이저빔을 비정질 실리콘 박막에 수십 nsec의 순간적인 조사에 의해 상기 비정질 실리콘 박막을 결정화하는 방법이다. 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로 유리기판이 전혀 손상을 입지 않는다는 장점이 있다.
또한, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막은 일반적인 다른 열처리 방법으로 제작된 다결정 실리콘 박막보다 전기적 특성이 우수하다는 장점이 있다. 예를 들면, 비정질 실리콘 박막 트랜지스터의 전계효과 이동도는 일반적으로 0.1∼0.2cm2/Vsec 정도이고 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전계효과 이동도는 10∼20cm2/Vsec 정도인데 반해, 상기 엑시머 레이저를 이용하여 제작한 다결정 실리콘 박막 트랜지스터는 100cm2/Vsec가 넘는 전계효과 이동도 값을 가진다(IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989).
이하, 레이저를 이용한 결정화방식에 대해 자세히 살펴본다.
도 1은 조사되는 레이저 에너지 밀도에 대한 결정화된 실리콘 박막의 그레인 크기를 나타내는 그래프이다.
도면에 도시된 바와 같이, 제 1 영역(I)과 제 2 영역(II)에서는 레이저 에너지 밀도가 증가할수록 결정화된 다결정 실리콘 박막의 그레인 크기가 증가하고 있는 것을 알 수 있다(IEEE Electron Dev. Lett., DEL-7, 276, 1986). 그러나, 제 3 영역(III)에서는, 즉 특정 에너지 밀도(Ec) 이상의 에너지가 조사되면 결정화된 다결정 실리콘 박막의 그레인 크기는 급격하게 감소하게 됨을 알 수 있다.
즉, 조사되는 레이저 에너지 밀도에 따라 실리콘 박막의 결정화 메커니즘이 다르다는 것을 알 수 있으며, 이를 자세히 설명하면 다음과 같다.
도 2 내지 도 4는 도 1에 도시된 그래프에서, 레이저 에너지 밀도에 따른 실리콘 결정화 메커니즘을 나타내는 단면도로써, 각 레이저 에너지 밀도에 따른 결정화과정을 순차적으로 나타내고 있다.
이때, 레이저 어닐링에 의한 비정질 실리콘의 결정화 메커니즘은 레이저 조사 조건(레이저 에너지 밀도, 조사압력, 기판온도 등) 및 비정질 실리콘 박막의 물성적, 기하학적 특성(흡수계수, 열전도도, 질량, 불순물 함유도, 두께 등)과 같이 여러 가지 요인에 의해 영향을 받는다.
먼저, 도 2a 내지 2c에 도시된 바와 같이, 도 1 그래프의 제 1 영역(I)은 부분 용융 영역(partial melting region)으로 비정질 실리콘 박막(12)은 점선 부분까지만 결정화가 이루어지며, 이때 형성된 그레인(30)의 크기는 수백 Å 정도이다.
즉, 버퍼층(11)이 형성된 기판(10) 위의 비정질 실리콘 박막(12)에 제 1 영역(I)의 레이저가 조사되면 상기 비정질 실리콘 박막(12)은 녹게 되는데, 레이저빔에 직접 노출되는 비정질 실리콘 박막(12)의 표면에는 강한 레이저 에너지가 조사되고 비정질 실리콘 박막(12)의 하부에는 상대적으로 약한 레이저 에너지가 조사됨으로써 비정질 실리콘 박막(12)의 일정 부분까지만 용융 되어 부분적인 결정화가 일어나게 된다.
이때, 레이저 결정화에 의한 결정 성장 과정은 첫째가 레이저 조사에 따른 비정질 실리콘 표면층의 일차 용융(primary melting)이고, 둘째는 일차 용융층의 고상화에 따른 잠열(latent heat) 발생 및 이로 인한 하부층의 이차 용융(secondary melting)이고, 셋째가 고상화를 통한 결정 성장으로, 상기 결정 성장 과정에 대해 자세히 설명하면 다음과 같다.
레이저가 조사된 비정질 실리콘 박막은 용융온도(1000℃)를 상회하게 되어 액상 상태로 용융(primary melting)된다. 이어, 상기 일차 용융층은 하부 실리콘 및 기판과 높은 온도차가 발생하여 고상핵화(solid phase nucleation) 및 고상화(solidification)가 발생할 때까지 급격하게 냉각되다. 레이저 조사에 따른 용융층은 상기 고상핵화 및 고상화가 일어날 때까지 유지되며, 이와 같은 용융 상태는 증발(ablation)이 일어나지 않는 범위에서는 레이저 에너지 밀도가 높을수록 또는 외부로의 열 방출이 적을수록 오랫동안 지속된다. 또한, 일차 용융층은 결정질 실리콘의 용융온도(1400℃)보다 낮은 온도(1000℃)에서 용융 되므로 상기 용융층은 냉각되어 상변화 이하의 온도로 내려가는 과냉각(super-cooling) 상태로 유지되며, 이와 같은 과냉각 상태가 클수록, 즉 박막의 용융온도가 낮거나 냉각속도가 클수록 고상화시 핵 형성율(nucleation rate)의 증가를 가져와 미세(fine)한 결정 성장을 이루게 된다.
일차 용융층이 냉각되어 고상화가 시작되면 결정핵을 중심으로 상부방향으로 결정 성장이 이루어지며, 이때 일차 용융층이 액상에서 고상으로의 상변화에 따른 잠열이 방출되어 고체 상태의 하부 비정질 실리콘 박막을 용융(secondary melting)시키며 다시 고상화를 통한 이와 같은 과정이 반복되어 결정이 성장하게 된다. 이때의 하부 이차 용융층은 일차 용융층에 비해 보다 더 과냉각된 상태로 핵 생성율이 증가하여 결정 크기가 작아지게 된다.
따라서, 레이저 어닐링에 의한 결정화시 결정화 특성을 향상시키기 위해서는 고상화에 따른 냉각속도를 늦추는 것이 효과적인 방법이며 이에 따라 기판 가열, 이중 빔 조사, 버퍼절연층 삽입 등과 같이 흡수된 레이저 에너지의 외부로의 열 방출을 억제하여 냉각속도를 늦추는 방법을 사용할 수 있다.
도 3a 내지 도 3c는 도 1 그래프의 제 2 영역(II)에 대한 실리콘 결정화 메커니즘을 순차적으로 나타내는 단면도로서, 상기 제 2 영역(II)은 완전 용융 근접 영역(near-complete melting region)을 나타낸다.
도면에 도시된 바와 같이, 3000∼4000Å 정도의 비교적 큰 크기의 그레인(30A~30C)을 가진 다결정 실리콘 박막이 하부 버퍼층(11)의 계면까지 형성되어 있다.
즉, 완전한 용융이 아닌 거의 완전한 용융에너지를 비정질 실리콘(12)에 조사하면 버퍼층(11)과 근접한 영역까지 비정질 실리콘 박막(12)이 용융 되게 된다. 이 때, 상기 용융된 실리콘 박막(12')과 버퍼층(11) 사이의 계면에 녹지 않은 고체 시드(seed)(35)들이 존재하게 되며 상기 시드가 결정화핵으로 작용하여 측면 성장을 유도함으로써 비교적 큰 그레인(30A~30C)을 형성시키게 된다(J. Appl. Phys. 82, 4086).
그러나, 상기 결정화는 녹지 않은 고체 시드(35)를 버퍼층(11)과의 계면에 남아 있을 수 있는 레이저 에너지를 조사하여야만 가능한 방법이기 때문에 공정창(process window)이 매우 좁은 단점을 가지고 있다. 또한, 상기 고체 시드(35)는 불균일하게 생성되기 때문에 이에 따라 결정화된 다결정 실리콘 박막의 그레인(30A~30C)은 서로 다른 결정화방향, 즉 서로 다른 결정화특성을 가지게 되는 단점을 가지고 있다.
마지막으로, 도 4a 내지 4c는 도 1의 그래프의 제 3 영역(III)에 해당하는 완전 용융 영역(complete melting region)에 대한 결정화 메커니즘을 나타내는 단면도이다.
도면에 도시된 바와 같이, 상기 영역에 해당하는 에너지 밀도에서는 매우 작은 크기의 그레인(30)이 불규칙하게 형성되어 있다.
즉, 레이저 에너지 밀도가 일정 수준(Ec) 이상이 될 때에는 비정질 실리콘 박막(12)에 충분한 에너지가 가해져서 상기 비정질 실리콘 박막(12)이 모두 용융 되게 되어 그레인으로 성장할 수 있는 고체 시드가 남겨있지 않게 된다. 이후, 강한 에너지의 레이저를 조사 받아 용융된 실리콘 박막(12')은 급격한 냉각 과정을 거치게 되면서 균일한 핵(30)생성이 일어나게 되며, 그 결과 미세한 그레인(30)이 형성되게 된다.
한편, 상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인을 수평방향으로 성장시켜 결정화특성을 획기적으로 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 제안되어 널리 연구되고 있다.
상기 순차적 수평결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997), 레이저 에너지의 크기와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
상기와 같은 순차적 수평결정화는 수평결정화의 한 예로써, 상기 수평결정화에 대한 결정화 메커니즘을 도면을 참조하여 설명하면 다음과 같다.
도 5a 내지 도 5c는 수평결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도이다.
먼저, 도 5a에 도시된 바와 같이, 비정질 실리콘 박막(112)이 완전히 용융되는 에너지 밀도 이상(즉, 전술한 도 1의 제 3 영역(III))의 레이저가 조사되면 상기 레이저를 조사 받은 부분의 비정질 실리콘 박막(112)은 완전히 용융 되게 된다.
이때, 레이저가 조사되는 조사영역과 조사되지 않는 비-조사 영역은 미리 패턴화된 마스크를 이용함으로써 가능하게 된다.
이때, 도 5b와 도 5c에 도시된 바와 같이, 비정질 실리콘 박막(112)에 충분한 에너지의 레이저가 조사되기 때문에 상기 비정질 실리콘 박막(112)을 완전히 녹이게 되지만 일정한 간격의 빔을 사용하여 녹이기 때문에 레이저가 조사되지 않은 비-조사 영역의 실리콘 박막(112)과 용융된 실리콘 박막(112') 경계면에 존재하는 고상 실리콘을 핵으로 하여 결정이 성장하게 된다.
즉, 레이저 에너지의 조사가 끝난 직후부터 용융된 실리콘 박막(112')은 좌우면, 즉 레이저가 조사되지 않은 비-조사 영역을 통해 냉각되게 된다. 이는 실리콘 박막(112, 112') 하부의 버퍼층(111) 또는 유리기판(110)보다 좌우면의 고상 비정질 실리콘 박막(112)이 더 큰 열전도도를 가지기 때문이다.
따라서, 용융된 실리콘 박막(112')은 중앙부보다 좌우의 고상과 액상의 계면에서 우선적으로 핵형성 온도에 도달하게 되어 상기 부분에서 결정핵이 형성되게 된다. 결정핵이 형성된 후부터는 온도가 낮은 쪽에서 높은 쪽으로, 즉 계면에서 중앙부로 그레인(130A, 130B)의 수평 성장이 일어나게 된다.
이와 같은 측면결정 성장에 의해 큰 그레인(130A, 130B)이 형성되게 되며, 또한 제 3 영역의 에너지에서 공정을 진행하기 때문에 공정창이 넓은 장점을 가지게 된다.
그러나, 상기 순차적 수평결정화는 그레인의 크기를 증가시키기 위해 마스크 또는 스테이지를 여러 번 반복하여 미소 이동시키며 결정화를 진행하게 되므로, 원하는 영역 전체에 대해서 결정화를 이루기 위해서는 많은 결정화시간을 필요로 하게 되며, 그에 따라 전체 공정시간이 증가하게 되어 공정수율이 감소하게 되는 문제점이 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 블록간의 경계가 액티브영역 외부에 형성되도록 설계함으로써 레이저의 오버랩에 의한 샷 마크를 제거할 수 있는 2-블록 레이저 마스크를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기의 2-블록 마스크를 사용하여 액티브영역만을 결정화함으로써 종래에 비해 결정화공정에 사용되는 시간을 단축할 수 있는 레이저 결정화방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 상기와 같은 결정화방법을 이용하여 제작한 결정화특성이 향상된 실리콘 박막을 구비한 액정표시소자를 제공하는 것이다.
기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 레이저 마스크는 두 개의 블록으로 구분되며, 2-샷에 의해 소정영역 전체를 결정화시키는 상기 하나의 블록에 형성된 제 1 마스크패턴과 다른 하나의 블록에 형성되며 상기 제 1 마스크패턴에 역으로 대응하는 제 2 마스크패턴을 포함한다.
이때, 상기 제 1 마스크패턴은 다수의 제 1 투과영역과 상기 제 1 투과영역을 제외한 다수의 제 1 차단영역으로 구성되며, 상기 제 2 마스크패턴은 상기 제 1 투과영역에 대응하는 다수의 제 2 차단영역과 상기 제 1 차단영역에 대응하는 다수의 제 2 투과영역으로 구성될 수 있다.
이때, 상기 제 1 투과영역과 제 2 차단영역은 서로 동일한 형태를 가지며, 상기 제 1 차단영역과 제 2 투과영역은 서로 동일한 형태를 가질 수 있다.
또한, 상기 투과영역과 차단영역은 가로방향의 긴 슬릿 형태를 가지거나 세로방향의 긴 슬릿 형태를 가질 수 있다.
한편, 상기 소정영역은 액티브패턴이 형성되는 단위화소의 액티브영역일 수 있으며, 이때 상기 액티브영역 내에 레이저빔의 오버랩에 의한 샷 마크를 없애기 위해 상기 마스크의 블록간의 경계는 액티브영역의 외부에 위치할 수 있다.
또한, 본 발명의 레이저 마스크를 이용한 결정화방법은 NxM개의 액티브영역이 정의되어 있는 어레이 기판을 제공하는 단계; 상기 기판 위에 두 개의 블록으로 구분되며, 상기 하나의 블록에 형성된 제 1 마스크패턴과 다른 하나의 블록에 형성된 제 2 마스크패턴이 역으로 대응하여 2-샷에 의해 상기 액티브영역을 결정화시키는 레이저 마스크를 위치시키는 단계; 및 레이저빔을 2-샷으로 조사하여 상기 액티브영역의 실리콘 박막을 결정화하는 단계를 포함한다.
이때, 상기 레이저 마스크의 첫 번째 블록에는 제 1 마스크패턴이 N'xM'개 형성되어 있고 두 번째 블록에는 제 2 마스크패턴이 N'xM'개 형성되어 2-샷에 의해 N'xM'개의 액티브영역을 결정화시킬 수 있다.
이때, 상기 레이저 마스크에 형성된 N'xM'개의 마스크패턴은 대응하는 액티브영역의 NxM개보다 작거나 같도록 구성할 수 있다.
한편, 상기 실리콘 박막을 결정화하는 단계는 상기 레이저 마스크의 패턴을 통해 상기 실리콘 박막의 액티브영역에 1차 레이저를 조사하는 단계 및 상기 레이저 마스크 또는 기판이 로딩된 스테이지를 X축 방향으로 스테핑한 후 상기 레이저 마스크를 이용하여 2차 레이저를 조사하는 단계로 이루어져 상기 액티브영역의 실리콘 박막을 2-샷으로 결정화하는 단계; 및 전체 NxM개의 액티브영역이 결정화되도록 상기 2-샷 결정화를 반복하여 결정화를 완료하는 단계를 포함할 수 있다.
이때, 상기 X축 방향으로의 스테핑은 상기 각 블록의 X축 방향으로의 한 변의 길이에 해당하는 거리만큼 이동하며, 상기 전체 NxM개의 액티브영역이 결정화되도록 상기 각 블록의 Y축 방향으로의 한 변의 길이에 해당하는 거리만큼 이동하는 Y축 방향으로 스테핑하는 단계를 추가로 포함할 수 있다.
한편, 상기 조사되는 레이저는 완전 용융 영역의 에너지 밀도를 가질 수 있으며, 이때 순차적 수평결정화를 이용하여 결정화를 진행할 수 있다.
또한, 본 발명의 액정표시소자는 상기 레이저 결정화방법으로 결정화된 다결정 실리콘 액티브패턴, 상기 액티브패턴 위에 게이트절연막을 개재하여 형성된 게이트전극, 상기 게이트전극 위에 콘택홀을 포함하여 형성된 층간절연막 및 상기 콘택홀을 통해 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 레이저 마스크 및 이를 이용한 결정화방법의 바람직한 실시예를 상세히 설명한다.
도 6은 본 발명의 액정표시패널을 개략적으로 나타내는 평면도로써, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시패널을 나타내고 있다.
도면에 도시된 바와 같이, 구동회로 일체형 액정표시패널(200)은 크게 어레이 기판(210)과 컬러필터 기판(205) 및 상기 어레이 기판(210)과 컬러필터 기판(205) 사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이 기판(210)은 단위화소(216)들이 매트릭스 형태로 배열된 화상표시영역인 화소부(215)와 상기 화소부(215)의 외곽에 위치한 게이트 구동회로부(214)와 데이터 구동회로부(213)로 구성된 구동회로부로 이루어져 있다.
이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(210)의 화소부(215)는 기판(210) 위에 종횡으로 배열되어 복수개의 단위화소(216)영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 단위화소(216)영역 내에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
한편, 어레이 기판(210)의 구동회로부(213, 214)는 컬러필터 기판(205)에 비해 돌출되어 상기 돌출된 어레이 기판(210)의 일측 장(長)변에 데이터 구동회로부(213)가 위치하며, 상기 어레이 기판(210)의 일측 단(短)변에 게이트 구동회로부(214)가 위치하게 된다.
이때, 상기 게이트 구동회로부(214)와 데이터 구동회로부(213)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
상기 게이트 구동회로부(214)와 데이터 구동회로부(213)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
한편, 도면에는 도시하지 않았지만 상기 컬러필터 기판(205)의 화상표시영역(215)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(210)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.
이와 같이 구성된 상기 어레이 기판(210)과 컬러필터 기판(205)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화상표시영역(215)의 외곽에 형성된 실 패턴(seal pattern)(미도시)에 의해 합착되어 단위 액정표시패널(200)을 구성하게 된다.
한편, 박막 트랜지스터는 상기 어레이 기판(210)의 화소영역(215)의 각 단위화소(216), 즉 전술한 게이트라인과 데이터라인의 교차영역 및 데이터 구동회로부(213)와 게이트 구동회로부(214)로 이루어진 구동회로부의 소정영역에 형성되게 되는데, 본 발명에서는 상기 박막 트랜지스터의 액티브층이 위치하는 액티브영역에만 선택적으로 레이저 결정화를 진행하여 결정화함으로써 결정화공정에 사용되는 시간을 단축시킬 수 있게 되며, 이를 자세히 설명하면 다음과 같다.
도 7은 도 6에 도시된 액정표시패널의 어레이 기판에서, 화상표시영역의 일부를 개략적으로 나타내는 예시도로써, 설명의 편의를 의해 2x2로 배치된 단위화소를 중심으로 나타내고 있다.
도면에 도시된 바와 같이, 화소영역을 구성하는 다수개의 단위화소(216)는 하나의 단위화소(216)에 대해 두 영역으로 구분할 수 있는데, 제 1 영역인 액티브영역(216A)은 스위칭소자의 액티브층이 형성되는 영역으로 결정화가 필요한 영역이며, 제 2 영역인 화소영역(216B)은 하나의 단위화소(216)에서 상기 제 1 영역(216A)을 제외한 영역을 의미하며 결정화가 필요 없다.
이때, 설명의 편의상 도면에는 상기 액티브영역(216A)을 직사각형 형태로 나타내었지만, 본 발명이 이에 한정되는 것은 아니며 액티브패턴의 설계 조건에 따라 다양한 형태를 가질 수 있다. 한편, 여기서는 액티브층이 패터닝되어 형성된 액티브패턴은 상기 액티브영역(216A) 내에 위치하는 것으로 한다.
상기와 같이 어레이 기판의 제조시 실질적으로 결정화가 필요한 액티브영역만을 선택적으로 결정화함으로써 결정화공정에 사용되는 시간을 줄일 수 있게 되며, 상기 액티브영역은 본 발명의 2-샷에 의한 순차적 수평결정화를 이용함으로써 액티브패턴이 위치하는 영역에는 레이저 샷 마크가 제거되어 균일하며 우수한 전기적 특성을 가진 다결정 실리콘 박막을 얻을 수 있게 된다.
여기서 레이저 샷 마크의 문제는 레이저빔이 오버랩되는 모든 레이저 결정화방법에서 해결해야하는 문제이며, 본 발명에서는 상기 레이저빔이 오버랩되는 부분을 마스크 패턴의 주기성을 이용하고 마스크 블록간의 경계를 레이저가 통과하지 않는 영역으로 함으로써 제거할 수 있는데, 이를 본 발명의 2-블록 레이저 마스크를 통해 자세히 설명하면 다음과 같다.
도 8a 및 도 8b는 본 발명에 따른 2-샷을 이용한 순차적 수평결정화에 사용되는 레이저 마스크를 예를 들어 나타내는 예시도로써, 마스크 패턴의 주기성을 설명하기 위해 임의적으로 하나의 액티브영역에 대한 레이저 마스크를 블록별로 나누어 나타내고 있다.
이때, 도면에는 설명의 편의를 위해 블록의 일부, 즉 결정화를 필요로 하는 액티브영역에 대응하는 마스크 패턴을 중심으로 나타내고 있다.
먼저, 본 발명의 레이저 마스크는 레이저빔을 2-샷으로 조사하여 전 영역을 결정화하기 위해서 2-블록으로 나눌 수 있는데, 도 8a에는 첫 번째 블록에 대한 레이저 마스크(260)를 나타내고 있다.
즉, 도 8a에 도시된 바와 같이, 첫 번째 블록에 대한 레이저 마스크(260)는 액티브영역(216A)에 대응하여 빔을 투과시키는 슬릿 형태의 다수의 제 1 투과영역(240A)과 빔을 차단하는 슬릿 형태의 다수의 제 1 차단영역(240B)으로 구성되어 있다.
또한, 두 번째 블록에 대한 레이저 마스크(260')는 도 8b에 도시된 바와 같이, 상기 액티브영역(216A)에 대응하여 빔을 투과시키는 슬릿 형태의 다수의 제 2 투과영역(240A')과 빔을 차단하는 슬릿 형태의 다수의 제 2 차단영역(240B')으로 구성되어 있다.
이때, 상기 제 2 투과영역(240A')은 첫 번째 블록의 제 1 차단영역(240B)에 대응하는 영역에 구성되며, 상기 제 2 차단영역(240B')은 첫 번째 블록의 제 1 투과영역(240A)에 대응하는 영역에 구성되게 된다. 즉, 상기 첫 번째 블록의 제 1 투과영역(240A)과 상기 두 번째 블록의 제 2 투과영역(240A')에 대응하여 레이저빔이 조사되는 영역은 액티브영역(216A) 전체가 되어 상기 2-블록 레이저 마스크(260, 260')에 의해 2-샷으로 상기 액티브영역(216A) 전체를 결정화할 수 있게 된다.
한편, 상기 투과영역(240A, 240A')과 차단영역(240B, 240B')은 가로 방향의 슬릿 형태를 가지나, 본 발명이 이에 한정되는 것은 아니며 세로 방향으로 길게 형성할 수도 있으며, 각 투과영역(240A, 240A')과 차단영역(240B, 240B')이 서로 대응하여 2-샷으로 상기 액티브영역(216A) 전체를 결정화하도록 구성하기만 하면 된다.
한편, 도 9a 및 도 9b는 도 8a 및 도 8b에 도시된 레이저 마스크를 차례대로 적용하여 실리콘 박막을 결정화하는 과정을 나타내는 예시도로써, 상기와 같은 주기성을 가진 2-블록 마스크를 사용하여 결정화한 결과 샷 마크가 없는 박막을 얻을 수 있게 된다.
먼저, 도 9a에 도시된 바와 같이, 상기 도 8a의 첫 번째 블록의 레이저 마스크(260)를 적용하여 비정질 실리콘(230)으로 이루어진 액티브영역(216A)에 1차 결정화를 진행하게 되면, 상기 마스크(260)에 형성된 제 1 마스크 패턴(240)을 통해(즉, 상기 마스크 패턴(240)의 제 1 투과영역(240A)을 통해) 레이저가 조사된 실리콘 박막은 상기 레이저빔이 조사되지 않은 경계면에 위치한 비정질 실리콘 박막(230)을 핵으로 삼아 수평방향(즉, 도면에 도시된 바와 같은 Y축 방향)으로 성장한 그레인을 가진 1차 결정인 다결정 실리콘 박막(230A)이 형성되게 된다.
한편, 1차 결정화에 의해 결정화되는 영역은 상기 마스크(260)의 제 1 투과영역(240A)에 대응하는 부분이며, 특히 순차적 수평결정화에 의해 성장시킬 수 있는 그레인의 최대 크기를 고려하여 상기 제 1 투과영역(240A)의 폭(W)을 설정한다면 그레인은 단 하나의 그레인 경계(245)를 가지면서 큰 결정 크기를 가진 결정체를 얻을 수 있다.
상기 1차 결정화가 완료되면, 결정화가 되지 않고 남은 비정질 실리콘 영역을 결정화하기 위해 상기 기판에 도 8b의 두 번째 블록의 레이저 마스크(260')을 적용하여 2차 레이저빔을 조사하여 2차 결정화를 진행하게 된다.
이때, 상기 2차 결정화는 두 번째 블록의 마스크(260')를 X축 또는 Y축 방향으로의 스텝(step) 없이 두 번째 레이저 샷을 조사하여 진행하게 되는데, 상기 결정화 결과 도 9b에 도시된 바와 같이, 1차 결정화에 의해 결정화된 실리콘 박막(230A) 패턴을 시드로 하여 두 번째 블록의 마스크 패턴(240')의 제 2 투과영역(230B) 쪽으로 결정이 성장하여 2차 결정인 다결정 실리콘 박막(230B)이 형성되어 모든 액티브영역(216A)이 결정화되게 된다.
이때, 2차 결정화에 의해 최종적으로 결정화된 실리콘 박막(230B)은 상기 1차 결정화에 의한 그레인 경계(245)로부터 상기 2차 결정화에 의한 그레인 경계(245')까지 그레인이 성장하게 되어 제 1 투과영역(240A)과 제 2 투과영역(240A')의 폭(W)을 동일하게 적용하는 경우에는 상기 폭(W)만큼의 그레인 크기를 가지게 된다.
이와 같이 주기성을 가지는 2-블록으로 이루어진 마스크를 적용하여 2-샷 결정화를 진행한 결과, 도면에 도시된 바와 같이, 기판의 액티브영역(216A)이 X-오버랩 및 Y-오버랩 없이, 즉 샷 마크가 없이 결정화되게 된다.
한편, 전술한 주기성을 가진 2-블록은 레이저 마스크에 다양하게 적용될 수 있으며, 상기 2-블록을 레이저 마스크에 적용한 실시예를 예를 들어 설명하면 다음과 같다.
도 10은 본 발명의 제 1 실시예에 따른 2-블록 레이저 마스크의 일부를 나타내는 예시도로써, 2x2의 단위화소에 대한 액티브영역(316A)을 2-샷으로 결정화하기 위한 레이저 마스크의 구성을 나타내고 있다.
즉, 본 실시예는 전술한 바와 같이 2x2의 단위화소에 대한 액티브영역(316A)을 결정화하기 위한 레이저 마스크를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 액정표시패널의 크기 및 레이저 광학계의 조건에 따라 NxM의 단위화소에 대해서 레이저 마스크를 설계하여 결정화공정을 진행할 수 있다.
도면에 도시된 바와 같이, 레이저 마스크(360)는 두 개의 블록으로 구성되어 있는데, 즉 첫 번째 블록에는 2x2의 액티브영역(316A)을 1차 결정화하기 위한 제 1 마스크 패턴(즉, 다수의 제 1 투과영역(340A)과 제 1 차단영역(340B))이 형성되어 있으며, 두 번째 블록에는 상기 1차 결정화에 의해 결정화되지 않고 남아있는 영역을 2차 결정화하기 위해 제 2 마스크 패턴(즉, 다수의 제 2 투과영역(340A')과 제 2 차단영역(340B'))이 형성되어 있다.
이때, 상기 첫 번째 블록의 제 1 투과영역(340A)은 두 번째 블록의 제 2 차단영역(340B')과 대응하며, 상기 첫 번째 블록의 제 1 차단영역(340B)은 두 번째 블록의 제 2 투과영역(340A')에 대응하여 2-샷의 레이저 결정화로 상기 액티브영역(316A) 전체를 결정화할 수 있게 된다.
이때, 2차 결정화를 위한 두 번째 샷은 상기 레이저 마스크(360) 또는 기판(미도시)을 가로방향으로 블록거리만큼 이동하여 레이저빔을 조사함으로써 진행할 수 있다.
또한, 도면에는 도시하지 않았지만, 액정표시패널의 전체 NxM개의 액티브영역(316A)을 결정화하기 위해서는 상기 레이저 마스크(360)를 이용하여 전술한 가로방향으로의 스테핑을 반복적으로 진행하여야하며, 세로방향으로의 스테핑도 상기 가로방향의 스테핑과 보조를 맞추어 실시할 필요가 있다. 이때, 상기 세로방향으로의 스테핑은 상기 세로방향으로의 블록거리만큼 이동하여 전술한 2-샷 결정화를 진행하게 된다.
또한, 도면에는 2x2의 액티브영역(316A)을 결정화하기 위한 2x2의 마스크패턴이 형성되어 있으나, 본 발명이 이에 한정되는 것은 아니며 NxM개의 액티브영역(316A)을 결정화하기 위해서는 레이저 광학계 및 기타 장비의 조건을 고려하여 상기 레이저 마스크(360)를 N'xM'개의 마스크패턴으로 구성할 수도 있다.
한편, 상기 마스크 패턴은 차단영역(340A, 340A') 및 투과영역(340B, 340B') 모두 가로방향의 슬릿 형태를 가져, 전술한 바와 같이 결정화 결과 세로방향으로 길게 성장한 그레인을 가지게 된다. 그 결과 상기 제 1 실시예의 레이저 마스크(360)는 채널을 상기 그레인 성장방향과 같은 세로방향으로 형성하고자 하는 경우에 적합하며, 채널을 가로방향으로 형성하고자 하는 경우에는 다음 실시예와 같이 마스크 패턴을 세로방향으로 길게 형성할 필요가 있다.
도 11은 본 발명의 제 2 실시예에 따른 2-블록 레이저 마스크의 일부를 나타내는 예시도로써, 도 10에 도시된 제 1 실시예의 레이저 마스크와 마스크 패턴 형성 방향만을 제외하고는 동일한 구성으로 되어 있다.
즉, 도면에 도시된 바와 같이, 첫 번째 블록에는 2x2의 액티브영역(416A)을 1차 결정화하기 위한 제 1 마스크 패턴(즉, 다수의 제 1 투과영역(440A)과 제 1 차단영역(440B))이 형성되어 있으며, 두 번째 블록에는 상기 1차 결정화에 의해 결정화되지 않고 남아있는 영역을 2차 결정화하기 위해 제 2 마스크 패턴(즉, 다수의 제 2 투과영역(440A')과 제 2 차단영역(440B'))이 형성되어 있다.
이때, 상기 첫 번째 블록의 제 1 투과영역(440A)은 두 번째 블록의 제 2 차단영역(440B')과 대응하고 상기 첫 번째 블록의 제 1 차단영역(440B)은 두 번째 블록의 제 2 투과영역(440A')에 대응하며, 상기 제 1 실시예의 마스크 패턴과는 다르게 상기 차단영역(440A, 440A') 및 투과영역(440B, 440B') 모두 세로방향의 슬릿 형태로 이루어져 있다.
한편, 본 발명에 따라 결정화특성이 향상된 다결정 실리콘 박막을 이용하여 액정표시소자를 제작하는 방법을 설명하면 다음과 같다.
도 12는 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 제작한 액정표시소자를 예를 들어 나타내는 예시도이다.
이때, 화소부에 형성되는 박막 트랜지스터는 N 타입 또는 P 타입 모두 가능하며 구동회로부에는 N 타입 박막 트랜지스터와 P 타입 박막 트랜지스터가 모두 형성된 CMOS 구조로 형성하는 것이 일반적이나, 도면에는 설명의 편의상 CMOS 구조를 예를 들어 나타내고 있다.
이하, 상기와 같이 구성되는 CMOS 액정표시소자의 제조방법을 설명하면 다음과 같다.
먼저, 유리와 같은 투명한 절연 물질로 이루어진 기판(510) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼층(buffer layer)(511)을 형성한다.
다음으로, 상기 버퍼층(511)이 형성된 기판(510) 위에 다결정 실리콘으로 이루어진 액티브층(524N, 524P)을 형성한다.
상기 액티브층(524N, 524P)은 기판(510) 전면에 비정질 실리콘 박막을 증착한 다음 본 발명의 주기성을 가진 패턴이 형성된 2-블록 레이저 마스크를 이용하여 액티브영역만 상기 주기성을 이용하여 2-샷으로 수평결정화 함으로써 샷 마크 없이 균일한 결정화특성을 가진 다결정 실리콘 박막을 형성하게 된다. 그후 포토리소그래피(photolithography)공정을 거쳐 상기 결정화된 다결정 실리콘 박막을 패터닝함으로써 NMOS와 PMOS 영역에 액티브(524N, 524P)패턴을 형성하게 된다.
이후, 액티브층(524N, 524P)이 형성된 기판(510) 전면에 게이트절연막(525A)을 증착한다.
다음으로, 상기 게이트절연막(525A)이 증착된 기판(5120)의 소정영역(즉, 액티브층(524N, 524P)의 채널영역) 위에 몰리브덴(Mo), 알루미늄(Al) 또는 알루미늄 합금 등으로 구성되는 게이트전극(550N, 550P)을 형성한다.
상기 게이트전극(550N, 550P)은 게이트절연막(525A)이 형성된 기판(5120) 전면에 게이트메탈을 증착한 후 포토리소그래피 공정을 이용하여 형성하게 된다.
다음으로, N 도핑공정과 P 도핑공정을 순차적으로 실시하여 각각 N 타입 박막트랜지스터(즉, 액티브층(524N)의 소정영역(소오스/드레인영역(522N, 523N))에 n+ 불순물 이온이 주입하여 형성된 N 타입 박막 트랜지스터) 및 P 타입 박막 트랜지스터(즉, 액티브층(524P)의 소정영역(소오스/드레인영역(522P, 523P))에 p+ 불순물 이온이 주입하여 형성된 P 타입 박막 트랜지스터)를 형성한다.
다음으로, 상기 기판(510) 전면에 층간절연막(525B)을 증착한 후 포토리소그래피공정을 이용하여 소오스/드레인영역(522N,522P, 523N,523P)의 일부를 노출시키는 콘택홀(미도시)을 형성한다.
이후, 상기 콘택홀을 통해 소오스/드레인영역(522N,522P, 523N,523P)과 전기적으로 접속하는 소오스/드레인전극(551N,551P, 552N,552P)을 형성하면 도시된 바와 같이 CMOS 액정표시소자가 완성되게 된다.
한편, 상기 실시예에서는 본 발명에 의해 결정화된 실리콘 박막을 이용하여 액정표시소자 및 액정표시패널을 제작하는 방법에 대해서 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 유기EL 등의 소자에도 적용할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 레이저 결정화방법은 일정한 패턴을 가진 2-블록 마스크를 이용하고 이러한 패턴의 반복성을 고려하여 액티브영역만을 선택적으로 결정화함으로써 X-오버랩 및 Y-오버랩, 즉 샷 마크가 제거되어 결정화특성이 향상된 다결정 실리콘 박막을 얻을 수 있게 한다.
또한, 상기와 같이 결정화특성이 향상된 다결정 실리콘 박막을 이용하여 액정표시소자를 제작하는 경우에는 액티브층의 결정화특성의 향상으로 소자의 특성 및 신뢰성이 향상되는 효과를 얻을 수 있다.
또한, 액티브영역만을 선택적으로 결정화함으로써 결정화공정에 사용되는 시간을 줄일 수 있게 되어 액정표시소자의 제조 수율을 향상시키는 효과를 제공한다.
도 1은 조사되는 레이저 에너지 밀도에 대한 결정화된 실리콘 박막의 그레인 크기를 나타내는 그래프.
도 2 내지 도 4는 도 1에 도시된 그래프에서, 레이저 에너지 밀도에 따른 실리콘 결정화 메커니즘을 나타내는 단면도.
도 5a 내지 도 5c는 수평결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도.
도 6은 본 발명의 액정표시패널을 개략적으로 나타내는 평면도.
도 7은 도 6에 도시된 액정표시패널의 어레이 기판에서, 화상표시영역의 일부를 개략적으로 나타내는 예시도.
도 8a 및 도 8b는 본 발명에 따른 2-샷을 이용한 순차적 수평결정화에 사용되는 레이저 마스크를 예를 들어 나타내는 예시도.
도 9a 및 도 9b는 도 8a 및 도 8b에 도시된 마스크를 차례대로 적용하여 실리콘 박막을 결정화하는 과정을 나타내는 예시도.
도 10은 본 발명의 제 1 실시예에 따른 2-블록 레이저 마스크의 일부를 나타내는 예시도.
도 11은 본 발명의 제 2 실시예에 따른 2-블록 레이저 마스크의 일부를 나타내는 예시도.
도 12는 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 제작한 액정표시소자를 예를 들어 나타내는 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
215 : 화상표시영역 216 : 단위화소
216A,316A,416A : 액티브영역 216B : 화소영역
240A,340A,440A : 제 1 투과영역 240A',340A',440A' : 제 2 투과영역
240B,340B,440B : 제 1 차단영역 240B',340B',440B' : 제 2 차단영역

Claims (21)

  1. 두 개의 블록으로 구분되며, 상기 하나의 블록에 형성된 제 1 마스크패턴과 다른 하나의 블록에 형성된 제 2 마스크패턴이 역으로 대응하여 2-샷에 의해 소정영역 전체를 결정화시키는 레이저 마스크.
  2. 제 1 항에 있어서, 상기 제 1 마스크패턴은 다수의 제 1 투과영역과 상기 제 1 투과영역을 제외한 다수의 제 1 차단영역으로 구성되며, 상기 제 2 마스크패턴은 상기 제 1 투과영역에 대응하는 다수의 제 2 차단영역과 상기 제 1 차단영역에 대응하는 다수의 제 2 투과영역으로 구성되는 것을 특징으로 하는 레이저 마스크.
  3. 제 2 항에 있어서, 상기 제 1 투과영역과 제 2 차단영역은 서로 동일한 형태를 가지며, 상기 제 1 차단영역과 제 2 투과영역은 서로 동일한 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  4. 제 2 항에 있어서, 상기 투과영역과 차단영역은 가로방향의 긴 슬릿 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  5. 제 2 항에 있어서, 상기 투과영역과 차단영역은 세로방향의 긴 슬릿 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  6. 제 1 항에 있어서, 상기 소정영역은 액티브패턴이 형성되는 단위화소의 액티브영역인 것을 특징으로 하는 레이저 마스크.
  7. 제 6 항에 있어서, 상기 액티브영역 내에 레이저빔의 오버랩에 의한 샷 마크를 없애기 위해 상기 마스크의 블록간의 경계는 액티브영역의 외부에 위치하는 것을 특징으로 하는 레이저 마스크.
  8. NxM개의 액티브영역이 정의되어 있는 어레이 기판을 제공하는 단계;
    상기 기판 위에 두 개의 블록으로 구분되며, 상기 하나의 블록에 형성된 제 1 마스크패턴과 다른 하나의 블록에 형성된 제 2 마스크패턴이 역으로 대응하여 2-샷에 의해 상기 액티브영역을 결정화시키는 레이저 마스크를 위치시키는 단계; 및
    레이저빔을 2-샷으로 조사하여 상기 액티브영역의 실리콘 박막을 결정화하는 단계를 포함하는 레이저 결정화방법.
  9. 제 8 항에 있어서, 상기 레이저 마스크의 첫 번째 블록에는 제 1 마스크패턴이 N'xM'개 형성되어 있고 두 번째 블록에는 제 2 마스크패턴이 N'xM'개 형성되어 2-샷에 의해 N'xM'개의 액티브영역을 결정화시키는 것을 특징으로 하는 레이저 결정화방법.
  10. 제 9 항에 있어서, 상기 레이저 마스크에 형성된 N'xM'개의 마스크패턴은 대응하는 액티브영역의 NxM개보다 작거나 같도록 구성하는 것을 특징으로 하는 레이저 결정화방법.
  11. 제 8 항에 있어서, 상기 제 1 마스크패턴은 다수의 제 1 투과영역과 상기 제 1 투과영역을 제외한 다수의 제 1 차단영역으로 구성되며, 상기 제 2 마스크패턴은 상기 제 1 투과영역에 대응하는 다수의 제 2 차단영역과 상기 제 1 차단영역에 대응하는 다수의 제 2 투과영역으로 구성되는 것을 특징으로 하는 레이저 결정화방법.
  12. 제 11 항에 있어서, 상기 제 1 투과영역과 제 2 차단영역은 서로 동일한 형태를 가지며, 상기 제 1 차단영역과 제 2 투과영역은 서로 동일한 형태를 가지는 것을 특징으로 하는 레이저 결정화방법.
  13. 제 11 항에 있어서, 상기 투과영역과 차단영역은 가로방향의 긴 슬릿 형태를 가지는 것을 특징으로 하는 레이저 결정화방법.
  14. 제 11 항에 있어서, 상기 투과영역과 차단영역은 세로방향의 긴 슬릿 형태를 가지는 것을 특징으로 하는 레이저 결정화방법.
  15. 제 8 항에 있어서, 상기 액티브영역 내에 레이저빔의 오버랩에 의한 샷 마크를 없애기 위해 상기 마스크의 블록간의 경계는 액티브영역의 외부에 위치하는 것을 특징으로 하는 레이저 결정화방법.
  16. 제 8 항에 있어서, 상기 실리콘 박막을 결정화하는 단계는
    상기 레이저 마스크의 패턴을 통해 상기 실리콘 박막의 액티브영역에 1차 레이저를 조사하는 단계 및 상기 레이저 마스크 또는 기판이 로딩된 스테이지를 X축 방향으로 스테핑한 후 상기 레이저 마스크를 이용하여 2차 레이저를 조사하는 단계로 이루어져 상기 액티브영역의 실리콘 박막을 2-샷으로 결정화하는 단계; 및
    전체 NxM개의 액티브영역이 결정화되도록 상기 2-샷 결정화를 반복하여 결정화를 완료하는 단계를 포함하는 레이저 결정화방법.
  17. 제 16 항에 있어서, 상기 X축 방향으로의 스테핑은 상기 각 블록의 X축 방향으로의 한 변의 길이에 해당하는 거리만큼 이동하는 것을 특징으로 하는 레이저 결정화방법.
  18. 제 16 항에 있어서, 상기 전체 NxM개의 액티브영역이 결정화되도록 상기 각 블록의 Y축 방향으로의 한 변의 길이에 해당하는 거리만큼 이동하는 Y축 방향으로 스테핑하는 단계를 추가로 포함하는 것을 특징으로 하는 레이저 결정화방법.
  19. 제 8 항에 있어서, 상기 조사되는 레이저는 완전 용융 영역의 에너지 밀도를 가지는 것을 특징으로 하는 레이저 결정화방법.
  20. 제 8 항에 있어서, 상기 결정화는 순차적 수평결정화인 것을 특징으로 하는 레이저 결정화방법.
  21. 제 8 항에 있어서, 상기 레이저 결정화방법으로 결정화된 다결정 실리콘 액티브패턴, 상기 액티브패턴 위에 게이트절연막을 개재하여 형성된 게이트전극, 상기 게이트전극 위에 콘택홀을 포함하여 형성된 층간절연막 및 상기 콘택홀을 통해 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함하는 액정표시소자.
KR1020040025900A 2004-04-14 2004-04-14 레이저 마스크 및 이를 이용한 결정화방법 KR100662782B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040025900A KR100662782B1 (ko) 2004-04-14 2004-04-14 레이저 마스크 및 이를 이용한 결정화방법
US11/103,632 US7364821B2 (en) 2004-04-14 2005-04-12 Laser mask and method of crystallization using the same
CNB2005100672902A CN100507714C (zh) 2004-04-14 2005-04-14 激光掩模以及使用该激光掩模的结晶方法和显示器制造方法
US12/076,120 US7790341B2 (en) 2004-04-14 2008-03-13 Laser mask and method of crystallization using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025900A KR100662782B1 (ko) 2004-04-14 2004-04-14 레이저 마스크 및 이를 이용한 결정화방법

Publications (2)

Publication Number Publication Date
KR20050100805A true KR20050100805A (ko) 2005-10-20
KR100662782B1 KR100662782B1 (ko) 2007-01-02

Family

ID=35096790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025900A KR100662782B1 (ko) 2004-04-14 2004-04-14 레이저 마스크 및 이를 이용한 결정화방법

Country Status (3)

Country Link
US (2) US7364821B2 (ko)
KR (1) KR100662782B1 (ko)
CN (1) CN100507714C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
DE202008000723U1 (de) * 2008-01-17 2009-05-28 Leister Process Technologies Laseranordnung mit elektronischem Maskierungssystem
WO2009122931A1 (ja) * 2008-04-03 2009-10-08 国立大学法人九州工業大学 皮下血流測定を利用した個人認証方法及び個人認証装置
US20100129617A1 (en) * 2008-11-21 2010-05-27 Corrigan Thomas R Laser ablation tooling via sparse patterned masks
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
KR20120008345A (ko) * 2010-07-16 2012-01-30 삼성모바일디스플레이주식회사 레이저 조사 장치
KR101914477B1 (ko) 2012-09-28 2018-11-05 코오롱인더스트리 주식회사 폴리에스테르 적층필름
CN105870265A (zh) 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
CN111148596B (zh) * 2017-10-04 2022-09-16 极光先进雷射株式会社 激光加工方法以及激光加工系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945805B2 (ja) 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US6660576B2 (en) 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR20050068207A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 ２-블록 레이저 마스크 및 이를 이용한 결정화방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
US8076187B2 (en) 2005-12-28 2011-12-13 Samsung Mobile Display Co., Ltd. Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same

Also Published As

Publication number Publication date
US20050233511A1 (en) 2005-10-20
CN100507714C (zh) 2009-07-01
US20080166668A1 (en) 2008-07-10
US7790341B2 (en) 2010-09-07
KR100662782B1 (ko) 2007-01-02
US7364821B2 (en) 2008-04-29
CN1683995A (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
US7790341B2 (en) Laser mask and method of crystallization using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US7759051B2 (en) Laser mask and method of crystallization using the same
US8470696B2 (en) Laser mask and crystallization method using the same
US7635640B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US7553715B2 (en) Crystallization method and apparatus thereof
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
KR100966431B1 (ko) 결정화 특성이 향상된 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 14