JPH03292721A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03292721A JPH03292721A JP9573190A JP9573190A JPH03292721A JP H03292721 A JPH03292721 A JP H03292721A JP 9573190 A JP9573190 A JP 9573190A JP 9573190 A JP9573190 A JP 9573190A JP H03292721 A JPH03292721 A JP H03292721A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- energy beam
- substrate
- crystal silicon
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000035515 penetration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するもので特にＳ○
Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
型半導体装置の製造方法に関する。
Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
型半導体装置の製造方法に関する。
従来の技術
従来のＳＯＩ型半導体装置の製造方法として絶縁物上の
非単結晶シリコン膜にレーザや電子線等のエネルギー線
を照射して再結晶化し 再結晶化したシリコン膜にＭＯ
Ｓトランジスタ等の素子を形成する方法があっμ 第４
図は従来の半導体装置の製造方法を示す工程図である。
非単結晶シリコン膜にレーザや電子線等のエネルギー線
を照射して再結晶化し 再結晶化したシリコン膜にＭＯ
Ｓトランジスタ等の素子を形成する方法があっμ 第４
図は従来の半導体装置の製造方法を示す工程図である。
第４図（ａ）は切断部Ｅにおける工程断面医 第４図（
ｂ）は工程表面図である。大面積のＬＳＩ用ＳＯＩ基板
を形成する場合、絶縁膜２上に形成された非単結晶シリ
コン膜３を有する基板１をステージ４に設置し ある一
定の軸方向（Ｃ）にそって基板の端から端までエネルギ
ー線６を走査して再結晶化を行（（その後エネルギー線
６の位置を前記軸方向（ｃ）に垂直な方向に少しずらし
て基板の端から端までエネルギー線を走査するという作
業の繰り返しにより大面積の再結晶化を行ってい九発明
か解決しようとする課題 しかしなから前記のような構成では エネルギー線６が
通過する線上に例えばフォトマスク用のアライメントマ
ークがある場合、エネルギー線の照射によりアライメン
トマークが変形し 後の工程でフォトマスクのアライメ
ントができなくなる場合があった またＳＯＩ素子と基
板に形成した素子との混載デバイスを形成する場合、エ
ネルギー線が通過する線上に基板に形成した素子、ある
いは基板に素子を形成する予定の部分がある場合、基板
に形成した素子や形成予定部分がエネルギー線により損
傷を受ける場合−があっ九 また フォトマスクアライ
メントマークの位置や基板に形成する素子の位置をエネ
ルギー線の走査線上から除外するにはＳＯＩ素子の位置
が限定されてしまいレイアウト設計の面で大きな制約を
受けると云う問題点を有していた また 基板からのシード無しで、再結晶化を行った場合
、再結晶化したシリコン膜の結晶面方位が制御できない
という問題点を有してい九本発明はかかる点に鑑べ 非
単結晶シリコン膜へ エネルギー線による再結晶化にあ
たり、エネルギー線の走査範囲に関係なく、基板上の所
望の部分を、エネルギー線より保護でき、また再結晶化
シリコン膜の結晶面方位力丈 シード無しで制御できる
半導体装置の製造方法を提供することを目的とすム 課題を解決するための手段 本発明は エネルギー線により絶縁物上の非単結晶シリ
コン膜を再結晶化するにあたり、一部にエネルギー線不
透過部分を有するエネルギー線マスク上からエネルギー
線を非単結晶シリコン膜に照射することを特徴とする半
導体装置の製造方法である。また 本発明は非単結晶シ
リコン膜として、配向性の多い多結晶シリコン膜を用い
も作用 本発明は前記した構成により、エネルギー線マスクを用
いることにより基板上の所望の部分をエネルギー線によ
る損傷から保護することができもまた一非単結晶シリコ
ン膜として強い面方位配向性を有する多結晶シリコン膜
を用いることにより、エネルギー線マスクにより覆われ
た所望の位置の多結晶シリコン膜を種として再結晶化し
再結晶化シリコン膜の面方位が制御することができも実
施例 （実施例１） 第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程図であム 第１図（ａ）は切断部Ａに
おける工程断面阻 第１図（ｂ）は切断部Ｂにおける工
程断面図および第１図（ｃ）は工程表面図である。
ｂ）は工程表面図である。大面積のＬＳＩ用ＳＯＩ基板
を形成する場合、絶縁膜２上に形成された非単結晶シリ
コン膜３を有する基板１をステージ４に設置し ある一
定の軸方向（Ｃ）にそって基板の端から端までエネルギ
ー線６を走査して再結晶化を行（（その後エネルギー線
６の位置を前記軸方向（ｃ）に垂直な方向に少しずらし
て基板の端から端までエネルギー線を走査するという作
業の繰り返しにより大面積の再結晶化を行ってい九発明
か解決しようとする課題 しかしなから前記のような構成では エネルギー線６が
通過する線上に例えばフォトマスク用のアライメントマ
ークがある場合、エネルギー線の照射によりアライメン
トマークが変形し 後の工程でフォトマスクのアライメ
ントができなくなる場合があった またＳＯＩ素子と基
板に形成した素子との混載デバイスを形成する場合、エ
ネルギー線が通過する線上に基板に形成した素子、ある
いは基板に素子を形成する予定の部分がある場合、基板
に形成した素子や形成予定部分がエネルギー線により損
傷を受ける場合−があっ九 また フォトマスクアライ
メントマークの位置や基板に形成する素子の位置をエネ
ルギー線の走査線上から除外するにはＳＯＩ素子の位置
が限定されてしまいレイアウト設計の面で大きな制約を
受けると云う問題点を有していた また 基板からのシード無しで、再結晶化を行った場合
、再結晶化したシリコン膜の結晶面方位が制御できない
という問題点を有してい九本発明はかかる点に鑑べ 非
単結晶シリコン膜へ エネルギー線による再結晶化にあ
たり、エネルギー線の走査範囲に関係なく、基板上の所
望の部分を、エネルギー線より保護でき、また再結晶化
シリコン膜の結晶面方位力丈 シード無しで制御できる
半導体装置の製造方法を提供することを目的とすム 課題を解決するための手段 本発明は エネルギー線により絶縁物上の非単結晶シリ
コン膜を再結晶化するにあたり、一部にエネルギー線不
透過部分を有するエネルギー線マスク上からエネルギー
線を非単結晶シリコン膜に照射することを特徴とする半
導体装置の製造方法である。また 本発明は非単結晶シ
リコン膜として、配向性の多い多結晶シリコン膜を用い
も作用 本発明は前記した構成により、エネルギー線マスクを用
いることにより基板上の所望の部分をエネルギー線によ
る損傷から保護することができもまた一非単結晶シリコ
ン膜として強い面方位配向性を有する多結晶シリコン膜
を用いることにより、エネルギー線マスクにより覆われ
た所望の位置の多結晶シリコン膜を種として再結晶化し
再結晶化シリコン膜の面方位が制御することができも実
施例 （実施例１） 第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程図であム 第１図（ａ）は切断部Ａに
おける工程断面阻 第１図（ｂ）は切断部Ｂにおける工
程断面図および第１図（ｃ）は工程表面図である。
第１図において、基板ｌとしては例えばシリコン基板、
絶縁膜２として５ｉ０２膜を用いその上に非単結晶シリ
コン膜３を形成した状態で用いもなお非単結晶シリコン
膜３の一部にはフォトマスク用のアライメントマーク８
が形成しである。
絶縁膜２として５ｉ０２膜を用いその上に非単結晶シリ
コン膜３を形成した状態で用いもなお非単結晶シリコン
膜３の一部にはフォトマスク用のアライメントマーク８
が形成しである。
まず基板Ｉをステージ４上に真空吸着等で固定すム 次
に基板の上に一部にエネルギー線の不透過部分７を有す
るエネルギー線マスク５を基板１とわずかに隙間を設け
て固定すム なおエネルギー線マスク５を固定したとき
に（よ フォトマスク用のアライメントマーク８の上（
よ エネルギー線マスク５におけるエネルギー線不透過
部分７が配置されるようにあらかじ敦 エネルギー線マ
スク５上のエネルギー線不透過部分７を基板１上のフォ
トマスク用アライメントマーク８の位置に合わせて形成
しておく （第１図（ｂ）参照）。エネルギー線マスク
５の材料として、例えば石英ガラスに部分的にエネルギ
ー線不透過部分７の材料として例えばクロムをコートし
たものを用いも その後、エネルギー線マスク５上から
エネルギー線６、例えばレーザ光を基板１に照射しなが
ら走査を行う。エネルギー線の走査の方法としてはエネ
ルギー線６そのものを動かしてもよいし ステージ４の
移動により行ってもよい。エネルギー線６を基板１の端
から端まである一定方向Ｃに沿って走査した後、エネル
ギー線６の位置をエネルギー線６の走査方向に対して垂
直な方向に少しずらして再度エネルギー線６を基板１の
端から端まで走査するという作業を繰り返すことにより
基板ｌ上の非単結晶シリコン膜３全面を再結晶化する。
に基板の上に一部にエネルギー線の不透過部分７を有す
るエネルギー線マスク５を基板１とわずかに隙間を設け
て固定すム なおエネルギー線マスク５を固定したとき
に（よ フォトマスク用のアライメントマーク８の上（
よ エネルギー線マスク５におけるエネルギー線不透過
部分７が配置されるようにあらかじ敦 エネルギー線マ
スク５上のエネルギー線不透過部分７を基板１上のフォ
トマスク用アライメントマーク８の位置に合わせて形成
しておく （第１図（ｂ）参照）。エネルギー線マスク
５の材料として、例えば石英ガラスに部分的にエネルギ
ー線不透過部分７の材料として例えばクロムをコートし
たものを用いも その後、エネルギー線マスク５上から
エネルギー線６、例えばレーザ光を基板１に照射しなが
ら走査を行う。エネルギー線の走査の方法としてはエネ
ルギー線６そのものを動かしてもよいし ステージ４の
移動により行ってもよい。エネルギー線６を基板１の端
から端まである一定方向Ｃに沿って走査した後、エネル
ギー線６の位置をエネルギー線６の走査方向に対して垂
直な方向に少しずらして再度エネルギー線６を基板１の
端から端まで走査するという作業を繰り返すことにより
基板ｌ上の非単結晶シリコン膜３全面を再結晶化する。
以上のようにこの実施例によれは フォトマスク用のア
ライメントマーク８の上にはエネルギー線マスク５にお
けるエネルギー線不透過部分７が配置されているた数
アライメントマーク８の部分量外の非単結晶シリコン膜
３（よ エネルギー線６が照射され再結晶化される力曳
アライメントマーク８部分に（戴 エネルギー線６は
照射されず、アライメントマーク８は変形することがな
く、後の工程におけるフォトマスク合わせを支障なく行
うことができも なお本実施例ではフォトマスク用のアライメントマーク
８を保護したがＳ○■素子と基板に形成した素子との混
載デバイスを形成する場合に 基板に素子を形成する部
分を、エネルギー線が照射されないように エネルギー
線マスクにより保護してもよ（〜 この場合（友 基板
における素子を形成する部分が溶融して、損傷を受ける
ことを防止することができも （実施例２） 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程図であも 第２図（ａ）は切断部りに
おける工程断面医 第２図（ｂ）は工程表面図である。
ライメントマーク８の上にはエネルギー線マスク５にお
けるエネルギー線不透過部分７が配置されているた数
アライメントマーク８の部分量外の非単結晶シリコン膜
３（よ エネルギー線６が照射され再結晶化される力曳
アライメントマーク８部分に（戴 エネルギー線６は
照射されず、アライメントマーク８は変形することがな
く、後の工程におけるフォトマスク合わせを支障なく行
うことができも なお本実施例ではフォトマスク用のアライメントマーク
８を保護したがＳ○■素子と基板に形成した素子との混
載デバイスを形成する場合に 基板に素子を形成する部
分を、エネルギー線が照射されないように エネルギー
線マスクにより保護してもよ（〜 この場合（友 基板
における素子を形成する部分が溶融して、損傷を受ける
ことを防止することができも （実施例２） 第２図は本発明の第２の実施例における半導体装置の製
造方法を示す工程図であも 第２図（ａ）は切断部りに
おける工程断面医 第２図（ｂ）は工程表面図である。
第３図は切断部りにおける断面の部分拡大図である。
第２図において、第１の実施例と同様に基板１としては
例えばシリコン基板 絶縁膜２として例えば５ｉ０２膜
を用ｕ％ その上に非単結晶シリコン膜３を形成した
状態で用いも ただし 非単結晶シリコン膜３：よ 強
い面方位配向性を持つ多結晶シリコン膜を用いる。強い
面方位配向性を持つ多結晶シリコン膜の形成方法として
は 例えｉ′Ｌ減圧ＣＶＤ法を用いて６００°Ｃで堆積
して形成する。この場合、強い（１１０）配向を示す多
結晶シリコン膜が得られも まず基板ｌをステージ４上に真空吸着等で固定すも つ
ぎに基板１の上にストライプ状にエネルギー線不透過部
分７を有するエネルギー線マスク５を基板ｌと僅かに隙
間を設けて固定すも なおストライプ状のエネルギー線
不透過部分７の間隔は３０〜ｌ ＯＯＯｕｒｒｌ ス
トライプの幅は１〜１１００ｕ程度が適当であａ エネ
ルギー線マスク５の材料として４表 例えば第１の実施
例と同じでよい。その後、エネルギー線マスク５上から
エネルギー線６、例えばレーザ光を基板１に照射しなか
らストライプ方向に垂直に走査を行う。そして、第１の
実施例と同様に基板ｌ上の非単結晶シリコン膜３全体を
再結晶化する。
例えばシリコン基板 絶縁膜２として例えば５ｉ０２膜
を用ｕ％ その上に非単結晶シリコン膜３を形成した
状態で用いも ただし 非単結晶シリコン膜３：よ 強
い面方位配向性を持つ多結晶シリコン膜を用いる。強い
面方位配向性を持つ多結晶シリコン膜の形成方法として
は 例えｉ′Ｌ減圧ＣＶＤ法を用いて６００°Ｃで堆積
して形成する。この場合、強い（１１０）配向を示す多
結晶シリコン膜が得られも まず基板ｌをステージ４上に真空吸着等で固定すも つ
ぎに基板１の上にストライプ状にエネルギー線不透過部
分７を有するエネルギー線マスク５を基板ｌと僅かに隙
間を設けて固定すも なおストライプ状のエネルギー線
不透過部分７の間隔は３０〜ｌ ＯＯＯｕｒｒｌ ス
トライプの幅は１〜１１００ｕ程度が適当であａ エネ
ルギー線マスク５の材料として４表 例えば第１の実施
例と同じでよい。その後、エネルギー線マスク５上から
エネルギー線６、例えばレーザ光を基板１に照射しなか
らストライプ方向に垂直に走査を行う。そして、第１の
実施例と同様に基板ｌ上の非単結晶シリコン膜３全体を
再結晶化する。
以上のようにこの実施例によれは エネルギー線マスク
５においてストライプ状のエネルギー線不透過部分７の
下の非単結晶シリコン膜３はエネルギー線６は照射され
ないため溶融しなし−よって、他の部分の非単結晶シリ
コン膜３は溶融しなかった部分の非単結晶シリコン膜１
０を種として再結晶化する。そして、非単結晶シリコン
膜３はもともと強い面方位配向性（１１０）を有してい
るため再結晶化シリコン膜９の面方位は（１１０）に制
御される。
５においてストライプ状のエネルギー線不透過部分７の
下の非単結晶シリコン膜３はエネルギー線６は照射され
ないため溶融しなし−よって、他の部分の非単結晶シリ
コン膜３は溶融しなかった部分の非単結晶シリコン膜１
０を種として再結晶化する。そして、非単結晶シリコン
膜３はもともと強い面方位配向性（１１０）を有してい
るため再結晶化シリコン膜９の面方位は（１１０）に制
御される。
な耘 第２の実施例において、非単結晶シリコン膜３は
全面膜状とした力丈 あらかじめ再結晶化前に島状に埋
め込み分離しておいてもよｌ、Ｘｏ またこの場合、
エネルギー線マスク５のエネルギー線不透過部分７（主
ストライプ状である必要はなく、矩形等の形状でもよ
い。
全面膜状とした力丈 あらかじめ再結晶化前に島状に埋
め込み分離しておいてもよｌ、Ｘｏ またこの場合、
エネルギー線マスク５のエネルギー線不透過部分７（主
ストライプ状である必要はなく、矩形等の形状でもよ
い。
発明の詳細
な説明したように 本発明によれは 絶縁膜上の非単結
晶シリコン膜をエネルギー線を照射して再結晶化しＳＯ
Ｉを形成する場合、エネルギー線や基板本体には手を加
えず番ミ エネルギー線マスクのエネルギー線不透過
部分の形状や位置を変えることにより基板上の所望の位
置をエネルギー線の照射から保護することができる。ま
た強い配向性を持つ非単結晶シリコン膜を用いることに
より、エネルギー線マスクによってエネルギー線が遮ら
れて未溶融の非単結晶シリコン膜を種として再結晶化が
おこり面方位か制御されその実用的効果は太きい。
晶シリコン膜をエネルギー線を照射して再結晶化しＳＯ
Ｉを形成する場合、エネルギー線や基板本体には手を加
えず番ミ エネルギー線マスクのエネルギー線不透過
部分の形状や位置を変えることにより基板上の所望の位
置をエネルギー線の照射から保護することができる。ま
た強い配向性を持つ非単結晶シリコン膜を用いることに
より、エネルギー線マスクによってエネルギー線が遮ら
れて未溶融の非単結晶シリコン膜を種として再結晶化が
おこり面方位か制御されその実用的効果は太きい。
第１図は本発明の第１の実施例における半導体装置の製
造方法を示す工程図 第２図は本発明の第２の実施例に
おける半導体装置の製造方法を示す工程図 第３図は本
発明の第２の実施例における半導体装置の製造方法を示
す切断部りにおける断面の部分拡大図 第４図は従来の
エネルギー線により非単結晶シリコン膜を再結晶化して
ＳＯＩを形成する場合の工程図である。 １・・・基板 ２・・・絶縁Ａ ３・・・非単結晶シリ
コン罠 ４・・・ステージ、 ５・・・エネルギー線マ
ス久 ６・・・エネルギー線 ７・・・エネルギー線不
透過部分、８・・・フォトマスク用アライメントマー久
Ｃ・・・エネルギー線走査方倣 ９・・・再結晶化シ
リコン罠１０・・・非単結晶シリコン膜の未溶融部分。
造方法を示す工程図 第２図は本発明の第２の実施例に
おける半導体装置の製造方法を示す工程図 第３図は本
発明の第２の実施例における半導体装置の製造方法を示
す切断部りにおける断面の部分拡大図 第４図は従来の
エネルギー線により非単結晶シリコン膜を再結晶化して
ＳＯＩを形成する場合の工程図である。 １・・・基板 ２・・・絶縁Ａ ３・・・非単結晶シリ
コン罠 ４・・・ステージ、 ５・・・エネルギー線マ
ス久 ６・・・エネルギー線 ７・・・エネルギー線不
透過部分、８・・・フォトマスク用アライメントマー久
Ｃ・・・エネルギー線走査方倣 ９・・・再結晶化シ
リコン罠１０・・・非単結晶シリコン膜の未溶融部分。
Claims (2)
- （１）エネルギー線不透過部分を有するエネルギー線マ
スクの下に、少なくとも一部に絶縁物上に形成された非
単結晶シリコン膜を有する基板を置き、前記マスク上か
ら前記エネルギー線を照射し前記非単結晶シリコン膜を
溶融再結晶化することを特徴とする半導体装置の製造方
法。 - （２）請求項１記載の非単結晶シリコン膜として、配向
性の多い多結晶シリコン膜を用いることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9573190A JPH03292721A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9573190A JPH03292721A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03292721A true JPH03292721A (ja) | 1991-12-24 |
Family
ID=14145624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9573190A Pending JPH03292721A (ja) | 1990-04-10 | 1990-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03292721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009192A1 (en) * | 2000-07-24 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method |
| JP2004006849A (ja) * | 2000-07-24 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
-
1990
- 1990-04-10 JP JP9573190A patent/JPH03292721A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009192A1 (en) * | 2000-07-24 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method |
| JP2004006849A (ja) * | 2000-07-24 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
| US6906346B2 (en) | 2000-07-24 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424593B1 (ko) | 실리콘 결정화방법 | |
| KR100405080B1 (ko) | 실리콘 결정화방법. | |
| KR100276353B1 (ko) | 다결정 반도체박막의 제조방법 및 제조장치 | |
| KR20030038372A (ko) | 2ｎ 마스크 설계 및 순차 측방 결정화 방법 | |
| JP4140772B2 (ja) | シリコンの結晶化方法 | |
| JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| US6172380B1 (en) | Semiconductor material | |
| JP4405902B2 (ja) | レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法 | |
| GB2410125A (en) | Mask for four-shot sequential lateral solidification | |
| JPH04307727A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| KR100792323B1 (ko) | 박막 반도체장치 및 그 제조방법 | |
| KR100317623B1 (ko) | 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법 | |
| JPH03292721A (ja) | 半導体装置の製造方法 | |
| KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JPH10289876A (ja) | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 | |
| JPS60154549A (ja) | 半導体装置の製造方法 | |
| KR20030090338A (ko) | 실리콘의 결정화용 마스크 및 결정화 방법 | |
| JP3148295B2 (ja) | 薄膜多結晶シリコンの製造方法 | |
| JPS63292619A (ja) | レ−ザ−アニ−ル方法 | |
| US20100283059A1 (en) | Semiconductor device and method for manufacturing same | |
| KR100482163B1 (ko) | 마스크와 이를 이용한 실리콘 결정화방법 | |
| JPS6239068A (ja) | 半導体装置の製造方法 | |
| KR100544438B1 (ko) | 마스크와 이를 이용한 결정화방법 | |
| KR100544437B1 (ko) | 마스크와 이를 이용한 결정화방법 |