KR20070080238A - 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 - Google Patents

레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 Download PDF

Info

Publication number
KR20070080238A
KR20070080238A KR1020070012258A KR20070012258A KR20070080238A KR 20070080238 A KR20070080238 A KR 20070080238A KR 1020070012258 A KR1020070012258 A KR 1020070012258A KR 20070012258 A KR20070012258 A KR 20070012258A KR 20070080238 A KR20070080238 A KR 20070080238A
Authority
KR
South Korea
Prior art keywords
region
section
width
laser light
laser
Prior art date
Application number
KR1020070012258A
Other languages
English (en)
Other versions
KR101289055B1 (ko
Inventor
아츠시 타나카
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20070080238A publication Critical patent/KR20070080238A/ko
Application granted granted Critical
Publication of KR101289055B1 publication Critical patent/KR101289055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

레이저 어닐링 방법에 있어서: 비 단결정 반도체막의 밴드라이크 영역(bandlike area)이 연속파 레이저 광에 의해 주사 및 조사되어 이하의 밴드라이크 영역의 제 1 내지 제 3 섹션에 용융 영역을 형성한다. 여기에서, 상기 제 3 섹션은 밴드라이크 영역의 다른 부위보다 높은 결정성을 가질 필요가 있는 부위를 포함한다. 우선, 거의 균일한 폭을 가진 제 1 용융 영역이 제 1 섹션에 형성된다. 이어서, 최후로 용융되는 제 1 용융 영역의 적어도 일부가 고화된 후, 상기 제 1 용융 영역 보다도 작은 폭을 가진 고화된 부위의 적어도 서브 부위(subportion)가 재용융된다. 이어서, 단계적으로 또는 연속적으로 폭이 증가되는 제 2 용융 영역이 제 2 섹션에 형성된 후, 증가된 폭을 거의 균일하게 가진 제 3 용융 영역이 제 3 섹션에 형성된다.
레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막, 반도체 장치, 전기 광학 장치

Description

레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막, 반도체 장치, 및 전기 광학 장치{PROCESS AND SYSTEM FOR LASER ANNEALING AND LASER-ANNEALED SEMICONDUCTOR FILM}
도 1은 본 발명의 실시형태에 의한 레이저 어닐링 시스템 및 레이저 어닐링 방법을 설명하는 개략도이다.
도 2(A) ~ (D)는 본 발명의 실시형태에 의한 레이저 어닐링 방법의 대표적인 공정을 설명하는 도면이다.
도 3(A) ~ (D)는 레이저 광(X)의 조사 에너지 밀도의 분포가 비교적 좁은 경우에 있어서, 각 공정에서의 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 4(A) ~ (D)는 레이저 광의 조사 에너지 밀도의 분포가 비교적 넓을 경우에 있어서, 각 공정에서의 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 5(A)는 본 발명의 실시형태의 변형예에 있어서, 공정(A) 또는 (D)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이다.
도 5(B)는 본 발명의 실시형태의 변형예에 있어서, 공정(A) 또는 (D)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 6(A)는 본 발명의 실시형태의 변형예에 있어서, 하부 공정(B-1)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이다.
도 6(B)는 본 발명의 실시형태의 변형예에 있어서, 하부 공정(B-1)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 7(A)는 본 발명의 실시형태의 변형예에 있어서, 하부 공정(B-2)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이다.
도 7(B)는 본 발명의 실시형태의 변형예에 있어서, 하부 공정(B-2)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 8(A)는 본 발명의 실시형태의 변형예에 있어서, 공정(C)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이다.
도 8(B)는 본 발명의 실시형태의 변형예에 있어서, 공정(C)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 9(A) ~ (H)는 본 발명의 실시형태에 의한 반도체막, 반도체 장치, 및 액 티브 매트릭스 기판(active-matrix substrate)을 제조하는 방법의 각 공정에 있어서의 구조 단면도이다.
도 10은 본 발명의 실시형태에 의한 전기 광학 장치로서 유기 일렉트로루미네슨스 (EL) 장치의 확대 사시도이다.
본 발명은 비 단결정 반도체막에 레이저 광을 조사해서 비 단결정 반도체막의 결정성을 향상시키는 레이저 어닐링 방법 및 레이저 어닐링 시스템에 관한 것이다. 또한, 본 발명은 상기 레이저 어닐링 방법(laser annealing process) 또는 레이저 어닐링 시스템(laser annealing system)을 사용하여 제조된 반도체막에 관한 것이다. 또한, 본 발명은 상기 반도체막을 사용하는 반도체 장치 및 전기 광학 장치에 관한 것이다.
최근, 도트 바이 도트 구동(dot-by-dot driving)에 의해 화상이 표시되는 일렉트로루미네슨스(electroluminescence)(EL) 장치와 액정 (표시) 장치 등의 전기 광학 장치에 액티브-매트릭스 타입 구동 시스템이 널리 사용되고 있다. 액티브-매트릭스 타입 구동 시스템에 있어서는 매트릭스상으로 배열된 다수의 화소 전극을 각 화소 전극에 대응하여 배열된 박막 트랜지스터(TFT) 등의 스위칭 소자를 통해 구동한다.
TFT 활성층에는 비정질 또는 다결정의 반도체막(통상 실리콘막)이 널리 사용 되고 있다. TFT 소자의 특성을 향상시키기 위해 활성층을 구현하는 반도체막은 결정성이 높은 것이 바람직하고, 단결정인 것이 특히 바람직하다.
TFT의 제조에 있어서, 통상적으로 비정질 반도체막을 형성하고, 상기 막의 결정성을 향상시킴과 아울러 상기 반도체막을 다결정 반도체막으로 변형시키기 위해 비정질 반도체막의 레이저 어닐링을 수행한다. 레이저 어닐링에 있어서, 반도체막을 레이저 광으로 조사함으로써 상기 반도체막이 어닐링된다. 그러나, 비정질 반도체막의 전면을 균일하게 어닐링하는 종래의 레이저 어닐링 기술에 의하면, 결정성을 향상시키는데 한계가 있고, 비정질 반도체막을 단결정으로 변형시키기 어렵다.
일렉트로루미네슨스(EL) 장치, 액정 장치 등에 있어서, 다수의 TFT가 단일 기판상에 소정의 패턴으로 형성된다. 따라서, 제조 효율성의 관점에서, TFT 소자가 형성되는 영역의 결정성을 선택적으로 향상시키는 것이 바람직하고, TFT 소자가 형성되는 영역을 선택적으로 단결정으로 변형시키는 것이 특히 바람직하다. 그러나, TFT 소자가 형성된 영역에 입계(grain boundary)가 존재하면 TFT 소자의 특성이 저하된다. 따라서, 우수한 소자 특성과 소자 균일성을 얻기 위해서는 고결정화된 영역의 위치를 제어할 수 있는 것이 바람직하다.
일본 특허 공개 제2004-228160호 공보(이하, JPP 2004-228160로 언급함)에는 오목부를 가진 절연막을 형성하고, 이 절연막 상에 오목부의 깊이보다 두꺼운 비정질 반도체막을 성막한 기술이 개시되어 있다. 그 후, 열처리에 의해 비정질 반도체막을 다결정 반도체막으로 변형시키고, 이 다결정 반도체막에 레이저 어닐링을 수 행한다. 특히, JPP 2004-228160에는 오목부 내에 형성된 다결정 반도체 부위가 결정 성장의 핵으로서 작용하여, 오목부 및 그 근방 부근을 선택적으로 거의 완전히 단결정으로 변형시킬 수 있다는 것이 기재되어 있다.
또한, 일본 특허 공개 평08-139331호 공보(이하, JPP 08-139331로 언급함)에는 제 1 조사 에너지 밀도를 갖는 제 1 엑시머 레이저로 비정질 반도체막을 조사하여 결정핵 발생수를 제어한 후, 제 1 조사 에너지 밀도보다 큰 제 2 조사 에너지 밀도를 갖는 제 2 엑시머 레이저로 상기 비정질 반도체막을 더 조사하여 결정핵으로부터 결정 성장을 촉진시킴과 아울러 비정질 반도체막을 다결정 반도체막으로 변형시키는 기술이 개시되어 있다.
그러나, JPP 2004-228160에 개시된 기술은 오목부를 갖는 절연막을 형성하기 위한 복잡한 조작 공정을 포함하기 때문에, 제조 비용 및 제조 효율의 관점으로부터 바람직하지 못하다. 한편, JPP 08-139331에 개시된 기술은 큰 사이즈의 결정을 성장시킬 수 있다. 그러나, 이 기술에 의하면, 비정질 반도체막의 전면을 균일하게 처리하기 때문에 큰 결정이 성장하는 위치를 제어할 수 없다.
본 발명은 상기 사정을 감안하여 이루어진 것이다.
본 발명의 제 1 목적은 복잡한 공정을 거치지 않고 비 단결정 반도체막의 소정 영역의 결정성을 선택적으로 향상시킬 수 있고, 상기 소정 영역을 거의 단결정으로 변형시킬 수 있는 레이저 어닐링 방법 및 레이저 어닐링 시스템을 제공하는 것이다.
또한, 본 발명의 제 2 목적은 상기 레이저 어닐링 방법 또는 레이저 어닐링 시스템을 사용하여 제조되고, 높은 결정성을 가짐과 아울러 TFT 등의 활성층으로서 사용하기에 적합한 반도체막을 제공하는 것이다.
또한, 본 발명의 제 3 목적은 상기 반도체막을 사용하는 반도체 장치 및 전기 광학 장치를 제공하는 것이다.
상기 제 1 목적을 달성하기 위해 본 발명의 제 1 실시형태가 제공된다. 본 발명의 제 1 실시형태에 의하면, 비 단결정 반도체막을 연속파 레이저 광으로 주사 및 조사함으로써 비 단결정 반도체막의 레이저 어닐링을 수행하여 레이저 어닐링된 영역 부위의 결정성이 레이저 어닐링된 영역의 다른 부위의 결정성보다 높게 되는 방식으로 비 단결정 반도체막의 레이저 어닐링 영역의 결정성을 향상시키는 레이저 어닐링 방법이 제공된다. 이 레이저 어닐링 방법은 (a) 비 단결정 반도체막의 밴드라이크 영역(bandlike area)의 제 1 섹션을 연속파 레이저 광으로 주사 및 조사하여 밴드라이크 영역의 제 1 섹션에 거의 균일한 폭을 갖는 제 1 용융 영역을 형성하는 공정으로서, 상기 밴드라이크 영역은 그 영역의 다른 부위 보다 높은 결정성을 가질 필요가 있는 소정 영역을 포함하고, 상기 제 1 섹션은 상기 소정 영역으로부터 이격되어 있는 제 1 용융 영역 형성 공정; (b) 상기 공정(a)의 종료시에 용융된 제 1 용융 영역의 적어도 일부를 고화(solidifying)시키는 공정; (c) 상기 제 1 용융 영역의 적어도 일부의 서브 부위(subportion)가 거의 균일한 상기 제 1 용융 영역의 폭보다 작은 폭을 가지는 조건으로 상기 공정(b)에서 고화된 제 1 용융 영 역의 적어도 일부의 서브 부위를 재용융시키는 공정; (d) 공정(c)의 조작 이후 연이어서, 상기 밴드라이크 영역의 제 2 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 2 용융 영역의 폭이 상기 제 1 섹션과 상기 제 2 섹션간의 경계에서 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 단계적으로 또는 연속적으로 증가한다는 조건으로 밴드라이크 영역의 제 2 섹션에 제 2 용융 영역을 형성하는 공정으로서, 상기 제 2 섹션이 제 1 섹션과 상기 소정 부위 사이에 위치됨과 아울러 제 1 섹션과 접촉하는 제 2 용융 영역 형성 공정; (e) 공정(d)의 조작 이후 연이어서, 상기 밴드라이크 영역의 제 3 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 3 용융 영역의 폭이 상기 제 2 섹션과 상기 제 3 섹션간의 경계에서 상기 제 2 용융 영역의 폭과 거의 동일하다는 조건으로 밴드라이크 영역의 제 3 섹션에 제 3 용융 영역을 형성하는 공정으로서, 상기 제 3 섹션이 상기 제 2 섹션과 접촉함과 아울러 상기 소정 부위를 포함하는 제 3 용융 영역 형성 공정을 포함한다.
또한, 상기 제 1 목적을 달성하기 위해 본 발명의 제 2 실시형태가 제공된다. 본 발명의 제 2 실시형태에 의하면, 비 단결정 반도체막을 연속파 레이저 광으로 주사 및 조사함으로써 비 단결정 반도체막의 레이저 어닐링을 수행하여 레이저 어닐링된 영역 일부의 결정성이 상기 레이저 어닐링된 영역의 다른 부분의 결정성 보다 높게 되는 방식으로 비 단결정 반도체막의 레이저 어닐링된 영역의 결정성을 향상시키는 레이저 어닐링 시스템이 제공된다. 이 레이저 어닐링 시스템은 각 모멘트에서 비 단결정 반도체막의 영역을 연속파 레이저 광으로 조사하는 레이저 광 조사 수단; 연속파 레이저 광 및 비 단결정 반도체막 중 적어도 하나를 이동시켜 비 단결정 반도체막을 연속파 레이저 광으로 주사하는 주사 수단; 및 레이저 광 조사 수단 및 주사 수단을 제어하여 레이저 어닐링 시스템이 본 발명의 제 1 실시형태에 의한 레이저 어닐링 방법에 있어서의 공정(a) ~ (e)을 수행하게 하는 제어 수단을 포함한다.
본 발명의 제 1 및 제 2 실시형태에 의하면, 밴드라이크 영역의 제 2 및 제 3 섹션의 결정성을 밴드라이크 영역의 제 1 섹션의 결정성 보다 높게할 수 있다.
비 단결정 반도체막의 하나 이상의 밴드라이크 영역 각각에 있어서 상기 공정(a) ~ (e)에서의 일련의 공정을 수행할 수 있고, 비 단결정 반도체막의 전체 또는 일부를 주사할 수 있다.
본 발명의 제 1 및 제 2 실시형태에 있어서의 비 단결정 반도체막은 비정질막 또는 다결정막일 수 있다. 결정성을 향상시키는 일련의 공정이 비정질막의 일부에서 수행되면 상기 비정질막의 일부는 다결정 또는 거의 단결정으로 변형된다. 결정성을 향상시키는 일련의 공정이 다결성막의 일부에서 수행되면 다결정막 일부의 평균 입자 크기가 증가되거나, 또는 상기 다결정막 일부가 거의 단결정으로 변형된다.
본 명세서에 있어서, "거의 균일한 폭"이라는 표현은 폭의 변화가 폭 기준값의 ±20% 이내인 것을 의미한다. 또한, "단계적" 감소와 "단계적" 증가 각각은 하나 이상의 공정 변화에 의해 구현될 수 있다.
바람직하게는, 본 발명의 제 1 실시형태에 의한 레이저 어닐링 방법과 본 발명의 제 2 실시형태에 의한 레이저 어닐링 시스템은 이하의 추가적인 특징 (i)~(vi)의 하나 또는 가능한 모든 조합을 가질 수도 있다.
(i) 제 2 용융 영역의 폭은 제 1 섹션과 제 2 섹션간의 경계에서 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 연속적으로 증가된다.
(ⅱ) 제 2 용융 영역의 폭은 공정(d)에서 연속파 레이저 광의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 단계적으로 또는 연속적으로 증가된다.
(ⅲ) 연속파 레이저 광은 복수의 레이저 광원으로부터 출력된 복수의 레이저빔에 의해 구현되고, 공정(d)에서 복수의 레이저빔 중 하나 이상의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 제 2 용융 영역의 폭을 단계적으로 또는 연속적으로 증가시킨다.
(ⅳ) 연속파 레이저 광은 하나 이상의 반도체 레이저로부터 출사된다.
(ⅴ) 공정(b)은 제 2 섹션을 주사하는 각 모멘트에서 조건 t < L/2V를 만족하는 조건으로 수행되고, L은 상기 모멘트에서 연속파 레이저 광으로 조사된 비 단결정 반도체막 영역의 주사 방향에 있어서의 치수이고, V는 연속파 레이저 광과 비 단결정 반도체막 사이의 상대속도이며, t는 공정(b)이 수행되는 시간이다.
(ⅵ) 공정(b)은 100나노세컨드 보다 긴 지속시간 동안 수행된다.
또한, 상기 제 2 목적을 달성하기 위해, 본 발명의 제 3 실시형태가 제공된다. 본 발명의 제 3 실시형태에 의하면, 본 발명의 제 1 실시형태에 의한 레이저 어닐링 방법을 사용함으로써 제조된 반도체막이 제공된다.
또한, 상기 제 3 목적을 달성하기 위해, 본 발명의 제 4 실시형태가 제공된 다. 본 발명의 제 4 실시형태에 의하면, 상기 밴드라이크 영역의 소정 부위에 활성 영역이 형성된 본 발명의 제 3 실시형태에 의한 반도체막을 활성층으로서 포함하는 반도체 장치가 제공된다.
또한, 상기 제 3 목적을 달성하기 위해, 본 발명의 제 5 실시형태가 제공된다. 본 발명의 제 5 실시형태에 의하면, 본 발명의 제 4 실시형태에 의한 반도체 장치를 포함하는 전기 광학 장치가 제공된다. 본 발명의 제 5 실시형태에 의한 전기 광학 장치는 예컨대, 일렉트로루미네슨스(EL) 장치, 액정 장치, 전기 영동 표시 장치, 및 하나 이상의 EL 장치, 액정 장치, 전기 영동 표시 장치를 포함하는 시트 컴퓨터(sheet computer) 등을 포함한다.
이하, 본 발명의 장점을 설명한다.
본 발명의 제 1 실시형태에 의한 레이저 어닐링 방법 또는 본 발명의 제 2 실시형태에 의한 레이저 어닐링 시스템에 있어서, 밴드라이크 영역에 있어서의 용융 영역의 폭이 일단 좁아진 후, 결정성이 증가될 소정 영역(즉, 상기 밴드라이크 영역의 소정 부위)에 주사가 도달하기 전에 넓어지고, 결정성이 증가될 소정 영역의 레이저 어닐링이 수행되어 상기 소정 영역을 포함하는 밴드라이크 영역의 섹션 내에 있어서의 용융 영역의 폭이 확대된 폭으로 거의 균일하게 유지된다. 상기 용융 영역의 폭을 좁히는 것은 이전 공정에서 용융된 영역의 적어도 일부를 고화시킴으로써 구현된다.
따라서, 본 발명에 의하면, 결정 입자의 복수의 밴드가 연속파 레이저 광에 의해 주사되는 동안의 주사 방향에 수직인 방향으로 성장하는 경우에도 성장하는 결정은 도태되고, 결정핵의 생성은 결정성이 증가되는 소정 영역에 주사가 도달하기 이전에 억제된다. 따라서, 결정성이 증가되는 소정 영역 내의 결정핵의 수가 억제됨으로써 대형 결정 입자를 성장시킬 수 있다. 또한, 본 발명에 의하면, 결정성이 증가되는 소정 영역의 결정성을 선택적으로 증가시킬 수 있고, 또한, 소정 영역을 거의 단결정으로 만들 수 있다. 또한, 결정성이 증가되는 소정 영역의 결정성을 안정적으로 증가시킬 수 있기 때문에 소정 영역의 결정성은 균일하게 증가될 수 있다.
또한, 용융 영역의 고화 및 용융 영역의 폭 변경은 연속파 레이저 광에 의해 주사되는 동안 예를 들면, 연속파 레이저 광의 조사 에너지를 변경함으로써 용이하게 구현될 수 있다. 따라서, 본 발명에 의하면, 결정성이 증가되는 소정 영역의 결정성을 비 단결정 반도체막을 주사하는 동안 간단한 공정에 의해 선택적으로 증가시킬 수 있다. 즉, 제조 공정이 간단하게 된다.
또한, 본 발명에 의한 레이저 어닐링 기술에 있어서, 높은 결정성을 가짐과 아울러 TFT 내에서 활성층으로 사용하기에 적합한 반도체(실리콘)막을 높은 처리량과 저렴한 비용으로 제조할 수 있다. 따라서, 본 발명에 의한 반도체막을 사용하면, 소자 특성(예컨대, 캐리어 이동성)과 소자 균일성이 우수한 반도체 장치(TFT 등)를 높은 처리량과 저렴한 비용으로 제조할 수 있다.
이하, 본 발명의 바람직한 실시형태를 도면을 참조하여 상세히 설명한다. 이하의 설명의 예로서 취해진 경우에 있어서, 일릭트로루미네슨스 (EL) 장치 또는 액정 장치 등의 액티브 매트릭스 타입 전기 광학 장치용 액티브 매트릭스 기판이 제 조된다. 액티브 매트릭스 기판에 있어서, 예컨대, 다수의 박막 트랜지스터(TFT)가 매트릭스상으로 배열된 다수의 화소 전극과 일치하는 소정 패턴으로 배열된다. 각 화소마다 하나 이상의 TFT가 배열된다. 구동 회로 등이 형성되는 회로 영역이 화상 표시 등을 위해 화소 전극이 형성되는 화소 영역 주위에 배치될 경우에는 TFT도 회로 영역 내에 형성될 수 있다.
[레이저 어닐링 시스템]
우선, 본 발명의 실시형태에 의한 레이저 어닐링 시스템을 이하에서 설명한다.
본 발명에 의한 레이저 어닐링 시스템은 비 단결정 반도체막의 어닐링된 영역의 결정성을 향상시키기 위해 비 단결정 반도체막 영역의 레이저 어닐링을 수행한다. 특히, 레이저 어닐링 시스템은 레이저 광으로 비 단결정 반도체막 영역을 주사함으로써 상기 레이저 광으로 비 단결정 반도체막 영역을 조사하여 상기 영역을 어닐링한다. 본 발명에서 사용된 레이저 광은 연속파 레이저 광이며, 펄스화된 레이저 광은 본 발명에서 사용되지 않는다. 이 후, 레이저 광은 연속파 레이저 광을 의미한다.
어닐링되는 비 단결정 반도체막은 비정질 반도체막 또는 다결정 반도체막일 수 있다. 비 단결정 반도체막의 구성은 특별히 한정되지 않고, 예컨대, 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물 등이 될 수 있다. 이하에 설명될 예에 있어서, 비 단결정 반도체막은 비정질 실리콘(a-Si)막이고, 본 실시형태에 의한 레이저 어닐링 시스템은 a-Si막의 레이저 어닐링을 수행하여 a-Si막의 결정성을 향상시킨 다. 레이저 어닐링된 a-Si막은 TFT의 활성층으로 사용된다.
도 1은 본 실시형태에 의한 레이저 어닐링 방법 및 레이저 어닐링 시스템(100)을 설명하는 개략도이다. 도 1은 레이저 어닐링 방법이 수행되는 a-Si막(20)의 사시도, 레이저 어닐링되는 a-Si막(20) 영역의 부분 확대도, 및 레이저 어닐링 시스템(100)의 구조를 나타내는 개략도를 포함한다. 도 1에 있어서, TFT가 형성될 [a-Si막(20)의] 소자 형성 영역을 참조 부호(ATFT)로 나타낸다.
레이저 어닐링 시스템(100)은 스테이지(stage)(110), 단일 레이저 헤드(120), 레이저 헤드 이동 장치(130), 및 제어기(140)를 포함한다. a-Si막(20)은 스테이지(110) 상에 위치된다. 레이저 헤드(120)는 상기 레이저 광 조사 수단을 구현하고, a-Si막(20) 영역에 조사되는 레이저 광(X)은 레이저 헤드(120)로부터 출사된다. 레이저 광(X)은 a-Si막(20) 상에 대략 직사각형 점을 형성한다. 레이저 헤드 이동 장치(130)는 상기 주사 수단을 구현하고, 레이저 헤드(120)를 a-Si막(20)에 대해 x 및 y 방향으로 기계적으로 이동시켜서 a-Si막(20)을 레이저 광(X)으로 주사하며, 여기에서 x 및 y 방향은 서로 직각을 이루고, a-Si막(20)의 표면에 평행하다. 제어기(140)는 상기 제어 수단을 구현하고, 전체 레이저 어닐링 시스템을 제어한다.
본 실시형태에 있어서, x 방향은 주(main) 주사 방향이고, y 방향은 부(sub) 주사 방향이다. 즉, x 방향의 라인을 따라 주사 조작이 완료될 때마다 a-Si막(20)에 대한 레이저 헤드(120)의 위치가 y 방향으로 시프트되고, x 방향으로의 다음 주 사 조작이 시프트된 위치에서 라인을 따라 수행된다.
레이저 헤드(120)는 레이저 오실레이터(121) 및 레이저 가이딩 광학 시스템(laser-guiding optical system)(122)을 포함한다. 레이저 오실레이터(121)는 레이저 광(X)을 출사하고, 레이저 가이딩 광학 시스템(122)은 레이저 광(X)을 가이드한다. 바람직하게는, 레이저 오실레이터(121)는 반도체 레이저 등이며, 레이저 가이딩 광학 시스템(122)은 하나 이상의 렌즈, 하나 이상의 미러(mirror), 및 [레이저 광(X)의 균일한 에너지 분포를 구현하는] 호모지나이저(homogenizer) 등의 하나 이상 타입의 광학 부품으로 구성된다. 레이저 가이딩 광학 시스템(122)은 필요한 경우에만 제공된다. 레이저 오실레이터(121) 및 레이저 가이딩 광학 시스템(122) 중 하나 이상의 부위는 레이저 헤드(120)의 외측에 배열될 수 있다. 또한, 레이저 오실레이터(121)는 복수의 레이저 오실레이터로 구성될 수 있다. 이 경우에 있어서, a-Si막(20)은 각각의 레이저 오실레이터로부터 개별적으로 출사된 복수의 레이저 빔이나 상기 레이저 오실레이터로부터 출사된 복수의 레이저 빔을 광학적으로 조합함으로써 생성된 레이저 빔으로 조사될 수 있다.
레이저 헤드 이동 장치(130)는 주사를 위해 레이저 헤드(120)를 기계적으로 이동시키지만, 대안으로, 갈바노 미러(galvano mirror) 등의 광학 수단을 사용함으로써 레이저 광(X)의 주사를 구현할 수 있다. 또한, 대안으로, 스테이지(110)는 가동성 스테이지에 의해 구현될 수 있다. 이 경우에 있어서, a-Si막(20)과 레이저 광(X) 사이의 상대이동은 레이저 헤드(120)의 이동 대신에 스테이지(110)의 이동 또는 레이저 헤드(120)의 이동과 스테이지(110) 이동의 조합에 의해 구현될 수 있 다.
[레이저 어닐링 방법]
이어서, 본 발명의 실시형태에 의한 레이저 어닐링 방법을 이하에서 설명한다.
소자 특성(캐리어 이동성 등)의 관점으로부터, 레이저 어닐링된 실리콘막의 결정성은 높은 것이 바람직하고, 특히, 레이저 어닐링 후의 실리콘막은 거의 단결정인 것인 바람직하다. 또한, EL 장치와 액정 장치에 있어서, 기판 상에 소정 패턴으로 다수의 TFT를 형성할 필요가 있다. 따라서, 제조 효율과 소자 특성에 있어서의 균일성의 관점으로부터, 소자 형성 영역(ATFT)의 결정성을 선택적으로 향상시키는 것이 바람직하고, 소자 형성 영역(ATFT)을 단결정으로 선택적으로 변형시키는 것이 특히 바람직하다.
본 발명의 실시형태에 의하면, 어닐링되는 영역이 균일하게 처리되지 않는다. 그 대신에, 용융 영역의 일부가 고화되어 상기 용융 영역의 폭이 변경됨으로써 소자 형성 영역(ATFT)을 포함하는 조사된 영역의 소정 섹션(A3)(도 1에 도시됨)의 결정성이 상기 조사된 영역의 다른 영역보다 높아지게 된다.
도 2(A) ~ (D)는 본 발명의 실시형태에 의한 레이저 어닐링 방법에 있어서의 전형적인 공정을 나타내는 도면이다. 특히, 도 2(A) ~ (D)는 소자 형성 영역(ATFT)의 결정성이 밴드라이크 영역의 다른 영역의 결정성보다 선택적으로 높아지도록 밴 드라이크 영역을 레이저 어닐링하기 위해 소자 형성 영역(ATFT)을 포함하는 밴드라이크 영역의 주사 동안 수행되는 일련의 공정에 있어서의 전형적인 공정을 나타낸다. 또한, 도 3(A) ~(D)는 레이저 광(X)의 조사 에너지 밀도의 분포가 비교적 좁은 경우에 있어서, 각 공정에서의 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다. 도 3(A) ~ (D)의 각각에 있어서, 가로좌표는 y 방향(즉, 이하에서 폭 방향으로 언급될 수 있는 용융 영역의 폭 방향)에서의 위치를 나타낸다.
밴드라이크 영역을 레이저 어닐링하기 위해 도 1에 도시된 레이저 어닐링 시스템을 사용함으로써 소자 형성 영역(ATFT)을 포함하는 밴드라이크 영역의 주사 동안에 수행되는 일련의 공정을 도 2(A) ~ (D)와 도 3(A) ~ (D)를 참조하여 이하에서 설명한다.
도 2(A)에 도시된 공정(A)에 있어서, 밴드라이크 영역의 상기 소정의 섹션(A3)으로부터 이격된 a-Si막(20)의 밴드라이크 영역의 제 1 섹션(A1)의 레이저 어닐링이 레이저 광(X)으로 제 1 섹션(A1)을 주사하는 동안 용융 영역의 폭이 거의 균일하게 유지되는 방식으로 수행된다. 용융 영역의 폭은 레이저 광(X)의 조사 에너지 밀도의 분포에 의해 결정되기 때문에 레이저 헤드(120)로부터 출사된 레이저 광(X)의 조사 에너지 밀도는 밴드라이크 영역의 제 1 섹션(A1)의 레이저 어닐링 동안에 거의 균일하게 유지된다.
레이저 광(X)의 조사 에너지 밀도 및 a-Si막(20)의 밴드라이크 영역의 제 1 섹션(A1)의 레이저 어닐링 동안에 용융 영역 상의 막 온도의 분포는 도 3(A)에 도시되어 있다. 도 3(A)에 도시된 바와 같이, 막 온도는 폭 방향에 있어서 용융 영역의 중앙에서 최대가 되고, 중앙으로부터의 이격거리 만큼 감소되어 막 온도가 용융 온도보다 높은 폭(W1) 내의 영역만이 용융된다. 즉, a-Si막(20)의 밴드라이크 영역의 제 1 섹션(A1)을 레이저 어닐링하는 동안의 용융 영역의 폭은 W1이다. 또한, 제 1 섹션(A1)을 레이저 어닐링하는 동안의 단위 시간당 (3A에 도시된 분포의) 전체 조사 에너지를 E1으로 가정한다.
도 1 및 도 2(A)에 도시된 바와 같이, 공정(A)에 있어서, 용융 영역의 결정성을 레이저 어닐링에 의해 증가시켜 용융 영역 내의 비정질 실리콘(a-Si)을 다결정 실리콘(poly-Si)으로 변형시킨다. 또한, 결정 입자 크기가 매우 작은 마이크로결정 실리콘(μc-Si)이 poly-Si가 생성되는 영역 외측에 생성될 때도 있다. μc-Si가 생성되는 영역은 어닐링 조건 등에 따라 상이하다. 예컨대, μc-Si는 조사되어 용융되지 않는 비용융 영역 내에 그리고, 비용융 영역의 바로 외측에 위치하는 비조사 영역 내에 생성될 수 있다.
이어서, 공정(B)에 있어서의 조작이 수행된다. 공정(B)은 하부 공정(B-1) 및 (B-2)를 포함한다. 하부 공정(B-1)에 있어서, 밴드라이크 영역의 제 1 섹션(A1)의 종료시 용융 영역의 적어도 일부[즉, 공정(A)에서 최후에 용융된 제 1 섹션(A1)의 적어도 일부]가 고화된다. 그 후, 하부 공정(B-2)에 있어서, 상기 종료시 용융 영역의 고화된 부위의 적어도 서브 부위가 공정(A)에서 용융된 영역의 폭 보다도 재용융된 서브 부위의 폭을 더 작게 하는 방식으로 재용융된다.
하부 공정(B-1)에 있어서, 고화된 부위는 poly-Si으로 변형된다. 하부 공정(B-2)에 있어서, 고화된 부위의 적어도 서브 부위가 재용융되어 상기 고화된 부위의 적어도 일부가 용융 상태가 된다. 하부 공정(B-1)에 있어서의 조작은 E1으로부터 E2까지의 [레이저 헤드(120)로부터 출력된] 단위 시간당 전체 조사 에너지를 낮춤으로써 구현될 수 있다. 바람직하게는, 단위 시간당 전체 조사 에너지의 값(E2)이 0이거나 0에 가까운 작은 값이 좋다. 하부 공정(B-1)에서 용융된 영역의 폭(W2)은 0이거나 0에 가까운 작은 값이다. 하부 공정(B-1)에 있어서, 레이저 헤드(120)로부터의 출력 파워는 단계적으로 또는 연속적으로 감소될 수 있다. 그러나, 공정(A)에서 결정화된 부위와 하부 공정(B-2)에서 재용융된 서브 부위를 오버랩(overlap)시킬 필요가 있기 때문에 하부 공정(B-1)에서 레이저 헤드(120)로부터의 출력 파워를 싱글 공정 변경에 의해 낮추는 것이 바람직하다.
하부 공정(B-2)에 있어서의 조작은 E2로부터 E3까지의 (여기에서, E3 < E1) [레이저 헤드(120)로부터 출력된] 단위 시간당 전체 조사 에너지를 약간 증가시킴으로써 구현될 수 있다. 따라서, 하부 공정(B-2)에서의 용융 영역의 폭(W3)은 관계식 W2 < W3 < W1을 만족시킨다.
하부 공정(B-1) 와 (B-2)에 있어서, 주사를 정지시키는 일 없이 레이저 헤드(120)로부터 출사된 레이저 광의 연속 주사를 지속할 수 있다.
레이저 헤드(120)는 주 주사 방향으로 소정의 폭을 가지므로, 하부 공정(A)에서 레이저 헤드(120)로부터 출사된 레이저 광에 의해 마지막으로 가공되는 제 1 섹션(A1) 부위와 하부 공정(B-2)에서 레이저 헤드(120)로부터 출사된 레이저 광에 의해 가공되는 서브 부위가 부분적으로 오버랩됨으로써 공정(A)에서 마지막으로 용융되는 영역의 적어도 일부를 고화시키는 것이 가능하다.
도 1에 있어서, 종료시 용융 영역의 고화된 부위[즉, 공정(A)에서 마지막으로 용융되어 하부 공정(B-1)에서 고화되는 제 1 섹션(A1) 부위]의 (주 주사 방향으로의) 넓이는 참조 부호(Ac)로 나타내고, 종료시 용융 영역의 고화 부위의 재용융된 서브 부위[즉, 공정(A)에서 마지막으로 용융되고, 하부 공정(B-1)에서 고화되며, 하부 공정(B-2)에서 재용융되는 제 1 섹션(A1) 부위]의 (주 주사 방향으로의) 넓이는 참조 부호(As)로 나타낸다.
시간 효율성의 관점에서, 주사를 정지시키는 일 없이 하부 공정(B-1) 및 (B-2)에서 레이저 헤드(120)에 의한 주사를 연속적으로 수행하는 것이 바람직하다. 그러나, 하부 공정(B-1)에서는 실질적으로 어닐링 (조사)이 수행되지 않기 때문에 하부 공정(B-1)에서 레이저 헤드(120)에 의한 주사를 일시적으로 정지시켜도 좋다.
하부 공정(B-1) 및 (B-2)에 있어서 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예가 도 3(B)와 도 3(C)에 각각 도시된다. 도 3(B)의 예에 있어서, 레이저 헤드(120)로부터의 출력은 하부 공정(B-1)에서 소멸되고[즉, 조사 에너지(E2)는 0이고, 용융 영역의 폭(W2)은 0임], 공정(A)에서 주사에 의해 최후로 용융된 제 1 섹션(A1) 부위의 전체 폭이 하부 공정(B-1)에 있어서의 도 1에 도시된 넓이(Ac)로 완전히 고화된다. 그 후, 하부 공정(B-2)에 있어서, 고화된 부위의 서브 부위가 공정(A)에서의 조사 에너지 밀도(E1) 이하인 조사 에너지 밀도(E3)로 재용융된다.
하부 공정(B-2)에서의 용융 영역의 폭은 공정(A)에서의 용융 영역의 폭 보다 작기 때문에 공정(B)의 종료시에 성장 결정을 제거함과 아울러 결정핵 수를 억제시킬 수 있다.
이어서, 도 2(C)에 도시된 공정(C)에 있어서, 공정(B)의 종료시에 용융 영역의 폭이 용융 영역의 폭(W3)으로부터 연속적으로 증가하는 방식으로 [제 1 섹션(A1)과 제 3 섹션(A3) 사이에 위치하는] a-Si막(20)의 밴드라이크 영역의 제 2 섹션(A2)의 레이저 어닐링이 수행된다. 도 3(D)에 도시된 바와 같이, 용융 영역의 폭을 연속적으로 증가시키는 것은 레이저 헤드(120)로부터 출사된 레이저 광(X)의 조사 에너지 밀도를 연속적으로 증가시킴으로써 구현된다. 공정(C)에 있어서, 단위 시간당 전체 조사 에너지가 E3으로부터 E4로 연속적으로 증가되어 용융 영역의 폭이 W3으로부터 W4로 연속적으로 증가된다.
이어서, 도 2(D)에 도시된 공정(D)에 있어서, 제 3 섹션(A3) 내의 용융 영역의 폭이 증가된 폭(W4)으로 거의 균일하게 유지되는 방식으로 a-Si막(20)의 밴드라이크 영역의 제 3 섹션(A3)의 레이저 어닐링이 수행된다. 실제로, 레이저 헤드(120)로부터 출사된 레이저 광(X)의 조사 에너지 밀도는 a-Si막(20)의 밴드라이크 영역의 제 3 섹션이 레이저 어닐링되는 동안 거의 균일하게 유지된다. a-Si막(20)의 밴드라이크 영역의 제 3 섹션이 레이저 광(X)에 의해 조사될 경우, 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포는 도 3(A)에 도시된 바와 같다. 제 1 및 제 3 섹션(A1, A3)은 동일한 어닐링 조건(즉, E1 = E4이고, W1 = W4)하에서 또는 상이한 어닐링 조건하에서 레이저 어닐링되어도 좋다. 그러 나, 제 1 및 제 3 섹션(A1, A3)은 도 3(A)와 3(B)에서 가정한 바와 같이, 동일한 조건 하에서 레이저 어닐링되는 것이 바람직하다.
도 1에 도시된 바와 같이, 제어기(140)는 주사 제어기(141)와 출력 제어기(142)를 포함한다. 주사 제어기(141)는 레이저 헤드 이동 장치(130)를 제어하고, 출력 제어기(142)는 레이저 헤드(120)로부터의 출력 파워를 제어한다. 레이저 헤드(120)의 이동과 레이저 헤드(120)로부터의 출력 파워를 주사 제어기(141) 및 출력 제어기(142)로 제어함으로써 상기 공정(A) ~ (D)에서의 조작이 수행된다.
공정(B)에서 결정 성장이 제거됨과 아울러 결정핵의 생성이 억제되기 때문에 (용융 영역의 폭이 연속적으로 증가되는) 공정(C)과 [용융 영역의 폭이 공정(C)에서 증가된 폭으로 유지되는] 공정(D)에서 결정핵 수가 억제됨으로써 큰 사이즈의 결정을 성장시킬 수 있다. 따라서, 본 실시형태에 의하면, 어닐링된 밴드라이크 영역의 제 2 및 제 3 섹션(A2, A3)의 결정성을 어닐링된 밴드라이크 영역의 제 1 섹션(A1)의 결정성 보다 높게 할 수 있다.
또한, 본 실시형태에 의하면, 제 3 섹션(A3)의 결정성(증가되어야 하는 결정성)을 선택적으로 증가시킬 수 있고, 상기 제 3 섹션(A3)을 거의 단결정으로 만들 수 있다. 도 1과 도 2(D)는 단결정 실리콘(c-Si)이 어닐링된 밴드라이크 영역의 제 2 및 제 3 섹션(A2, A3) 상으로 연장되는 예를 도시한다.
공정(B)의 종료시에 용융 영역의 폭(W3)이 더 작아지면 생성되는 결정핵의 수가 더욱 효과적으로 억제되어, 높은 결정성의 제 3 섹션(A3)을 얻을 수 있다. 공정(B)의 종료시에 생성된 결정핵의 수를 1개로 감소시킬 수 있는 경우에 제 3 섹 션(A3)을 거의 단결정으로 안정적으로 만들 수 있다. 공정(D)에서도, 때로는 μc-Si가 공정(A)에서와 마찬가지로 (조사되어 용융되지 않은) 비용융 영역 내에 생성될 수 있다. 따라서, "제 3 섹션(A3)을 거의 단결정으로 만든다"는 표현은 상기 비용융 영역을 제외한 제 3 섹션(A3) 부위를 단결정으로 만든다는 것을 의미한다.
공정(A) ~ (D)에 있어서의 공정을 수행하여 어닐링된 밴드라이크 영역의 제 3 섹션(A3) 내에 생성된 상기 단결정 부위가 소자 형성 영역(ATFT)을 커버하면, 높은 결정성의 소자 형성 영역(ATFT)을 안정적으로 얻을 수 있고, 소자 형성 영역(ATFT)을 안정적으로 단결정으로 만들 수 있다.
공정(D)에 있어서 레이저 광(X)에 의한 주사가 일정 시간동안 계속되면, 공정(B)에서 성장된 결정을 도태시킴에 따른 결정성의 향상 효과가 저하되어 공정(D)의 공정이 자연적으로 공정(A)으로 변경된다. 따라서, 다음 소자 형성 영역(ATFT)의 결정성을 선택적으로 향상시킬 수 있고, 공정(B 및 C)의 조작을 수행함과 아울러 다음 소자 형성 영역(ATFT)에 주사가 도달하기 전에 공정(D)의 공정을 개시함으로써 다음 소자 형성 영역(ATFT)을 단결정으로 만들 수 있다. 따라서, 다수의 소자 형성 영역(ATFT)의 결정성을 선택적으로 향상시킬 수 있고, 공정(A) ~ (D)에 있어서의 공정을 반복적으로 수행함으로써 다수의 소자 형성 영역(ATFT)을 단결정으로 선택적으로 만들 수 있다.
공정(B)에 있어서 각 모멘트에서 조건 t<L/2V을 만족하는 조건으로 공정(B) 에서의 공정이 수행되는 것이 바람직하며, 여기에서 L은 도 1과 도 2(A)에 도시된 바와 같이, 모멘트에서 레이저 광(X)으로 조사된 a-Si막(20) 영역의 주 주사 방향에 있어서의 치수이고, V는 도 1, 도 2(A) ~ (D)에 도시된 바와 같이, 레이저 광(X)과 a-Si막(20) 사이의 상대속도이며, t는 종료시 용융 영역[즉, 공정(A)에서 마지막으로 용융된 밴드라이크 영역의 제 1 섹션(A1) 영역]의 적어도 일부를 고화시키기 위한 하부 공정(B-1)에서의 조작이 수행되는 시간이다. 즉, 상기 조건을 만족하도록 제어기(140)가 공정(B)에서의 조작을 제어하는 것이 바람직하다. 또한, t>100나노세컨드(nsec) 즉, t>100(nsec)의 조건을 만족시키도록 제어기(140)는 공정(B)에서의 조작을 제어하는 것이 바람직하다.
상기 조건 t<L/2V을 만족할 경우, 제 1 섹션(A1)의 종료시 용융 영역[즉, 공정(A)에서 마지막으로 용융된 밴드라이크 영역의 제 1 섹션(A1) 영역]의 적어도 일부를 고화시키기 위한 공정을 포함하는 공정(B)에서의 조작이 안정적으로 수행됨으로써 공정(B)의 종료시에 생성된 결정핵의 수를 충분히 작은 수(바람직하게는 하나)로 안정적으로 감소시킬 수 있고, 공정(D)에서의 결정성 향상 효과가 안정적으로 달성될 수 있다.
만약 하부 공정(B-1)에서 L/2V 이상의 시간이 경과되면, 공정(A)에서 결정화된 영역을 하부 공정(B-2)에서 재용융된 영역과 안정적으로 오버랩시키기 어려워서 공정(B)에서 결정핵의 수를 바라는 바 대로 제어할 수 없을 수도 있다.
(수십 나노세컨드의 펄스폭을 가진) 펄스파 레이저 광을 사용하여 레이저 어닐링이 수행될 경우에 각 용융 부위의 고화는 조사가 정지된 후 100nsec 이내에 완 료된다고 종래부터 알려져 있다. 그러나, 본 발명에 의하면, 연속파 레이저 광이 사용된다. 따라서, 펄스파 레이저 광을 사용하여 레이저 어닐링을 수행하는 경우 보다도 연속파 레이저 광을 사용하여 레이저 어닐링을 수행할 경우에 각각의 용융 부위를 고화시키는데에 더 많은 시간이 소요된다고 생각된다. 따라서, 하부 공정(B-1)에서의 조작이 수행되는 시간(t)은 100nsec 이상인 것이 바람직하다.
조사 에너지 밀도의 분포는 레이저 헤드(120)의 구조에 따라 다르다. 도 3(A) ~ (D)에 도시된 예에 있어서, 조사 에너지 밀도의 분포는 비교적 날카로운 피크를 가진다. 대안으로, 넓은 조사 에너지 밀도의 분포를 구현하는 레이저 광을 사용할 수 있다. 도 4(A) ~ (D)는 레이저 광의 조사 에너지 밀도의 분포가 비교적 넓을 경우에 있어서, 각 공정에서 레이저 광(X)의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 도시한다. 넓은 조사 에너지 밀도의 분포를 가진 레이저 광이 사용될 경우에도 소자 형성 영역(ATFT)의 결정성을 선택적으로 향상시킬 수 있고, 공정(A) ~ (D)에서의 조작을 수행함으로써 소자 형성 영역(ATFT)을 거의 단결정으로 만들 수 있다.
상기한 바와 같이, 용융 영역의 폭이 공정(C)에서 연속적으로 증가되지만, 대안으로, 용융 영역의 폭이 공정(C)에서 단계적으로 증가될 수 있다. 이 경우에 있어서, 용융 영역의 폭은 하나 이상의 공정 변화에 의해 증가될 수 있다. 레이저 헤드(120)로부터의 출력 파워를 단계적으로 변경함으로써 용융 영역의 폭을 단계적으로 변경할 수 있다.
그러나, 용융 영역의 폭이 연속적으로 변경되면 공정(D)에서 결정성을 향상시키는 공정을 더욱 용이하게 제어할 수 있고, 공정(D)에서의 결정성의 향상 효과를 더욱 안정적으로 달성할 수 있다. 따라서, 용융 영역의 폭이 공정(C)에서 연속적으로 변화되는 것이 바람직하다.
제 1 및 제 2 섹션(A1, A2)에 있어서의 용융 영역의 폭(W1, W2, W3, W4)과 제 1 및 제 2 섹션(A1, A2)의 (주 주사 방향에 있어서의) 길이는 공정(D)에서 결정성 향상 효과를 달성하도록 설정되고, 제 1 및 제 2 섹션(A1, A2)의 (주 주사 방향에 있어서의) 길이와 그 내부의 용융 영역의 폭에 다른 제한은 없다. 예를 들어, 각각의 소자 형성 영역(ATFT)이 대략 10㎛×10㎛의 치수를 가지는 예시적인 경우에 있어서, 종료시 용융 영역의 고화된 부위[즉, 공정(A)에서 용융되고, 하부 공정(B-1)에서 고화된 제 1 섹션(A1) 부위]의 (주 주사 방향에 있어서의) 넓이(Ac)는 1에서 수㎛이고, 고화된 부위의 재용융 서브 부위[즉, 공정(A)에서 용융되고, 하부 공정(B-1)에서 고화되며, 하부 공정(B-2)에서 재용융되는 제 1 섹션(A1)의 서브 부위]의 (주 주사 방향에 있어서의) 넓이(As)는 결정핵의 크기(대략 1㎛ 이하)에 대응하며, 공정(B)의 종료시에 재용융된 서브 부위의 폭(W3)은 결정핵의 크기(대략 1㎛ 이하)에 대응하고, 밴드라이크 영역의 제 2 섹션(A2)의 (주 주사 방향으로의) 길이는 수㎛이다.
이하, 본 실시형태의 장점을 개괄한다.
(1) 상기한 바와 같이, 본 실시형태에 의하면, 용융 영역의 적어도 일부를 고화시키는 공정을 포함하는 상기 공정을 수행함으로써 용융 영역의 폭이 일단 좁아진 후, 결정성이 증가되는 소정 영역(즉, 상기 밴드라이크 영역의 소정 부위)에 주사가 도달되기 전에 넓혀진다. 그 후, [밴드라이크 영역의 제 3 섹션(A3)에 포함되는] 상기 소정 영역이 레이저 어닐링됨으로써 제 3 섹션(A3)에서의 용융 영역은 넓혀진 폭을 가진다. 따라서, 본 실시형태에 의하면, 결정성이 증가되는 소정 영역에 주사가 도달되기 이전에 결정 성장이 제거됨과 아울러 결정핵의 생성이 억제됨으로써, 상기 소정 영역에서 결정핵의 수가 억제되어 큰 사이즈의 결정을 성장시킬 수 있다.
(2) 본 실시형태에 의하면, 상기 소정 영역의 결정성을 선택적으로 증가시킬 수 있고, 상기 소정 영역을 거의 단결정으로 만들 수 있다. 또한, 본 실시형태에 의하면, 상기 소정 영역의 결정성이 안정적으로 증가될 수 있다. 따라서, 상기 소정 영역의 결정성이 거의 균일하게 증가될 수 있다.
(3) 본 실시형태에 의하면, 고화에 의해 결정 성장이 일단 정지된 후, 결정 성장이 요구되는 서브 부위만이 재용융된다. 따라서, (고화되기 전에 결정 성장이 발생하는) 제 1 섹션(A1)과 (재용융 후 결정 성장이 발생하는) 제 2 섹션(A2)이 만족스럽게 분리될 수 있고, 제 1 및 제 2 섹션(A1, A2) 사이에서 일어나는 릴렉싱 스트레인(relaxing strain) 효과가 달성될 수 있다고 간주할 수 있다.
(4) 본 발명의 실시형태에 의하면, 레이저 광(X)으로 주사하는 동안에 레이저 헤드(120)로부터의 출력 파워를 변경하여 레이저 광(X)의 조사 에너지 밀도를 변경함으로써 용융 영역의 적어도 일부가 고화되어 용융 영역의 폭이 변경된다. 따 라서, 간단한 공정인 a-Si막(20)의 단일 레이저 어닐링(주사) 공정만을 수행함으로써 소정 영역(결정성이 향상되는 영역)의 결정성을 선택적으로 향상시킬 수 있다. 즉, 제조 공정이 간단해진다.
(5) 본 발명의 실시형태에 의한 레이저 어닐링 기술에 있어서, 높은 결정성을 가짐과 아울러 TFT 내의 활성층으로 사용하기에 적합한 반도체(실리콘)막을 높은 처리량과 저렴한 비용으로 제조할 수 있다.
[실시형태의 변형예]
상기 실시형태에 있어서, 레이저 헤드(120)로부터의 출력 파워를 변경함으로써 공정(C)의 조작이 수행된다. 대안으로, 출력 파워를 변경하는 일 없이 각 모멘트에서 레이저 광(X)에 의해 조사된 a-Si막(20) 영역을 변경함으로써 공정(C)의 조작에 있어서의 용융 영역의 폭을 변경할 수 있고, 가변 슬릿, 개구 등을 레이저 헤드(120) 내에 배치하여 사용함으로써 각 모멘트에서 레이저 광(X)에 의해 조사된 a-Si막(20) 영역을 변경할 수 있다. 또 다른 대안으로, 레이저 헤드(120)로부터의 출력 파워의 변경과 각 모멘트에서 레이저 광(X)에 의해 조사된 a-Si막(20) 영역의 변경을 조합함으로써 공정(C)의 조작에 있어서 용융 영역의 폭을 변경할 수 있다.
상기 실시형태에 있어서, 레이저 어닐링 시스템(100)은 레이저 광 조사 수단으로서 단일 레이저 헤드(120)를 포함한다. 대안으로, 레이저 어닐링 시스템(100)에서의 레이저 광 조사 수단을 복수의 레이저 헤드에 의해 구현할 수 있다. 레이저 어닐링 시스템(100)이 복수의 레이저 헤드를 포함하면, 레이저 어닐링 시스템(100)을 제어함으로써 레이저 어닐링 시스템(100)이 단일 레이저 헤드(120)를 포함하는 경우와 마찬가지 방식으로 복수의 레이저 헤드 각각이 조작될 수 있다. 이 경우에 있어서, 상기 실시형태와 마찬가지의 장점을 얻을 수 있다. 대안으로, 도 5(A), 6(A), 7(A), 및 8(A)에 도시된 바와 같이, 복수의 레이저 헤드의 일부만의 출력 파워를 변경함으로써 공정(C)의 조작에 있어서의 용융 영역의 폭을 변경할 수도 있다.
도 5(A)는 본 발명의 다양한 실시형태에 있어서, 공정(A) 또는 (D)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이고, 도 5(B)는 본 발명의 다양한 실시형태에 있어서, 공정(A) 또는 (D)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다. 도 6(A)는 본 발명의 다양한 실시형태에 있어서, 하부 공정(B-1)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이고, 도 6(B)는 본 발명의 다양한 실시형태에 있어서, 하부 공정(B-1)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다. 도 7(A)는 본 발명의 다양한 실시형태에 있어서, 하부 공정(B-2)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이고, 도 7(B)는 본 발명의 다양한 실시형태에 있어서, 하부 공정(B-2)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다. 도 8(A)는 본 발명의 다양한 실시형태에 있어서, 공정(C)에서의 복수의 레이저 헤드의 배열과 상기 복수의 레이저 헤드의 조작 상태를 나타내는 도면이고, 도 8(B)는 본 발명의 다양한 실시형태에 있어서, 공정(C)에서의 레이저 광의 조사 에너지 밀도와 용융 영역 상의 막 온도의 분포의 예를 나타내는 그래프이다.
도 5(A), 6(A), 7(A), 및 도 8(A)에 도시된 예에 있어서, 3개의 레이저 헤드(120A, 120B, 120C)가 y 방향(주 주사 방향과 수직)으로 라인을 따라 배열되어 있다. 예를 들면, 모든 레이저 헤드(120A, 120B, 120C)가 도 5(A)에 도시된 바와 같이, 공정(A)와 공정(D)에서 점등되고, 모든 레이저 헤드(120A, 120B, 120C)가 도 6(A)에 도시된 바와 같이, 하부 공정(B-1)에서 고화를 위해 소등되며, 배열 중앙에 있는 레이저 헤드(120B)만이 재용융을 위해 하부 공정(B-2)에서 점등되고, (용융 영역의 폭이 단계적으로 또는 연속적으로 증가되는) 공정(C)에서 레이저 헤드(120B)의 출력 파워를 유지하면서 [레이저 헤드(120B)의 양측에 위치된] 레이저 헤드(120A, 120C)의 출력 파워만이 단계적으로 또는 연속적으로 증가된다. 따라서, 용융 영역 부위의 고화와 용융 영역의 폭 변화를 레이저 어닐링 시스템(100)이 단일 레이저 헤드(120)만을 포함하는 경우와 마찬가지의 방식으로 제어할 수 있음으로써, 상기한 장점(1) ~ (5)과 유사한 장점을 얻을 수 있다.
[반도체막, 반도체 장치, 및 액티브 매트릭스 기판]
이하에서는, 본 발명의 실시형태에 의한 반도체막, 반도체 장치, 및 액티브 매트릭스 기판을 제조하기 위한 구조 및 방법을 도 9(A) ~ 9(H)를 참조하여 설명한다. 도 9(A)~(H)는 반도체막, 반도체 장치, 및 액티브 매트릭스 기판을 제조하기 위한 방법에 있어서의 전형적인 공정에서의 구조를 나타내는 단면도이다. 상기한 예에 있어서, 반도체 장치는 n-타입 탑-게이트 박막 트랜지스터(TFT)이고, 액티브 매트릭스 기판은 상기 TFT에 의해 각각 구현되는 스위칭 소자를 포함한다.
도 9(A)에 도시된 방법의 제 1 공정에 있어서, a-Si막(20)은 CVD(chemical vapor deposition) 등에 의해 기판(10)의 전체 상면 상에 형성된다. 기판(10)의 구성이나 형상에 제한은 없다. 예컨대, 기판(10)은 석영 유리 기판, 비알칼리 유리 기판, 또는 플라스틱 기판이고, 직사각 형상(예컨대, 치수 : 550㎜×650㎜, 두께 : 0.7㎜)을 갖거나 웨이퍼(예컨대, 직경 : 100㎜, 두께 : 0.525㎜)가 될 수 있다. a-Si막(20)의 두께는 특별히 한정되지 않는다. a-Si막(20)의 바람직한 두께의 예는 거의 50㎚이다. a-Si막(20)이 기판(10)의 바로 위에 형성될 수 있지만, 대안으로, 산화실리콘, 질화실리콘 등의 박막이 기판(10)과 a-Si막(20)의 사이에 형성될 수 있다.
도 9(B)에 도시된 방법의 제 2 공정에 있어서, 상기 실시형태에 의한 레이저 어닐링을 a-Si막(20)에 수행하여 a-Si막(20)의 결정성을 향상시킨다. 이 때, 상기 밴드라이크 영역의 제 3 섹션(A3)이 결정되어 TFT가 형성되는 소자 형성 영역(ATFT)을 커버한다. 따라서, 밴드라이크 영역의 제 3 섹션(A3)의 결정성을 선택적으로 향상시킬 수 있고, 제 3 섹션(A3)을 거의 단결정으로 만들 수 있다. 도 9(B)에 있어서, 레이저 어닐링된 Si막은 참조번호 21로 표시된다. 이하의 설명에 있어서, 소자 형성 영역(ATFT)을 포함하는 제 3 섹션(A3)은 단결정 실리콘(c-Si)으로 변형되고, 어닐링된 밴드라이크 영역의 다른 섹션은 상기 레이저 어닐링에 의해 다결정 실리콘(poly-Si)으로 변형되는 것으로 가정한다. 간단히 도시하기 위해, 밴드라이크 영역의 제 2 섹션(A2)을 도 9(A) ~ 9(H)에 도시하지 않고, 제 2 섹션(A2)의 설명을 여기서 반복하지 않는다.
도 9(C)에 도시된 방법의 제 3 공정에 있어서, 레이저 어닐링된 Si막(21) 상에 패터닝과 포토리소그래피를 수행함으로써 제 3 섹션(A3)의 소자 형성 영역(ATFT) 이외의 영역을 제거하여 기판(10) 상에 c-Si막(22)을 남긴다.
도 9(D)에 도시된 방법의 제 4 공정에 있어서, CVD, 스퍼터링 등에 의해 제 3 공정에서 형성된 구조 상에 SiO2의 게이트 절연막(24)을 형성한다. 게이트 절연막(24)의 두께는 특별히 한정되지 않는다. 게이트 절연막(24)의 바람직한 두께의 예는 대략 100㎚이다.
도 9(E)에 도시된 방법의 제 5 공정에 있어서, 제 4 공정에서 형성된 구조 의 상측을 재료로 커버링하고 패터닝을 수행함으로써 c-Si막(22) 상에 게이트 전극(25)을 형성한다.
도 9(F)에 도시된 방법의 제 6 공정에 있어서, 마스크로서 게이트 전극(25)을 사용함으로써 인(P), 붕소(B) 등의 불순물을 c-Si막(22) 부분에 도핑하여 소스 영역(23a)과 드레인 영역(23b)으로서 활성 영역을 형성한다. 도 9(F)에 있어서, 불순물은 인으로 가정한다. 불순물의 바람직한 도핑량의 예는 대략 3.0×1015 이온/㎠이다. 따라서, TFT의 활성층으로서 사용하기 위한 소스 영역(23a)과 드레인 영역(23b)을 가진 실리콘막(23)이 형성된다.
도 9(G)에 도시된 방법의 제 7 공정에 있어서, 제 6 공정에서 형성된 구조의 상측 상에 SiO2, SiN 등의 층간 절연막(26)을 형성한 후, 에칭(예컨대, 드라이 에칭 또는 웨트 에칭)에 의해 층간 절연막(26)을 통해 콘택트 홀(27a, 27b)을 형성하여 콘택트 홀(27a, 27b)이 각각 소스 영역(23a)과 드레인 영역(23b)에 도달하게 된다. 그 후, 소스 전극(28a)과 드레인 전극(28b)을 각각 콘택트 홀(27a, 27b) 상의 층간 절연막(26)의 소정 영역 상에 형성하여 콘택트 홀(27a, 27b)이 각각 소스 전극(28a)과 드레인 전극(28b)으로 채워지고, 소스 전극(28a) 및 드레인 전극(28b)이 각각 소스 영역(23a) 및 드레인 영역(23b)과 접촉하게 된다.
따라서, 본 실시형태에 의한 TFT(30)의 제조가 완료된다. 또한, 패터닝 전의 레이저 어닐링된 Si막(21)[도 9(B)], 패터닝 후 도핑 전의 c-Si막(22)[도 9(B)], 및 도핑 후의 실리콘막(23)[도 9(F)]은 각각 본 발명에 의한 (레이저 어닐링 방법에 의해 레이저 어닐링된) 반도체막에 대응한다.
이어서, 도 9(H)에 도시된 방법의 제 8 공정에 있어서, SiO2, SiN 등의 층간 절연막(31)을 제 7 공정에서 형성된 구조의 상측 상에 형성한 후, 콘택트 홀(32)을 에칭(예컨대, 드라이 에칭 또는 웨트 에칭)에 의해 층간 절연막(31)을 통해 형성하여 콘택트 홀(32)이 소스 전극(28a)에 도달된다. 그 후, 화소 전극(33)을 콘택트 홀(32) 상의 층간 절연막(31)의 소정 영역 상에 형성하여 콘택트 홀(32)이 화소 전극(33)으로 채워지고, 화소 전극(33)은 소스 전극(28a)과 접촉하게 된다.
TFT를 포함하고 하나의 화소에만 대응하는 부분을 제조하기 위한 방법의 각각의 공정에서의 구조가 도 9(A) ~ 9(H)에 도시되어 있지만, 실제로는, 여러개의 TFT가 기판(10) 상에 형성되어 TFT가 매트릭스상으로 배치되고, 여러개의 화소 전 극이 대응하는 TFT 상에 각각 형성되어 있다. 따라서, 본 실시형태에 의한 액티브 매트릭스 기판(40)의 제조가 제 8 공정에서 완료된다. 도시되지는 않았지만, 실제로는 주사 라인 및 신호 라인을 위한 배선이 액티브 매트릭스 기판(40)의 제조 동안에 형성된다. 주사 라인은 게이트 전극(25)과 함께 또는 개별적으로 형성될 수 있고, 신호 라인은 드레인 전극(28b)과 함께 또는 개별적으로 형성될 수 있다.
상기 공정 동안에 제조된 레이저 어닐링된 Si막(21), c-Si막(22), 및 실리콘막(23)은 본 발명에 의한 레이저 어닐링 방법을 사용함으로써 레이저 어닐링된다. 따라서, 레이저 어닐링된 Si막(21), c-Si막(22), 및 실리콘막(23)은 높은 결정성을 갖고, TFT의 활성층으로서 사용하기에(또는 활성층의 제조에) 적합한 실리콘막이 된다. 또한, 본 실시형태에 의한 TFT(30)가 레이저 어닐링된 Si막(21), c-Si막(22), 및 실리콘막(23)을 사용함으로써 제조되기 때문에, TFT(30)는 소자 특성(캐리어 이동성 등) 및 소자 균일성이 우수하다. 따라서, 액티브 매트릭스 기판(40)이 전기 광학 장치에 사용될 경우에, 상기한 바와 같이 TFT(30)를 구비한 액티브 매트릭스 기판(40)은 우수한 성능을 나타낸다.
[전기 광학 장치]
이하, 본 발명의 실시형태에 의한 전기 광학 장치의 구조를 설명한다. 본 발명은 유기 일렉트로루미네슨스 (EL) 장치 또는 액정 장치에 적용될 수 있다. 이하의 설명에 있어서, 본 발명을 예로서 유기 EL 장치가 본 발명에 적용된다. 도 10은 본 실시형태에 의한 전기 광학 장치로서의 유기 EL 장치의 확대 사시도이다.
도 10에 도시된 바와 같이, 발광층(41R, 41G, 41B)을 소정 패턴으로 액티브 매트릭스 기판(40) 상에 형성함으로써 본 실시형태에 의한 유기 EL 장치(50)를 제조한 후, 발광층(41R, 41G, 41B) 상에 공통 전극(42) 및 실링막(sealing film)(43)을 이 순서대로 형성한다. 발광층(41R, 41G, 41B)에 전류가 인가되면, 발광층(41R, 41G, 41B)은 각각 적색광(R), 녹색광(G), 및 청색광(B)을 방출한다. 대안으로, 유기 EL 장치(50)의 실링(sealing)은 실링막(43) 대신에 금속 캔(metal can) 또는 유리 기판 등의 실링 부재를 사용함으로써 구현될 수 있다. 화소 전극(33)에 대응하는 패턴으로 발광층(41R, 41G, 41B)을 형성하여 적색광, 녹색광, 및 청색광을 각각 방출하는 3개의 도트에 의해 각 화소가 구성된다. 액티브 매트릭스 기판(40)의 상면 전체에 공통 전극(42)과 실링막(43)을 형성한다. 대안으로, 유기 EL 장치(50)는 실링막(43) 대신에 금속 캔 또는 유기 기판 등의 다른 타입의 실링 부재를 사용함으로써 실링될 수 있다. 이 경우에 있어서, 산화 칼슘 등의 건조제가 유기 EL 장치(50)의 실링된 구조 내에 포함될 수 있다.
유기 EL 장치(50)에 있어서, 복수의 화소 전극(33)은 복수의 공통 전극(42)과 대향하고 있다. 즉, 공통 전극(42)이 양극이면 화소 전극(33)은 음극이고, 공통 전극(42)이 음극이면 화소 전극(33)은 양극이다. 양극으로부터 주입된 정공과 음극으로부터 주입된 전자가 재결합되어 재결합 에너지가 방출되면 발광층(41R, 41G, 41B)이 발광한다.
또한, 발광 효율을 증가시키기 위해, 양극과 발광층(41R, 41G, 41B) 사이에 정공 주입층 및/또는 정공 수송층을 배치할 수 있고, 또는 음극과 발광층(41R, 41G, 41B) 사이에 전자 주입층 및/또는 전자 수송층을 배치할 수 있다.
상기 액티브 매트릭스 기판(40)을 사용함으로써 본 실시형태에 의한 유기 EL 장치(50)가 구성되기 때문에, 유기 EL 장치(50)를 구성하는 TFT(30)는 소자 균일성이 우수하다. 따라서, 유기 EL 장치(50)는 표시 품질 등의 전기 광학 특성에 있어서의 균일성이 매우 우수하다. 또한, TFT(30)는 소자 특성이 우수하기 때문에 본 실시형태에 의한 유기 EL 장치(50)는 전력 소모의 감소, 주변 회로가 형성되는 영역의 감소, 및 주변 회로 형태의 선택 자유도에 있어서 종래의 유기 EL 장치보다 우수하다.
[기타]
본 발명에 의한 레이저 어닐링 방법 및 레이저 어닐링 시스템은 TFT 및 TFT를 구비한 전기 광학 장치 등의 제조에 바람직하게 사용될 수 있다.
본 발명에 의하면, 복잡한 공정을 거치지 않고 비 단결정 반도체막의 소정 영역의 결정성을 선택적으로 향상시킬 수 있고, 상기 소정 영역을 거의 단결정으로 변형시킬 수 있는 레이저 어닐링 방법 및 레이저 어닐링 시스템을 제공할 수 있다.
또한, 본 발명에 의하면, 상기 레이저 어닐링 방법 또는 레이저 어닐링 시스템을 사용하여 제조되고, 높은 결정성을 가짐과 아울러 TFT 등의 활성층으로서 사용하기에 적합한 반도체막을 제공할 수 있다.
또한, 본 발명에 의하면, 상기 반도체막을 사용하는 반도체 장치 및 전기 광학 장치를 제공할 수 있다.

Claims (17)

  1. 비 단결정 반도체막을 연속파 레이저 광으로 주사 및 조사함으로써 비 단결정 반도체막의 레이저 어닐링을 수행하여 레이저 어닐링된 영역 부위의 결정성이 레이저 어닐링된 영역의 다른 부위의 결정성보다 높게 되는 방식으로 비 단결정 반도체막의 레이저 어닐링된 영역의 결정성을 향상시키는 레이저 어닐링 방법으로서:
    (a) 비 단결정 반도체막의 밴드라이크 영역의 제 1 섹션을 연속파 레이저 광으로 주사 및 조사하여 밴드라이크 영역의 제 1 섹션에 거의 균일한 폭을 갖는 제 1 용융 영역을 형성하는 공정으로서, 상기 밴드라이크 영역은 그 영역의 다른 부위 보다 높은 결정성을 가질 필요가 있는 소정 영역을 포함하고, 상기 제 1 섹션은 상기 소정 영역으로부터 이격되어 있는 제 1 용융 영역 형성 공정;
    (b) 상기 공정(a)의 종료시에 용융된 제 1 용융 영역의 적어도 일부를 고화시키는 공정;
    (c) 상기 제 1 용융 영역의 적어도 일부의 서브 부위가 거의 균일한 상기 제 1 용융 영역의 폭보다 작은 폭을 가지는 조건으로 상기 공정(b)에서 고화된 제 1 용융 영역의 적어도 일부의 서브 부위를 재용융시키는 공정;
    (d) 공정(c) 이후 연이어서, 상기 밴드라이크 영역의 제 2 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 2 용융 영역의 폭이 상기 제 1 섹션과 상기 제 2 섹션간의 경계에서 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 단계적으로 또는 연속적으로 증가한다는 조건으로 밴드라이크 영역의 제 2 섹션에 제 2 용융 영역을 형성하는 공정으로서, 상기 제 2 섹션이 제 1 섹션과 상기 소정 부위 사이에 위치됨과 아울러 제 1 섹션과 접촉하는 제 2 용융 영역 형성 공정; 및
    (e) 공정(d) 이후 연이어서, 상기 밴드라이크 영역의 제 3 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 3 용융 영역의 폭이 상기 제 2 섹션과 상기 제 3 섹션간의 경계에서 상기 제 2 용융 영역의 폭과 거의 동일하다는 조건으로 밴드라이크 영역의 제 3 섹션에 제 3 용융 영역을 형성하는 공정으로서, 상기 제 3 섹션이 상기 제 2 섹션과 접촉함과 아울러 상기 소정 부위를 포함하는 제 3 용융 영역 형성 공정을 포함하는 것을 특징으로 하는 레이저 어닐링 방법.
  2. 제 1 항에 있어서,
    상기 제 2 용융 영역의 폭은 상기 제 1 섹션과 상기 제 2 섹션간의 경계에서 상기 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 방법.
  3. 제 1 항에 있어서,
    상기 제 2 용융 영역의 폭은 상기 공정(d)에서 연속파 레이저 광의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 단계적으로 또는 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 방법.
  4. 제 1 항에 있어서,
    상기 연속파 레이저 광은 복수의 레이저 광원으로부터 출력된 복수의 레이저빔에 의해 구현되고, 상기 제 2 용융 영역의 폭은 공정(d)에서 복수의 레이저빔 중 하나 이상의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 단계적으로 또는 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 방법.
  5. 제 1 항에 있어서,
    상기 연속파 레이저 광은 하나 이상의 반도체 레이저로부터 출사되는 것을 특징으로 하는 레이저 어닐링 방법.
  6. 제 1 항에 있어서,
    상기 공정(b)은 제 2 섹션을 주사하는 각 모멘트에서 조건 t < L/2V를 만족하는 조건으로 수행되고, 상기 L은 상기 각 모멘트에서 연속파 레이저 광으로 조사된 비 단결정 반도체막 영역의 주사 방향에 있어서의 치수이고, V는 연속파 레이저 광과 비 단결정 반도체막 사이의 상대속도이며, t는 상기 공정(b)이 수행되는 시간인 것을 특징으로 하는 레이저 어닐링 방법.
  7. 제 1 항에 있어서,
    상기 공정(b)은 100나노세컨드 보다 긴 지속시간 동안 수행되는 것을 특징으로 하는 레이저 어닐링 방법.
  8. 비 단결정 반도체막을 연속파 레이저 광으로 주사 및 조사함으로써 비 단결정 반도체막의 레이저 어닐링을 수행하여 레이저 어닐링된 영역 일부의 결정성이 상기 레이저 어닐링된 영역의 다른 부분의 결정성 보다 높게 되는 방식으로 비 단결정 반도체막의 레이저 어닐링된 영역의 결정성을 향상시키는 레이저 어닐링 시스템으로서:
    각 모멘트에서 비 단결정 반도체막 영역을 연속파 레이저 광으로 조사하는 레이저 광 조사 수단;
    연속파 레이저 광 및 상기 비 단결정 반도체막 중 적어도 하나를 이동시켜 상기 비 단결정 반도체막을 연속파 레이저 광으로 주사하는 주사 수단; 및
    상기 레이저 광 조사 수단 및 상기 주사 수단을 제어하여 레이저 어닐링 시스템이
    (a) 상기 비 단결정 반도체막의 밴드라이크 영역의 제 1 섹션을 연속파 레이저 광으로 주사 및 조사하여 밴드라이크 영역의 제 1 섹션에 거의 균일한 폭을 갖는 제 1 용융 영역을 형성하는 공정으로서, 상기 밴드라이크 영역은 그 영역의 다른 부위 보다 높은 결정성을 가질 필요가 있는 소정 영역을 포함하고, 상기 제 1 섹션은 상기 소정 영역으로부터 이격되어 있는 제 1 용융 영역 형성 공정,
    (b) 상기 공정(a)의 종료시에 용융된 제 1 용융 영역의 적어도 일부를 고화시키는 공정,
    (c) 상기 제 1 용융 영역의 적어도 일부의 서브 부위가 거의 균일한 상기 제 1 용융 영역의 폭보다 작은 폭을 가지는 조건으로 상기 공정(b)에서 고화된 제 1 용융 영역의 적어도 일부의 서브 부위를 재용융시키는 공정,
    (d) 공정(c) 이후 연이어서, 상기 밴드라이크 영역의 제 2 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 2 용융 영역의 폭이 상기 제 1 섹션과 상기 제 2 섹션간의 경계에서 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 단계적으로 또는 연속적으로 증가한다는 조건으로 밴드라이크 영역의 제 2 섹션에 제 2 용융 영역을 형성하는 공정으로서, 상기 제 2 섹션이 제 1 섹션과 상기 소정 부위 사이에 위치됨과 아울러 제 1 섹션과 접촉하는 제 2 용융 영역 형성 공정, 및
    (e) 공정(d) 이후 연이어서, 상기 밴드라이크 영역의 제 3 섹션을 연속파 레이저 광으로 주사 및 조사하여 제 3 용융 영역의 폭이 상기 제 2 섹션과 상기 제 3 섹션간의 경계에서 상기 제 2 용융 영역의 폭과 거의 동일하다는 조건으로 밴드라이크 영역의 제 3 섹션에 제 3 용융 영역을 형성하는 공정으로서, 상기 제 3 섹션이 상기 제 2 섹션과 접촉함과 아울러 상기 소정 부위를 포함하는 제 3 용융 영역 형성 공정
    을 수행하게 하는 제어 수단을 포함하는 것을 특징으로 하는 레이저 어닐링 시스템.
  9. 제 8 항에 있어서,
    상기 제 2 용융 영역의 폭은 상기 제 1 섹션과 상기 제 2 섹션간의 경계에서 상기 제 1 용융 영역의 적어도 일부의 서브 부위의 폭으로부터 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 시스템.
  10. 제 8 항에 있어서,
    상기 제 2 용융 영역의 폭은 상기 공정(d)에서 연속파 레이저 광의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 단계적으로 또는 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 시스템.
  11. 제 8 항에 있어서,
    상기 연속파 레이저 광은 복수의 레이저 광원으로부터 출력된 복수의 레이저빔에 의해 구현되고, 상기 제 2 용융 영역의 폭은 공정(d)에서 복수의 레이저빔 중 하나 이상의 출력 파워를 단계적으로 또는 연속적으로 증가시킴으로써 단계적으로 또는 연속적으로 증가되는 것을 특징으로 하는 레이저 어닐링 시스템.
  12. 제 8 항에 있어서,
    상기 연속파 레이저 광은 하나 이상의 반도체 레이저로부터 출사되는 것을 특징으로 하는 레이저 어닐링 시스템.
  13. 제 8 항에 있어서,
    상기 공정(b)은 제 2 섹션을 주사하는 각 모멘트에서 조건 t < L/2V를 만족하는 조건으로 수행되고, 상기 L은 상기 각 모멘트에서 연속파 레이저 광으로 조사된 비 단결정 반도체막 영역의 주사 방향에 있어서의 치수이고, V는 연속파 레이저 광과 비 단결정 반도체막 사이의 상대속도이며, t는 상기 공정(b)이 수행되는 시간인 것을 특징으로 하는 레이저 어닐링 시스템.
  14. 제 8 항에 있어서,
    상기 공정(b)은 100나노세컨드 보다 긴 지속시간 동안 수행되는 것을 특징으로 하는 레이저 어닐링 시스템.
  15. 제 1 항에 기재된 레이저 어닐링 방법을 사용하여 제조되는 것을 특징으로 하는 반도체막.
  16. 제 15 항에 기재된 반도체막을 활성층으로서 포함하는 반도체 장치로서 상기 밴드라이크 영역의 상기 소정 부위에 활성 영역이 형성되는 것을 특징으로 하는 반도체 장치.
  17. 제 16 항에 기재된 반도체 장치를 포함하는 것을 특징으로 하는 전기 광학 장치.
KR1020070012258A 2006-02-06 2007-02-06 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 KR101289055B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00028336 2006-02-06
JP2006028336A JP2007208180A (ja) 2006-02-06 2006-02-06 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Publications (2)

Publication Number Publication Date
KR20070080238A true KR20070080238A (ko) 2007-08-09
KR101289055B1 KR101289055B1 (ko) 2013-07-22

Family

ID=38334602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012258A KR101289055B1 (ko) 2006-02-06 2007-02-06 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치

Country Status (3)

Country Link
US (1) US7723167B2 (ko)
JP (1) JP2007208180A (ko)
KR (1) KR101289055B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160073919A (ko) * 2014-12-17 2016-06-27 울트라테크 인크. 체류시간이 단축된 레이저 어닐링 시스템 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208174A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
US8598050B2 (en) * 2008-06-26 2013-12-03 Ihi Corporation Laser annealing method and apparatus
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JPH08139331A (ja) 1994-11-14 1996-05-31 Sony Corp 薄膜トランジスタの製造方法
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004228160A (ja) 2003-01-20 2004-08-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
JP4326477B2 (ja) * 2003-05-14 2009-09-09 シャープ株式会社 半導体薄膜の結晶化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160073919A (ko) * 2014-12-17 2016-06-27 울트라테크 인크. 체류시간이 단축된 레이저 어닐링 시스템 및 방법

Also Published As

Publication number Publication date
KR101289055B1 (ko) 2013-07-22
US7723167B2 (en) 2010-05-25
US20070184641A1 (en) 2007-08-09
JP2007208180A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4470395B2 (ja) 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
US20080087895A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR100796590B1 (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR101289055B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
KR20070049310A (ko) 다결정 실리콘 및 그의 결정화 방법
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
KR20070093337A (ko) 반도체 박막의 결정화 방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7541615B2 (en) Display device including thin film transistors
JP4691331B2 (ja) 非晶質シリコン膜の結晶化方法
KR20070093371A (ko) 반도체 박막의 결정화 방법
KR101276150B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100713895B1 (ko) 다결정막의 형성방법
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
KR100761345B1 (ko) 결정질 실리콘의 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100498635B1 (ko) 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법
KR100599966B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
KR101095368B1 (ko) 다결정 박막 형성방법
WO2006073165A1 (ja) 半導体デバイス、その製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6