KR100916281B1 - 미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법 - Google Patents

미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법 Download PDF

Info

Publication number
KR100916281B1
KR100916281B1 KR1020047002791A KR20047002791A KR100916281B1 KR 100916281 B1 KR100916281 B1 KR 100916281B1 KR 1020047002791 A KR1020047002791 A KR 1020047002791A KR 20047002791 A KR20047002791 A KR 20047002791A KR 100916281 B1 KR100916281 B1 KR 100916281B1
Authority
KR
South Korea
Prior art keywords
thin film
periodic
polycrystalline silicon
channel region
integer
Prior art date
Application number
KR1020047002791A
Other languages
English (en)
Other versions
KR20040036739A (ko
Inventor
아이엠제임스에스.
반데르빌트폴크리스티앙
Original Assignee
더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20040036739A publication Critical patent/KR20040036739A/ko
Application granted granted Critical
Publication of KR100916281B1 publication Critical patent/KR100916281B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

균일한 미세구조를 가지는 다결정성 실리콘 박막 트랜지스터의 제조방법. 한 예시적 방법은 적어도 첫번째 방향으로 주기적인 결정 구조를 가지는 다결정성 실리콘 박막을 제공하고, 상기 제공된 박막 상에 하나 이상의 박막 트랜지스터의 적어도 부분(410,420)을, 상기 박막의 주기 구조에 대하여 경사지도록 배치하는 단계를 수반한다.
Figure R1020047002791
미세구조, 균일성, 실리콘 박막 트랜지스터, 주기성, 결정 경계

Description

미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터 균일성을 향상시키는 방법{IMPROVED POLYCRYSTALLINE TFT UNIFORMITY THROUGH MICROSTRUCTURE MIS-ALIGNMENT}
본원은 2001. 8. 27자로 출원된 미국 가출원 제 60/315,181 호에 근거한 우선권을 주장하며, 상기 문헌은 본원에 참조로 통합된다.
본 발명은 반도체 가공 기술, 특히 박막 트랜지스터 (TFT) 소자용으로 적합한 반도체 제작 기술에 관한 것이다.
실리콘 필름과 같은 반도체 필름은 액정 디스플레이 소자 및 유기 발광 다이오드 디스플레이 소자용 화소를 제공하는데 이용되는 것으로 알려져 있다. 이러한 필름은 통상 무정형 실리콘 필름이 엑시머 레이저에 의해 조사되어 결정화되는 엑시머 레이저 어닐링 (ELA)을 통하여 가공된다.
가공된 반도체 박막 상에 배치되는 TFT 소자의 성능을 향상시키기 위하여 "전형적인" ELA (라인 빔 ELA 로도 알려져 있음)를 정제하려는 상당한 노력이 있어 왔다. 예를 들면, Maegawa 등의 미국특허 제 5,766,989 호는 다결정성 박막을 형성하기 위한 ELA 방법 및 TFT의 제작 방법을 기재하고 있으며, 상기 문헌은 본원에 그 전체로서 참조로 통합된다. 상기 '989 특허는 기판을 가로지르는 특성의 불균 일성 문제에 접근을 시도하고 있으며, 그러한 불균일성을 명백히 억제하기 위한 몇몇 옵션을 제공한다.
그러나, 전형적인 ELA 방법에 이용되는 빔-성형의 세부 사항으로 인하여 반도체 필름 내 불균일성을 감소시키고 그러한 필름의 성능 특성을 향상시키기가 매우 어려워진다. 예를 들면, 저온 다결정성 실리콘 (LTPS) 공정에서, 결정 크기가 TFT의 채널 영역의 규모에 필적하게 되면, 소자 대 소자의 불균일성이 커진다. 이는 미세구조의 무작위성, 즉 결정 및 따라서 결정 경계의 무작위 분포에 의해 야기된다. 그러한 불균일성은, 특히 전류 흐름에 수직일 경우, 전류 장벽으로 작용할 수 있다. 나아가, 트랜지스터가 오프 상태일때, 결정 경계에서 캐리어(carrier)가 발생되며, 이는 전류 차단에 기여한다. 결정 경계가 드레인 채널 접합부 내에 있거나 이에 근접할 경우 특히 그러하다.
따라서, 주기성 및 위치 모두에 있어 균일한 TFT 공정을 위하여 미세구조의 조절이 필요함이 인식되었다. 전자와 관련하여, 필름은 결정 및 따라서 결정 경계의 위치 내에서 주기성을 보이도록 균일하여야 한다. 후자와 관련하여, 결정 및 따라서 결정 경계의 위치는 그 전기적 특성에의 기여가 모든 하나의 소자에 대하여 동일하도록 조절되어야 한다.
LTPS 필름을 얻기 위한 펄스-레이저, 예컨대 엑시머 레이저 조사 공정에서, 리소그래피(lithography)를 이용하여 주기성을 유도함으로써 TFT 미세구조를 조절할 수 있다. 리소그래피의 사용은, 리소그래피 공정의 정확한 배치 절차를 이용하므로, 또한 위치를 조절한다. 불행히도, 리소그래피의 사용은 적어도 하나의 추가 공정 단계를 요구하며, 이는 복잡성 및 비용을 증가시킨다.
대안적으로, 순차 측면 응고 (sequential lateral solidification; "SLS") 기술을 이용하여 TFT 미세구조를 조절할 수 있다. 예를 들면, Im의 미국특허 제 6,322,625, 및 본 발명의 양도인에게 양도된 미국특허 제 09/390,537 ("'537 특허)에, 에너지 조절 레이저 펄스와 실리콘 샘플의 소규모 이동을 이용하여 대규모의 다결정성 또는 단결정 실리콘 구조를 성장시켜 순차 측면 응고를 실행하기 위한 특히 유리한 장치 및 방법이 기재되어 있으며, 상기 문헌은 본원에 참조로 통합된다. 상기 특허 문헌에 기재된 바와 같이, 기판 상에 상기 반도체 필름의 적어도 일부가 적절한 방사 펄스로 조사되어 필름의 일부를 그 두께를 통하여 완전히 용융시킨다. 이러한 방식으로, 용융된 반도체 재료가 응고하면, 완전히 용융되지 않은 반도체 필름의 선택된 영역으로부터 응고 부분으로 결정구조가 성장한다. 그 후, 빔 펄스가 결정화된 영역으로부터 약간 오프셋 조사하여 결정구조를 결정화된 영역으로부터 용융된 영역으로 연장시킨다.
도 1에 도시하는 시스템을 이용하여, 소정의 영향력을 가진 다수의 엑시머 레이저 펄스를 발생시키고, 상기 엑시머 레이저 펄스의 영향을 조절가능한 방식으로 변조하고, 상기 변조된 레이저 펄스를 소정의 평면 내 균질화시키고, 상기 균질화되고 변조된 레이저 펄스를 패터닝된 빔렛(beamlet) 내로 마스킹하고, 상기 패터닝된 빔렛으로 무정형 실리콘 박막 샘플을 조사하여 빔렛에 상응하는 부분을 용융시키고, 상기 샘플을 패터닝된 빔렛 및 상기 조절된 변조에 대하여 조절가능한 방식으로 이동시켜, 상기 패터닝된 빔렛에 대한 샘플의 순차 이동 및 상응하는 순차 위치에서 가변적인 영향력을 가지는 패터닝된 빔렛에 의한 샘플의 조사에 의하여 상기 무정형 실리콘 박막 샘플을 단일 또는 다결정성 실리콘 박막으로 가공함으로써, 무정형 실리콘 박막 샘플이 단일 또는 다결정 실리콘 박막 내로 가공된다.
도 1의 시스템은 주기성를 보이며 따라서 전형적인 ELC 기술의 문제를 해결하는 균일한 양질의 다결정성 실리콘 및 단결정 실리콘을 생성하는데 매우 유리한 반면, 상기 기술은 결정 경계를 적절히 조절하지 못한다. 예를 들면, 가장 단순한 형태로서, SLS는 무정형 전구체를 부분적 주기성을 가진 LTPS 필름으로 결정화하기 위하여 두개의 펄스를 필요로 한다 (예컨대, 도 2a에 대략적으로 도시하는 2-샷 물질). 상기 주기성은, 서로 평행하고 돌출부위를 가지는 결정 경계 210, 220, 230, 240, 250에 의해 보여지는 바와 같이, 한 방향 내에서 만이다. 그러나, 상기 단 결정 경계의 위치는 전혀 조절되지 않는다. 평행한 결정 경계 사이의 공간을 증가시킬 수 있고, 이러한 물질은 일반적으로 n-샷 물질로 불리운다. 마찬가지로, 도 2b는 결정 경계가 양 방향으로 주기적인 소위 4-샷 물질을 도시한다. 결정 경계 사이의 공간을 또한 증가시킬 수 있고, 이는 일반적으로 2n-샷 물질로 불리운다.
SLS 기술은 주기성을 제공하는 반면, 결정 경계의 위치에 대한 정확한 조절을 제공하지 않는다. 도 2c-d를 참조로 하면, 생산된 LTPS 필름은 전류 밀도에 수직인 다양한 수의 장 결정 경계를 포함하며, TFT 드레인 영역 내에서 또는 그 영역 밖에서 수직 결정 경계를 가질 가능성을 가진다. 이러한 문제들은 결정 크기가 증하고/하거나 채널 규모가 감소, 즉 결정 크기가 채널 영역의 규모에 필적하게 될 경우 더욱 심각해진다. Jing의 미국 특허 제 6,177,301 호는 TFT 채널 영역을 결 정 성장 방향에 대하여 잘못 배치 (misalign)할 것을 제안하였으나, 이러한 제안은 TFT 미세구조 내 균일성을 유지할 필요성을 고려하지 않은 것이다. 따라서, TFT 미세구조의 균일성을 제공하기 위하여 결정 경계의 주기성 및 TFT 위치 모두에 대한 조절을 제공하는 TFT 제작 기술에 대한 요구가 있다.
발명의 개요
본 발명의 목적은 TFT 미세구조에 균일성을 제공하기 위하여 결정 경계의 주기성 및 TFT의 위치에 대한 조절을 제공하는 TFT 제작 기술을 제공하는 것이다.
본 발명의 다른 목적은 TFT 미세구조에 있어 균일성을 가지는 소자를 제공하는 것이다.
이하의 개시를 참조로 하여 명확하여 질 본 발명의 상기 및 기타 목적을 달성하기 위하여, 본 발명은 균일한 미세구조를 가지는 다결정성 실리콘 박막 트랜지스터를 제조하는 방법을 제공한다. 한 예증적인 방법은, 적어도 첫번째 방향으로 주기적인 결정 구조를 가지는 다결정성 실리콘 박막을 수용하고, 상기 수용된 필름 상에 하나 이상의 박막 트랜지스터의 적어도 부분을 상기 박막의 주기 구조에 대하여 경사지도록 배치하는 단계를 요구한다. 상기 다결정성 실리콘 박막은 순차 측면 응고 공정, 예컨대 2-샷 순차 측면 응고 공정에 의해 형성될 수 있다.
유리하게, 상기 하나 이상의 박막의 부분은 W의 폭을 가지는 액티브 채널 영역이다. 상기 박막의 주기 구조가 λ이고 m이 변수일 경우, 상기 배치 단계는 상기 수용된 필름 상에 액티브 채널 영역을 상기 박막의 주기 구조에 대하여 θ의 각 도로 경사지도록 배치하는 단계를 수반한다 (Wsin(θ)=λ). 상기 변수 m은, 상기 하나 이상의 박막 트랜지스터 내 결정 경계의 수가 상대적으로 조절되어 유지되도록 선택되며, 바람직하게는 정수이다.
본 발명은 또한 균일한 미세구조를 가지는 다결정성 실리콘 박막 트랜지스터를 포함하는 소자를 제공한다. 한 예증적인 양태에서, 본 발명의 소자는 적어도 첫번째 방향으로 주기적인 결정 구조를 가지는 다결정성 실리콘 박막 필름, 및 상기 박막 위에 상기 박막의 주기 구조에 대하여 경사지도록 배치된 하나 이상의 박막 트랜지스터의 적어도 일부를 포함한다.
본 발명의 개시의 일부를 구성하며 본원에 통합되는 첨부 도면은 본 발명의 바람직한 양태를 예증하며 본 발명의 원리를 설명한다.
도 1은 순차 측면 응고를 포함하는 반도체 가공을 수행하기 위한 종래 시스템의 기능적 도식이다.
도 2a-b는 도 1의 종래 시스템을 이용하여 가공된 예시적인 실리콘 샘플을 도시한다.
도 2c-d는 도 2a에 도시된 예시적인 가공된 실리콘 샘플 상의 TFT의 액티브 채널 영역의 종래 기술에 의한 배치를 도시한다.
도 3a-b는 본 발명에 따르는 도 2a에 도시된 예시적 가공된 실리콘 샘플 상의 TFT의 액티브 채널 영역을 배치를 도시한다.
도 4a-b는 본 발명에 따르는 도 2a에 도시된 예시적인 가공된 실리콘 샘플 상의 TFT의 액티브 채널 영역의 배치를 도시한다.
도 5a-b는 본 발명에 따르는 도 2a에 도시된 예시적인 가공된 실리콘 샘플 상의 TFT의 액티브 채널 영역의 배치를 도시한다.
상기 도면에서, 달리 기재하지 않는 한, 도시된 양태의 동일한 도면부호 및 문자가 동일한 특징, 요소, 성분 또는 부분을 가리키는데 이용된다. 또한, 본 발명은 도면을 참조로 하여 상세히 설명되나, 이는 예시적인 양태이다.
도 2a-b를 참조로 하여, 도 1의 종래기술의 SLS 시스템을 이용하여 가공된 예시적인 실리콘 박막이 도시된다. 특히, 도 2a는 단일 엑시머 레이저 펄스로 영역을 조사하고, 상기 샘플을 마이크로-이동시키고, 상기 영역을 2차 엑시머 레이저 펄스로 조사함에 의해 가공된 샘플을 도시한다. 이하의 본 발명의 예증적인 기재는 실시예에서와 같이 소위 "2-샷 물질"에 대한 것이나, 당업자는 본 발명이 n-샷 및 2n-샷 SLS 기술로 가공된 실리콘 박막에 광범위하게 적용가능함을 인식할 것이다.
본 발명에 따라, TFT의 액티브 채널 영역이 상기 가공된 박막의 주기적인 미세구조에 대하여 임의로 비스듬히 놓여진다. 이는, 상기 가공된 박막 상에 채널 영역 자체를 비스듬히 배치하거나, SLS 가공 동안 경사진 주기적 결정 구조를 포함하는 박막을 제작함으로써 달성될 수 있다. 상기 두가지 방법의 조합 또한 사용될 수 있다.
상기 가공된 박막 상에 TFT를 배치하는 정확한 방법학은 본 발명에서 중요하 지 않으며, 따라서 임의의 공지 기술을 이용할 수 있다. 한 에증적인 기술은 Maegawa 등의 미국특허 제 5,766,989 호에 개시되어 있으며, 이는 본원에 참조로 통합된다.
TFT의 액티브 채널 영역이 가공된 박막의 주기적 미세구조에 대하여 임의로 경사지도록 되면, 수직 또는 장 결정 경계의 수의 분포가 적어져 소자 대 소자 불균일성이 증가된다. 그러나, 본 발명에 의하면, 경사 각도 (θ)는 평행 또는 짧은 결정 경계의 영향력을 증가시키지 않도록 너무 크지 않아야 한다. 이상적인 θ 값은 식 (1)로부터 유도될 수 있다 (여기서, W는 채널 영역의 폭이고, λ는 수직 결정 경계 사이의 공간이며, m은 바람직하게 정수에 근접한다):
W*sin(θ)= m*λ (1)
상기 TFT의 성능 N을 측정하기 위하여, 식 (2)를 이용할 수 있다 (여기서, L은 채널 영역의 길이이고, n은 결정된 비율이다):
L cos(θ) = n*λ (2)
상기 식(2)에서, 낮은 비율 n은 성능 증가를 의미한다. L은 공정의 설계 규칙에 의해 종종 정의되며, 모든 TFT에 있어 동일하고, 전형적으로 3 내지 6 ㎛의 범위이다. 그러나, W는 TFT 특성상의 요구조건에 부합되도록 조정될 수 있고, 전형적으로 10 내지 100s ㎛의 범위이다. 상기 수직 결정 경계 사이의 공간 λ는 전형적으로 2 내지 10 ㎛의 범위이나, 보다 적거나 큰 값 또한 가능하다.
도 3a-b를 참조로, 본 발명의 첫번째 실시예가 기술된다. 이 실시예에서는, 비율 n=1, m=1이고, θ=10 도이다. 도 3a-b에 도시하는 바와 같이, 모든 소자는 TFT 소자의 이동과 무관하게, 예를 들면 도 3a에 도시하는 위치에서 도 3b에 도시하는 위치까지, 하나의 수직 결정 경계를 가진다.
도 4a-b를 참조로 하여, 본 발명의 두번째 실시예가 기술된다. 이 실시예에서는, 비율 n=0.5, m=1이고, θ=10도이다. 도 4a-b에 도시하는 바와 같이, 상기 채널 영역은 두 개의 부분, 즉 하나의 수직 결정 경계가 존재하는 첫번째 부분 (410) 및 수직 결정 경계가 존재하지 않는 두번째 부분(420)을 포함한다.
후자의 부분(420) 내에서, 소자는, 캐리어가 결정 경계에 의해 제한되지 않는 모든 방향으로 응고된 TFT의 습성을 보인다. 도 4a-b에 도시하는 바와 같이, 이들 두 부분 각각의 상대적인 기여는, 예컨대 도 4a에 도시하는 위치로부터 도 4b에 도시하는 위치까지, 소자의 이동과 무관하다.
도 3-4에 도시하는 실시예들은 이상적인 시나리오로 간주되나 (m은 정수), 정수 값으로부터 약간의 편차가 본 발명에 따라 이용될 수 있다. 그러나, 정수 값으로부터의 편차는 임의의 주어진 TFT 내 결정 경계의 수가 상대적으로 조절되어 유지되도록 선택되어야 한다.
도 5a-b를 참조로 하여, 본 발명의 추가 실시예가 기술된다. 도 5a에서, 비율 n=2.1, m=1이고, θ=10 도이며; 도 5b에서, 비율 n=2.1, m=0.5, θ=5도이다. 도 5a-b에 도시하는 바와 같이, 이상적인 θ값에 있어서, 결정 경계의 수는 소자의 이동에 따라 변화하지 않는다. 그러나, θ가 상기 값으로부터 벗어나면, 이동은 결정 경계의 수를 증가적으로 변화시킨다. n이 정수이거나 이에 매우 근접하면, 결정 경계의 수는 θ의 변화에 대하여 불변이다. 물론, 이는, 드레인 영역 내 있는 수직 결정의 분획 또한 이동에 대하여 불변임을 보증하도록, 특정 값을 초과하여야 한다.
이상은 본 발명의 원리에 대한 예시일 뿐이다. 본원의 교시로부터 본원에 기술된 양태에 대한 다양한 변형 및 변경이 당업자에게 인식될 것이다. 따라서, 당업자는 본원에 명학히 도시되거나 기술되지 않더라도, 본 발명의 원리를 구체화하며 따라서 본 발명의 사상 및 범위 내인 수많은 시스템 및 방법을 고안할 수 있을 것이다.
본 발명에 의하면, TFT 미세구조에 균일성을 제공하기 위하여 결정 경계의 주기성 및 TFT의 위치에 대한 조절을 제공하는 TFT 제작 기술이 제공된다.

Claims (19)

  1. 실질적으로 균일한 미세구조의 두 개 이상의 박막 트랜지스터를 포함하는 다결정성 소자의 제조방법으로서,
    (a) 적어도 첫번째 방향에서 주기적인 입자 구조를 가지는 다결정성 실리콘 박막을 제공하는 단계; 및
    (b) 상기 제공된 박막 상에 두 개 이상의 박막 트랜지스터의 적어도 일 부분을 상기 박막의 주기적인 입자 구조에 대해 경사지게 배치하는 단계를 포함하며,
    상기 박막 트랜지스터의 일 부분 내에 장 결정 경계(long grain boundary)의 수가 실질적으로 균일하게 유지되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 박막을 제공하는 단계가 순차적 측면 응고 공정에 의해 형성된 다결정성 실리콘 박막을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 두 개 이상의 박막 트랜지스터의 부분이, 폭 W를 가지는 액티브 채널 영역을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 박막의 주기적 구조가 λ이며, m이 변수이고, 상기 배치 단계가, 상기 액티브 채널 영역을 상기 제공된 박막 상에 상기 액티브 채널 영역이 상기 박막의 주기적 구조에 대하여 θ의 각도로 경사지도록 배치하는 단계를 포함하며, W sin(θ)= mλ인 것을 특징으로 하는 방법.
  5. 삭제
  6. 제4항에 있어서, m이 정수인 것을 특징으로 하는 방법.
  7. 제4항에 있어서, m이 정수 1인 것을 특징으로 하는 방법.
  8. 박막 트랜지스터를 포함하는 소자의 제조 방법으로서,
    (a) 적어도 첫번째 방향에서 λ의 양만큼 주기적인 입자 구조를 가지는 다결정성 실리콘 박막을 제공하는 단계; 및
    (b) 상기 제공된 박막 상에 W의 폭을 가지는 하나 이상의 박막 트랜지스터의 적어도 일 부분을 상기 박막의 주기적 구조 λ에 대하여 θ의 각도로 경사지게 배치하는 단계를 포함하며,
    여기서, W sin(θ) = mλ (m은 실질적으로 정수임)인 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 박막을 제공하는 단계가 순차적 측면 응고 공정에 의하여 형성된 다결정성 실리콘 박막을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    상기 하나 이상의 박막 트랜지스터의 적어도 일 부분이, W의 폭을 가지는 액티브 채널 영역을 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, m이 정수인 것을 특징으로 하는 방법.
  12. 제10항에 있어서, m이 정수 1인 것을 특징으로 하는 방법.
  13. 실질적으로 균일한 미세구조의 두 개 이상의 다결정성 실리콘 박막 트랜지스터를 포함하는 소자로서,
    (a) 적어도 첫번째 방향에서 주기적인 입자 구조를 가지는 다결정성 실리콘 박막; 및
    (b) 상기 박막의 주기적 입자 구조에 대하여 각각 경사지게 상기 박막 상에 배치된 두 개 이상의 박막 트랜지스터 부분을 포함하며,
    상기 박막 트랜지스터 부분에서, 장 결정 경계의 수가 실질적으로 균일한 것을 특징으로 하는 소자.
  14. 제13항에 있어서, 상기 다결정성 실리콘 박막이 순차적 측면 응고 공정에 의해 형성된 박막을 포함하는 것을 특징으로 하는 소자.
  15. 제13항에 있어서, 상기 두 개 이상의 박막 트랜지스터의 부분이, W의 폭을 가지는 액티브 채널 영역을 포함하는 것을 특징으로 하는 소자.
  16. 제15항에 있어서, 상기 박막의 주기적 구조가 λ이고, m이 변수이며, 상기 액티브 채널 영역이 상기 박막의 주기적 구조에 대하여 θ의 각도로 경사지며, W sin(θ) = mλ인 것을 특징으로 하는 소자.
  17. 삭제
  18. 제16항에 있어서, m이 정수인 것을 특징으로 하는 소자.
  19. 제16항에 있어서, m이 정수 1인 것을 특징으로 하는 소자.
KR1020047002791A 2001-08-27 2002-08-27 미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법 KR100916281B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31518101P 2001-08-27 2001-08-27
US60/315,181 2001-08-27
PCT/US2002/027246 WO2003018882A1 (en) 2001-08-27 2002-08-27 Improved polycrystalline tft uniformity through microstructure mis-alignment

Publications (2)

Publication Number Publication Date
KR20040036739A KR20040036739A (ko) 2004-04-30
KR100916281B1 true KR100916281B1 (ko) 2009-09-10

Family

ID=23223255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002791A KR100916281B1 (ko) 2001-08-27 2002-08-27 미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법

Country Status (6)

Country Link
US (1) US7160763B2 (ko)
JP (1) JP2005525689A (ko)
KR (1) KR100916281B1 (ko)
CN (1) CN1330797C (ko)
TW (1) TW556350B (ko)
WO (1) WO2003018882A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
TW521387B (en) * 2000-10-10 2003-02-21 Univ Columbia Method and apparatus for processing thin metal layers
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
JP2005525689A (ja) 2001-08-27 2005-08-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
AU2003258288A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for processing a thin film sample and thin film structure
KR101058464B1 (ko) * 2002-08-19 2011-08-24 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR20050047103A (ko) * 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101368570B1 (ko) * 2005-08-16 2014-02-27 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막의 고수율 결정화
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
JP4169072B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
US8614471B2 (en) * 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
EP2212913A4 (en) 2007-11-21 2013-10-30 Univ Columbia SYSTEMS AND METHODS FOR PREPARING EPITAXY TEXTURED THICK FILMS
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
TWI361492B (en) * 2008-07-25 2012-04-01 Au Optronics Corp Thin film transistor substrate, electric apparatus, and method for fabricating the same
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia SYSTEMS AND METHODS FOR CRYSTALLIZATION OF THIN FILMS
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
CN104465673B (zh) * 2014-12-30 2018-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977104A (en) 1988-06-01 1990-12-11 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device by filling hollows with thermally decomposed doped and undoped polysilicon
US6162711A (en) 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
US6322625B2 (en) 1996-05-28 2001-11-27 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ko) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4456371A (en) * 1982-06-30 1984-06-26 International Business Machines Corporation Optical projection printing threshold leveling arrangement
US4691983A (en) * 1983-10-14 1987-09-08 Hitachi, Ltd. Optical waveguide and method for making the same
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
US4793694A (en) * 1986-04-23 1988-12-27 Quantronix Corporation Method and apparatus for laser beam homogenization
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP2569711B2 (ja) * 1988-04-07 1997-01-08 株式会社ニコン 露光制御装置及び該装置による露光方法
US5523193A (en) * 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5453594A (en) * 1993-10-06 1995-09-26 Electro Scientific Industries, Inc. Radiation beam position and emission coordination system
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US6130009A (en) * 1994-01-03 2000-10-10 Litel Instruments Apparatus and process for nozzle production utilizing computer generated holograms
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW303526B (ko) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5844588A (en) * 1995-01-11 1998-12-01 Texas Instruments Incorporated DMD modulated continuous wave light source for xerographic printer
CA2217018C (en) * 1995-04-26 2006-10-17 Minnesota Mining And Manufacturing Company Method and apparatus for step and repeat exposures
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US5986807A (en) * 1997-01-13 1999-11-16 Xerox Corporation Single binary optical element beam homogenizer
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US6072631A (en) * 1998-07-09 2000-06-06 3M Innovative Properties Company Diffractive homogenizer with compensation for spatial coherence
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
US6326186B1 (en) * 1998-10-15 2001-12-04 Novozymes A/S Method for reducing amino acid biosynthesis inhibiting effects of a sulfonyl-urea based compound
US6081381A (en) * 1998-10-26 2000-06-27 Polametrics, Inc. Apparatus and method for reducing spatial coherence and for improving uniformity of a light beam emitted from a coherent light source
US6313435B1 (en) * 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
US6120976A (en) * 1998-11-20 2000-09-19 3M Innovative Properties Company Laser ablated feature formation method
KR100290787B1 (ko) * 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
DE60029151T2 (de) * 1999-03-01 2007-05-31 Fuji Photo Film Co., Ltd., Minami-Ashigara Photoelektrochemische Zelle mit einem Elektrolyten aus Flüssigkristallverbindungen
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
TW521387B (en) * 2000-10-10 2003-02-21 Univ Columbia Method and apparatus for processing thin metal layers
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
US6582827B1 (en) * 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
US6621044B2 (en) * 2001-01-18 2003-09-16 Anvik Corporation Dual-beam materials-processing system
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
JP2004520715A (ja) * 2001-04-19 2004-07-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
JP2005525689A (ja) 2001-08-27 2005-08-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977104A (en) 1988-06-01 1990-12-11 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device by filling hollows with thermally decomposed doped and undoped polysilicon
US6322625B2 (en) 1996-05-28 2001-11-27 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6162711A (en) 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing

Also Published As

Publication number Publication date
US20050034653A1 (en) 2005-02-17
KR20040036739A (ko) 2004-04-30
JP2005525689A (ja) 2005-08-25
TW556350B (en) 2003-10-01
WO2003018882A1 (en) 2003-03-06
CN1547626A (zh) 2004-11-17
US7160763B2 (en) 2007-01-09
CN1330797C (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100916281B1 (ko) 미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법
US7318866B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) Laser-irradiated thin films having variable thickness
US6645454B2 (en) System and method for regulating lateral growth in laser irradiated silicon films
US20070007242A1 (en) Method and system for producing crystalline thin films with a uniform crystalline orientation
KR20070119725A (ko) 박막의 라인 스캔 순차적 횡방향 고형화
US7777226B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
KR20060046344A (ko) 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치
KR20120109496A (ko) 저온 폴리실리콘막의 형성 장치 및 방법
KR20060048219A (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
US8009345B2 (en) Crystallization apparatus, crystallization method, device, and light modulation element
JP2002261016A (ja) 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
US20070148924A1 (en) Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
US20090134394A1 (en) Crystal silicon array, and manufacturing method of thin film transistor
US10937651B2 (en) Laser annealing method
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
KR100619197B1 (ko) 반도체 박막의 결정 성장 장치 및 결정 성장 방법
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
JPH1116836A (ja) 結晶化方法及び装置
KR20040073797A (ko) 박막 트랜지스터의 제조 방법
JP2004186559A (ja) 結晶質半導体膜およびその製造方法
JP2008147236A (ja) 結晶化装置およびレーザ加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee