JP2004186559A - 結晶質半導体膜およびその製造方法 - Google Patents
結晶質半導体膜およびその製造方法 Download PDFInfo
- Publication number
- JP2004186559A JP2004186559A JP2002353801A JP2002353801A JP2004186559A JP 2004186559 A JP2004186559 A JP 2004186559A JP 2002353801 A JP2002353801 A JP 2002353801A JP 2002353801 A JP2002353801 A JP 2002353801A JP 2004186559 A JP2004186559 A JP 2004186559A
- Authority
- JP
- Japan
- Prior art keywords
- crystal grains
- predetermined direction
- semiconductor film
- region
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】従来よりも高性能な結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置を提供する。
【解決手段】本発明の結晶質半導体膜は複数の結晶粒を含んでおり、この複数の結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒が、面積基準で全体の70%以上を占めている。
【選択図】 図1
【解決手段】本発明の結晶質半導体膜は複数の結晶粒を含んでおり、この複数の結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒が、面積基準で全体の70%以上を占めている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置に関する。
【0002】
【従来の技術】
近年、薄膜トランジスタ(以下、「TFT」という)に代表される半導体素子が広く利用されている。TFTに利用される半導体膜として、アモルファスシリコンを用いることは簡便であるが、キャリアの移動度が小さく、高速動作が要求されるTFTに利用できないという問題がある。高いTFT特性を得るには、結晶質シリコン膜を利用すればよい。
【0003】
結晶質シリコン膜の1つに多結晶シリコン膜がある。多結晶シリコン膜を形成する方法として、アモルファスシリコン膜を600℃前後で熱処理することによって結晶成長させる方法(固相成長法)、または、アモルファスシリコン膜をエキシマレーザ照射することによって溶融(再)結晶化させる方法(エキシマレーザアニール法)が知られている。エキシマレーザアニール法による多結晶シリコン膜の形成は、ガラス基板も可能であるため、大面積基板による低温プロセスの多結晶シリコンTFTの製造に実用化されている。
【0004】
例えば特許文献1は、アモルファスシリコンまたは多結晶シリコン薄膜に紫外線レーザーをパルス状に照射しながら走査し、レーザービームの照射位置を順次ずらしていくことにより、多結晶シリコン薄膜を得る方法を開示している。また、特許文献2は、アモルファスシリコンに対するレーザビームの照射回数を制御することにより、高いスループットで多結晶シリコン薄膜を得る方法を開示している。
【0005】
上記2つの特許文献に説明された方法によれば、最終的に得られる多結晶シリコン薄膜は、結晶粒の<001>方位が膜表面の法線方向と略平行であることが説明されている。
【0006】
【特許文献1】
特開平10−41234号公報(図1および請求項1)
【特許文献2】
特開2002−93854号公報(図2および請求項2)
【0007】
【発明が解決しようとする課題】
しかしながら、近年の技術の高度化により、より優れた特性を備える半導体装置を作製できる結晶質半導体膜が求められている。
【0008】
本発明は上記の課題に鑑みてなされたものであり、より高性能な結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の結晶質半導体膜は、複数の結晶粒を含む結晶質半導体膜であって、前記複数の結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒が、面積基準で全体の70%以上を占めており、これにより上記の課題が解決される。
【0010】
前記複数の結晶粒のそれぞれの間に形成されている粒界の延びる方向が、前記所定の方向から±10°以内にあることが好ましい。
【0011】
例えば、上記結晶質半導体膜は30nmを超える膜厚を有する。
【0012】
上記結晶質半導体膜は、例えば、シリコンを含んでいる。
【0013】
本発明の半導体装置は、上述の結晶質半導体膜を備え、キャリアの移動方向が前記所定の方向に略平行であるように構成されていることが好ましい。
【0014】
チャネル方向が前記所定の方向に略平行に配置されたトランジスタを備えることが好ましい。
【0015】
本発明の表示装置は、上記半導体装置を備えることが好ましい。
【0016】
本発明の結晶質半導体膜の製造方法は、絶縁基板の主面に非晶質状態にある半導体膜を形成する工程と、前記半導体膜の第1領域にエネルギーを付与することによって、前記第1領域に、複数の結晶粒を形成する第1結晶化工程と、前記第1結晶化工程の後に、前記第1領域から所定の方向に第1の距離だけ離間した第2領域にエネルギーを付与することによって、前記複数の結晶粒のうちの少なくとも一部の結晶粒を前記所定の方向に成長させる工程であって、前記第1の距離は、前記第1結晶化工程によって形成された前記複数の結晶粒の前記所定の方向の長さよりも短い、第2結晶化工程と、前記第2結晶化工程の後に、前記第2領域から前記所定の方向に向かって第2の距離ずつ離間した複数の領域のそれぞれに、前記第2領域から前記所定の方向に向かって順次、エネルギーを付与することによって、前記複数の結晶粒のうちの前記少なくとも一部の結晶粒を前記所定の方向にさらに成長させる第3結晶化工程であって、前記第2の距離は、直前の結晶化工程における前記少なくとも一部の結晶粒の前記所定の方向における成長距離よりも短い、第3結晶化工程とを包含し、前記複数の結晶粒のうちの前記少なくとも一部の結晶粒は、<001>方位が膜面内の前記所定の方向から±10°以内にあり、これにより上記の課題が解決される。
【0017】
前記エネルギー付与は、パルスレーザビームを前記所定の方向にステップ走査することによって実行されることが好ましい。
【0018】
前記第1および第2の距離は約0.5μm以上であることが好ましい。
【0019】
例えば前記第1領域の前記所定の方向の長さが約3μmのとき、前記第1および第2の距離が約1.5μm以下であることが好ましい。
【0020】
【発明の実施の形態】
以下、シリコン膜を例に本発明の実施形態を説明する。なお、本発明は、シリコン薄膜に限らず、ゲルマニウム、またはガリウムなどを含む様々な半導体膜に広く適用することができる。
【0021】
本実施形態の結晶質シリコン膜は複数の結晶粒を含んでいる。この結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒は、面積基準で全体の70%以上を占めている。すなわち、本実施形態の結晶質シリコン膜は、<001>方位が一方向に優先配向している。優先配向する方向は、典型的にはエキシマレーザの走査方向である。
【0022】
なお後述するが、1枚の基板の上に複数の結晶質半導体膜を形成してもよい。すなわち、例えば基板上に形成された非晶質半導体膜に、エキシマレーザの照射によって本実施形態の結晶質シリコン膜を作製する場合、領域ごとにエキシマレーザの走査方向を異ならせることによって、同一基板上に優先配向方向のそれぞれ異なる複数の結晶質半導体膜を形成してもよい。
【0023】
本実施形態の結晶質シリコン膜を用いて、キャリアの移動方向が上記所定の方向に略平行であるように半導体装置を構成すれば、従来の多結晶シリコン膜を用いた場合に比べて、キャリアの移動度が高く、しきい値電圧の低い、高性能な半導体装置を得ることができる。例えば本実施形態の結晶質シリコン膜は、優先配向方向に約600〜700cm2/Vsの電子移動度を有する。これは、一般的な低温多結晶シリコンの電子移動度(約50〜100cm2/Vs)の約6〜10倍の大きさである。
【0024】
具体的には、本実施形態の結晶質シリコン膜を用いて、チャネル方向が上記所定の方向に略平行に配置されるようにトランジスタを作製することによって、従来よりも高性能なトランジスタを得ることができる。
【0025】
好ましい実施形態では、隣接する結晶粒の間に形成されている粒界の延びる方向は、上記所定の方向から±10°以内にある。すなわち、結晶質シリコン膜に形成される粒界の延びる方向が一定の狭い範囲内に制御されている。従って、1枚の結晶質シリコン膜を用いて、特性のばらつきが抑制された、高性能な半導体素子を高密度で作製することができる。この結晶質シリコン膜は、例えば表示装置に好適に利用される。例えば、この結晶質シリコン膜は、アクティブマトリクス型液晶表示装置の画素TFTや、駆動回路のTFTを作製するのに好適に用いられる。また、特に、高性能なTFTを高密度で作製することができるため、高精細な表示装置や、液晶ドライバIC、コントローラー、およびは電源用IC等の様々な機能部品を同一パネル上に形成したシステム液晶表示装置に好適に用いられる。
【0026】
以下、図1を参照しながら、本実施形態の結晶質シリコン膜の好ましい製造方法を説明する。以下の説明では、パルスレーザビームを用いてシリコン膜にエネルギーを付与する例を示すが、これに限られず、他の光源(例えば紫外線ランプ)や荷電粒子ビーム(例えば電子線)などを用いることもできる。
【0027】
まず図1(a)に示すように、絶縁基板2の主面に非晶質状態にあるシリコン膜6を所定の膜厚で形成する。基板2には例えばガラス基板を使用することができる。また、基板2とシリコン膜6との間に保護膜としてSiO2膜を形成してもよい。
【0028】
SiO2膜は例えば、プラズマCVD(化学気相成長)法により、TEOS(テトラエトキシシラン)ガスおよびO3ガスを用いて、ガラス基板上の全面にわたって200nmの膜厚で均一に形成される。続いて、例えばプラズマCVD法により、Si2H6ガスおよびH2ガスを用いて、SiO2膜の全面に非晶質シリコン膜が形成される。後述するが、例えばシリコン膜の膜厚を30nmを超えるように形成した場合、優れた特性を備える結晶質シリコン膜を作製できる。また、膜厚が大きいほど結晶成長が安定化し、結晶質シリコン膜の特性をより向上できる。
【0029】
次に、図1(b)に示すように、例えば長方形状のビームプロファイルを有するレーザビーム8を、シリコン膜6の所定の領域(第1領域)10Aに照射する。レーザとして、例えばXeClエキシマレーザ(波長308nm)が使用される。上記長方形状のビームプロファイルは例えばスリットを用いて形成され、短辺の長さは例えば約3μmである。長辺の長さは一般に基板のサイズに応じて設定され、例えば数100mmのオーダーである。このレーザビーム8の照射により、長方形状の第1領域10の端辺(短辺および長辺)は溶融領域と非溶融領域との境界となり、端辺から第1領域10の中央に向かって上昇するような温度分布が形成される。より低温部分から固化(結晶化)が起こるため、例えば、第1領域10の長辺近傍から結晶粒14が形成される(第1結晶化工程)。
【0030】
以下の説明では、レーザビーム8の走査方向に対するビームプロファイルの後部に形成される溶融領域と非溶融領域との境界(第1領域の一方の長辺。「トレーリングエッジ」)に形成される結晶粒14だけについて説明するが、実際には結晶粒14は、ビームプロファイルの後部および前部の両方に形成される溶融領域と非溶融領域との境界(第1領域の対向する2つの長辺)近傍から形成される。図2(a)では、最初に照射したレーザビーム8のトレーリングエッジ12近傍に最初に形成された結晶粒14だけを図示している。
【0031】
なお、図2では簡単のために膜面内の方向を示しているが、図2(a)の場合、結晶粒14の<001>方位は実際には、3次元的にほぼランダムな方向を向いている。図2(a)、(b)および(c)では、各結晶粒14の<001>方位を各結晶粒14内の矢印16の向く方向で示している。図2(a)では、結晶粒14の<001>方位を示す矢印16が、ビームプロファイルの短辺方向だけでなく、その他の様々の方向を向いていることを示している。
【0032】
次に、図1(c)に示すように、レーザビーム8を第1領域10から所定の方向(矢印18の方向。以下、レーザビームの走査方向18と称する場合がある。)に所定の距離20だけ相対的に移動させて、第1領域10から方向18に距離20だけ離間した第2領域10Bにレーザビーム8を照射する。方向18は、例えばレーザビーム8のビームプロファイルの短辺に平行な方向である。このレーザビーム8の照射により、図2(b)に示すように、上述の第1結晶化工程によって形成された結晶粒14のうちの少なくとも一部の結晶粒を、レーザビーム8の走査方向18と平行な方向に成長させる(第2結晶化工程)。このとき、第1領域10Aと第2領域10Bとの離間距離20(以下、走査ピッチ20と称する場合がある。)は、第1結晶化工程によって形成された結晶粒14の長さ(レーザビームの走査方向18)よりも短くなるように設定されている。
【0033】
本実施形態では第2結晶化工程において、図2(a)に示した第1結晶化工程で最初に形成された結晶粒14の一部分を溶融するようにレーザビームを照射する。溶融した部分が結晶化する際、トレーリングエッジ12付近から結晶化が進行し、最初に形成された結晶粒14が成長する。従って、図2(b)に示したように、最初に形成された結晶粒14の結晶方位を維持した状態で、それぞれの結晶粒がレーザビーム8の走査方向18と平行な方向に成長する。
【0034】
次に、図1(d)に示すように、第2領域10Bから上記所定の方向18に向かってレーザビーム8を上記所定の距離20ずつステップ走査する。このレーザビーム8のステップ走査により、第2領域10Bから上記所定の距離20ずつ離間した領域10C、10D、10E・・・10Iのそれぞれに、第2領域10Bから所定の方向18に向かって順次、レーザビーム8を照射する。レーザビーム8の照射により、図2(c)に示すように、結晶粒14をレーザビームの走査方向18にさらに成長させる(第3結晶化工程)。結晶粒の(001)面の成長速度は他の結晶面よりも大きいので、図2(c)に示すように、見かけ上、複数の結晶粒14のうち、<001>方位が膜面内の所定の方向18である結晶粒14Aが優先的に成長する。このメカニズムは不明であるが、結晶粒の(001)面の単位面積あたりの原子密度が、他の結晶面に比べて小さいためであると推測される。
【0035】
例えばSiO2膜4を表面に形成したガラス基板2上にシリコン膜6を形成し、レーザビーム8のビームプロファイルの短辺の長さを約3μmとした場合、走査ピッチ20は約1.5μm以下に設定されることが好ましい。走査ピッチの下限値は、スループットを考慮すると約0.5μmに設定することが好ましい。
【0036】
以上の工程により、<001>方位が、膜面内に規定される所定の方向18から±10°以内にある結晶粒14Aが、面積基準で全体の70%以上を占める結晶質シリコン膜が得られる。
【0037】
得られた結晶質シリコン膜において、最初に照射したビームプロファイルのトレーリングエッジ12付近は結晶粒の配向状態が不均一であるため、この不均一な領域以外の領域を用いて、半導体素子などを作製することが好ましい。
【0038】
上記の説明では、第2結晶化工程におけるレーザビームの走査ピッチ(図1(c)の走査ピッチ20)と、第3結晶化工程におけるレーザビームの走査ピッチ(図1(d)の走査ピッチ20)とを同一の大きさとし、さらに、第3結晶化工程におけるレーザビームの走査ピッチの全てを同一の大きさとする場合を例示したが、これに限られない。例えば、第2結晶化工程におけるレーザビームの走査ピッチと、第3結晶化工程におけるレーザビームの走査ピッチとが異なっていても良い。また第3結晶化工程において例えば、最初に照射したビームプロファイルのトレーリングエッジ12から走査方向18に進むにつれて、レーザビームの走査ピッチを段階的に大きくしても良い。
【0039】
また、上記の説明では、最初に照射したレーザビーム8の走査方向に対するビームプロファイルの後部に形成されたトレーリングエッ12近傍に形成された結晶粒14を成長させる場合を例示したが、ビームプロファイルの前部に形成されたトレーリングエッジ近傍に形成される結晶粒を成長させてもよい。
【0040】
また、上記の説明では、基板の全面を、同一方向にレーザビームを走査させて、1枚の結晶質シリコン膜を作製する場合を例示したが、本実施形態の製造方法はこれに限られない。同一基板上の領域ごとにエキシマレーザの走査方向を異ならせることによって、同一基板上に優先配向方向のそれぞれ異なる複数の結晶質半導体膜を形成してもよい。
【0041】
面内に複数の所定の方向が規定されている結晶質シリコン膜を用いれば、チャネル方向の互いに異なる高性能なTFTを形成できる。具体的には、アクティブマトリクス型液晶表示装置に用いる場合、複数のTFTがマトリクス状に形成される画素領域と、駆動回路のTFTが形成される端子領域とで、上記所定の方向18が異なるように形成することができる。
【0042】
なお、上記の説明では結晶質シリコン膜の製造方法を例示したが、この方法を適用することにより、シリコン以外の様々な結晶質半導体膜を製造することができる。
【0043】
次に、上述の製造方法を用いて得られた結晶質シリコン膜をより具体的に説明する。以下に例示する本実施形態の結晶質シリコン膜は、膜厚がそれぞれ30nm、および50nmの2種類の結晶質シリコン膜である。これらの結晶質シリコン膜はいずれも、膜厚200nmのSiO2膜4を表面に有するガラス基板2上に形成されている。これらの結晶質シリコン膜の製造に際しては、短辺が3μm、長辺が数100mmの長方形のビームプロファイルを有するエキシマレーザビーム(波長308nm)を、ピッチ0.5μmで走査した。なお、比較のために、上記と同様の条件を用いて製造された膜厚100nmの結晶質シリコン膜についても説明する。
【0044】
上記3種類の結晶質シリコン膜をEBSP(Electron Backscattering Patten)法によって解析した。
【0045】
まず、EBSP法を簡単に説明する。
【0046】
EBSP法は、走査型電子顕微鏡(SEM:Scanning Electron Microscopy)に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である。結晶中に入射した電子線が非弾性散乱すると、そこから球面波電子線が発生し、このうちブラッグの回折条件を満たす結晶面で弾性散乱されて菊池線が形成される。菊地パターンは結晶構造や結晶方位を鋭敏に反映するので、菊地パターンを解析することにより、結晶方位を解析することができる。
【0047】
次に、図3から図6を参照しながら、各結晶質シリコン膜の解析結果を説明する。なお、図3に示す結晶質シリコン膜の解析範囲は幅8μm、長さ20μmの長方形状の領域であり、図4、5および6に示す結晶質シリコン膜の解析範囲は幅5μm、長さ20μmの長方形状の領域である。上記幅はビームプロファイルの長辺方向に対応し、長さは、最初に照射したレーザビームによって形成されたトレーリングエッジからレーザビームの走査方向18に対応している。
【0048】
図3(a)は、膜厚50nmの結晶質シリコン膜のSEM写真であり、図3(b)は図3(a)に対応する領域の結晶方位分布を表示している。図3(b)は、レーザビームの走査方向18と平行な方向の結晶方位を表示しており、レーザビームの走査方向18と平行な方向の結晶方位が<001>方位である領域のみを白色で表示している。図中の矢印の方向はレーザビームの走査方向を示している。図3(a)および(b)の最上端部は、最初に照射したレーザビームによって形成されたトレーリングエッジに対応している。
【0049】
図3(b)より、最初に照射したレーザビームによって形成されたトレーリングエッジ近傍では、レーザビームの走査方向18と平行な方向の結晶方位が<001>方位でない結晶粒が多く形成されていることがわかる。また、結晶粒のサイズが小さく、粒界の数が多い。
【0050】
一方、上記トレーリングエッジからレーザビームの走査方向18に進むにつれて、レーザビームの走査方向と平行な方向の結晶方位が<001>方位である結晶粒が、優先的に、レーザビームの走査方向と平行な方向に長く延びて形成されていることがわかる。
【0051】
図4は、3種の結晶質シリコン膜の配向比率をレーザビームの走査方向と平行な方向に測定した結果を示す。横軸は、最初に照射したレーザビームによって形成されたトレーリングエッジからの距離を示し、縦軸は<001>方位がレーザビームの走査方向と平行である結晶粒の占める面積比率(配向比率)を示している。
【0052】
図4より、膜厚が50nmおよび100nmの結晶質シリコン膜は、上記トレーリングエッジからレーザビームの走査方向と平行な方向に向かうに従って、<001>方位がレーザビームの走査方向と平行である結晶粒の占める面積比率が急激に高くなっていることが分かる。
【0053】
図5および図6は、それぞれ、膜厚が50nmの結晶質シリコン膜および膜厚が30nmのシリコン膜の結晶方位の分布を示すグラフである。横軸は、レーザビームの走査方向18に対する結晶粒の<001>方位の角度であり、縦軸は測定面積に対する面積比率(配向比率、1が100%を示す)を示している。
【0054】
図5より、膜厚が50nmの結晶質シリコン膜の場合、結晶質シリコン膜に含まれる結晶粒のうち、<001>方位がレーザビームの走査方向から±10°以内にある結晶粒が、面積基準で全体の約90%を占めていることがわかる。膜厚100nmの結晶質シリコン膜の測定結果は図示しないが、図5に示した膜厚50nmの結晶質シリコン膜に比べてさらに良好な結果が得られた。
【0055】
一方、図6より、膜厚が30nmのシリコン膜の場合、シリコン膜に含まれる結晶粒のうち、<001>方位がレーザビームの走査方向から±10°以内にある結晶粒は、面積基準で全体の約5%以下を占めるにすぎないことがわかる。
【0056】
なお、溶融したシリコンが冷却固化する際の温度分布、冷却速度分布は、結晶粒の(001)面の成長が優先的に起こるか否かに影響していると考えられる。すなわち、所望の配向度を有する結晶質シリコン膜を得るための好ましいレーザビームの条件(強度プロファイル、大きさ、またはステップ間隔など)は、下地膜4の膜厚や、基板2の温度変化などに影響されて変化する。例えば溶融したシリコンが冷却固化する際の速さを遅くすれば、レーザビームのステップ間隔を大きくすることができる。なお、溶融したシリコンが冷却固化する際の速さを遅くするには、例えばレーザ光によってシリコン膜を局所的に加熱することが好ましい。この場合、シリコン膜全体を加熱するよりも、スループットの低下を抑制できる。以上説明したように、レーザビームの最適な条件は、例えば図3から図6を参照して説明したように実験的に求められる。
【0057】
【発明の効果】
本発明により、従来よりも高性能な結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置が提供される。
【0058】
本発明によると、優れた特性を備える結晶質半導体膜が得られるので、表示装置の画素TFTや駆動回路のTFTをはじめ、ダイオード、メモリなど、半導体膜を用いる種々の素子の特性を向上することができる。
【図面の簡単な説明】
【図1】(a)、(b)、(c)、および(d)は、本実施形態の結晶質シリコン膜の製造方法を説明するための図である。
【図2】(a)、(b)および(c)は、本実施形態の結晶質シリコン膜の製造方法を説明するための図である。
【図3】(a)は本実施形態の結晶質シリコン膜のSEM写真であり、(b)は(a)に対応する領域の結晶方位分布を示す図である。
【図4】本実施形態および比較例の結晶質シリコン膜の配向比率を測定した結果を示す図である。
【図5】本実施形態の結晶質シリコン膜の結晶方位の分布を示すグラフである。
【図6】比較例のシリコン膜の結晶方位の分布を示すグラフである。
【符号の説明】
2 絶縁基板
4 SiO2膜
6 シリコン膜
8 レーザビーム
10 第1領域
12 トレーリングエッジ
14 結晶粒
16 結晶粒の<001>方位
18 レーザビームの走査方向、所定の方向
20 走査ピッチ、所定の距離
【発明の属する技術分野】
本発明は、結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置に関する。
【0002】
【従来の技術】
近年、薄膜トランジスタ(以下、「TFT」という)に代表される半導体素子が広く利用されている。TFTに利用される半導体膜として、アモルファスシリコンを用いることは簡便であるが、キャリアの移動度が小さく、高速動作が要求されるTFTに利用できないという問題がある。高いTFT特性を得るには、結晶質シリコン膜を利用すればよい。
【0003】
結晶質シリコン膜の1つに多結晶シリコン膜がある。多結晶シリコン膜を形成する方法として、アモルファスシリコン膜を600℃前後で熱処理することによって結晶成長させる方法(固相成長法)、または、アモルファスシリコン膜をエキシマレーザ照射することによって溶融(再)結晶化させる方法(エキシマレーザアニール法)が知られている。エキシマレーザアニール法による多結晶シリコン膜の形成は、ガラス基板も可能であるため、大面積基板による低温プロセスの多結晶シリコンTFTの製造に実用化されている。
【0004】
例えば特許文献1は、アモルファスシリコンまたは多結晶シリコン薄膜に紫外線レーザーをパルス状に照射しながら走査し、レーザービームの照射位置を順次ずらしていくことにより、多結晶シリコン薄膜を得る方法を開示している。また、特許文献2は、アモルファスシリコンに対するレーザビームの照射回数を制御することにより、高いスループットで多結晶シリコン薄膜を得る方法を開示している。
【0005】
上記2つの特許文献に説明された方法によれば、最終的に得られる多結晶シリコン薄膜は、結晶粒の<001>方位が膜表面の法線方向と略平行であることが説明されている。
【0006】
【特許文献1】
特開平10−41234号公報(図1および請求項1)
【特許文献2】
特開2002−93854号公報(図2および請求項2)
【0007】
【発明が解決しようとする課題】
しかしながら、近年の技術の高度化により、より優れた特性を備える半導体装置を作製できる結晶質半導体膜が求められている。
【0008】
本発明は上記の課題に鑑みてなされたものであり、より高性能な結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の結晶質半導体膜は、複数の結晶粒を含む結晶質半導体膜であって、前記複数の結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒が、面積基準で全体の70%以上を占めており、これにより上記の課題が解決される。
【0010】
前記複数の結晶粒のそれぞれの間に形成されている粒界の延びる方向が、前記所定の方向から±10°以内にあることが好ましい。
【0011】
例えば、上記結晶質半導体膜は30nmを超える膜厚を有する。
【0012】
上記結晶質半導体膜は、例えば、シリコンを含んでいる。
【0013】
本発明の半導体装置は、上述の結晶質半導体膜を備え、キャリアの移動方向が前記所定の方向に略平行であるように構成されていることが好ましい。
【0014】
チャネル方向が前記所定の方向に略平行に配置されたトランジスタを備えることが好ましい。
【0015】
本発明の表示装置は、上記半導体装置を備えることが好ましい。
【0016】
本発明の結晶質半導体膜の製造方法は、絶縁基板の主面に非晶質状態にある半導体膜を形成する工程と、前記半導体膜の第1領域にエネルギーを付与することによって、前記第1領域に、複数の結晶粒を形成する第1結晶化工程と、前記第1結晶化工程の後に、前記第1領域から所定の方向に第1の距離だけ離間した第2領域にエネルギーを付与することによって、前記複数の結晶粒のうちの少なくとも一部の結晶粒を前記所定の方向に成長させる工程であって、前記第1の距離は、前記第1結晶化工程によって形成された前記複数の結晶粒の前記所定の方向の長さよりも短い、第2結晶化工程と、前記第2結晶化工程の後に、前記第2領域から前記所定の方向に向かって第2の距離ずつ離間した複数の領域のそれぞれに、前記第2領域から前記所定の方向に向かって順次、エネルギーを付与することによって、前記複数の結晶粒のうちの前記少なくとも一部の結晶粒を前記所定の方向にさらに成長させる第3結晶化工程であって、前記第2の距離は、直前の結晶化工程における前記少なくとも一部の結晶粒の前記所定の方向における成長距離よりも短い、第3結晶化工程とを包含し、前記複数の結晶粒のうちの前記少なくとも一部の結晶粒は、<001>方位が膜面内の前記所定の方向から±10°以内にあり、これにより上記の課題が解決される。
【0017】
前記エネルギー付与は、パルスレーザビームを前記所定の方向にステップ走査することによって実行されることが好ましい。
【0018】
前記第1および第2の距離は約0.5μm以上であることが好ましい。
【0019】
例えば前記第1領域の前記所定の方向の長さが約3μmのとき、前記第1および第2の距離が約1.5μm以下であることが好ましい。
【0020】
【発明の実施の形態】
以下、シリコン膜を例に本発明の実施形態を説明する。なお、本発明は、シリコン薄膜に限らず、ゲルマニウム、またはガリウムなどを含む様々な半導体膜に広く適用することができる。
【0021】
本実施形態の結晶質シリコン膜は複数の結晶粒を含んでいる。この結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒は、面積基準で全体の70%以上を占めている。すなわち、本実施形態の結晶質シリコン膜は、<001>方位が一方向に優先配向している。優先配向する方向は、典型的にはエキシマレーザの走査方向である。
【0022】
なお後述するが、1枚の基板の上に複数の結晶質半導体膜を形成してもよい。すなわち、例えば基板上に形成された非晶質半導体膜に、エキシマレーザの照射によって本実施形態の結晶質シリコン膜を作製する場合、領域ごとにエキシマレーザの走査方向を異ならせることによって、同一基板上に優先配向方向のそれぞれ異なる複数の結晶質半導体膜を形成してもよい。
【0023】
本実施形態の結晶質シリコン膜を用いて、キャリアの移動方向が上記所定の方向に略平行であるように半導体装置を構成すれば、従来の多結晶シリコン膜を用いた場合に比べて、キャリアの移動度が高く、しきい値電圧の低い、高性能な半導体装置を得ることができる。例えば本実施形態の結晶質シリコン膜は、優先配向方向に約600〜700cm2/Vsの電子移動度を有する。これは、一般的な低温多結晶シリコンの電子移動度(約50〜100cm2/Vs)の約6〜10倍の大きさである。
【0024】
具体的には、本実施形態の結晶質シリコン膜を用いて、チャネル方向が上記所定の方向に略平行に配置されるようにトランジスタを作製することによって、従来よりも高性能なトランジスタを得ることができる。
【0025】
好ましい実施形態では、隣接する結晶粒の間に形成されている粒界の延びる方向は、上記所定の方向から±10°以内にある。すなわち、結晶質シリコン膜に形成される粒界の延びる方向が一定の狭い範囲内に制御されている。従って、1枚の結晶質シリコン膜を用いて、特性のばらつきが抑制された、高性能な半導体素子を高密度で作製することができる。この結晶質シリコン膜は、例えば表示装置に好適に利用される。例えば、この結晶質シリコン膜は、アクティブマトリクス型液晶表示装置の画素TFTや、駆動回路のTFTを作製するのに好適に用いられる。また、特に、高性能なTFTを高密度で作製することができるため、高精細な表示装置や、液晶ドライバIC、コントローラー、およびは電源用IC等の様々な機能部品を同一パネル上に形成したシステム液晶表示装置に好適に用いられる。
【0026】
以下、図1を参照しながら、本実施形態の結晶質シリコン膜の好ましい製造方法を説明する。以下の説明では、パルスレーザビームを用いてシリコン膜にエネルギーを付与する例を示すが、これに限られず、他の光源(例えば紫外線ランプ)や荷電粒子ビーム(例えば電子線)などを用いることもできる。
【0027】
まず図1(a)に示すように、絶縁基板2の主面に非晶質状態にあるシリコン膜6を所定の膜厚で形成する。基板2には例えばガラス基板を使用することができる。また、基板2とシリコン膜6との間に保護膜としてSiO2膜を形成してもよい。
【0028】
SiO2膜は例えば、プラズマCVD(化学気相成長)法により、TEOS(テトラエトキシシラン)ガスおよびO3ガスを用いて、ガラス基板上の全面にわたって200nmの膜厚で均一に形成される。続いて、例えばプラズマCVD法により、Si2H6ガスおよびH2ガスを用いて、SiO2膜の全面に非晶質シリコン膜が形成される。後述するが、例えばシリコン膜の膜厚を30nmを超えるように形成した場合、優れた特性を備える結晶質シリコン膜を作製できる。また、膜厚が大きいほど結晶成長が安定化し、結晶質シリコン膜の特性をより向上できる。
【0029】
次に、図1(b)に示すように、例えば長方形状のビームプロファイルを有するレーザビーム8を、シリコン膜6の所定の領域(第1領域)10Aに照射する。レーザとして、例えばXeClエキシマレーザ(波長308nm)が使用される。上記長方形状のビームプロファイルは例えばスリットを用いて形成され、短辺の長さは例えば約3μmである。長辺の長さは一般に基板のサイズに応じて設定され、例えば数100mmのオーダーである。このレーザビーム8の照射により、長方形状の第1領域10の端辺(短辺および長辺)は溶融領域と非溶融領域との境界となり、端辺から第1領域10の中央に向かって上昇するような温度分布が形成される。より低温部分から固化(結晶化)が起こるため、例えば、第1領域10の長辺近傍から結晶粒14が形成される(第1結晶化工程)。
【0030】
以下の説明では、レーザビーム8の走査方向に対するビームプロファイルの後部に形成される溶融領域と非溶融領域との境界(第1領域の一方の長辺。「トレーリングエッジ」)に形成される結晶粒14だけについて説明するが、実際には結晶粒14は、ビームプロファイルの後部および前部の両方に形成される溶融領域と非溶融領域との境界(第1領域の対向する2つの長辺)近傍から形成される。図2(a)では、最初に照射したレーザビーム8のトレーリングエッジ12近傍に最初に形成された結晶粒14だけを図示している。
【0031】
なお、図2では簡単のために膜面内の方向を示しているが、図2(a)の場合、結晶粒14の<001>方位は実際には、3次元的にほぼランダムな方向を向いている。図2(a)、(b)および(c)では、各結晶粒14の<001>方位を各結晶粒14内の矢印16の向く方向で示している。図2(a)では、結晶粒14の<001>方位を示す矢印16が、ビームプロファイルの短辺方向だけでなく、その他の様々の方向を向いていることを示している。
【0032】
次に、図1(c)に示すように、レーザビーム8を第1領域10から所定の方向(矢印18の方向。以下、レーザビームの走査方向18と称する場合がある。)に所定の距離20だけ相対的に移動させて、第1領域10から方向18に距離20だけ離間した第2領域10Bにレーザビーム8を照射する。方向18は、例えばレーザビーム8のビームプロファイルの短辺に平行な方向である。このレーザビーム8の照射により、図2(b)に示すように、上述の第1結晶化工程によって形成された結晶粒14のうちの少なくとも一部の結晶粒を、レーザビーム8の走査方向18と平行な方向に成長させる(第2結晶化工程)。このとき、第1領域10Aと第2領域10Bとの離間距離20(以下、走査ピッチ20と称する場合がある。)は、第1結晶化工程によって形成された結晶粒14の長さ(レーザビームの走査方向18)よりも短くなるように設定されている。
【0033】
本実施形態では第2結晶化工程において、図2(a)に示した第1結晶化工程で最初に形成された結晶粒14の一部分を溶融するようにレーザビームを照射する。溶融した部分が結晶化する際、トレーリングエッジ12付近から結晶化が進行し、最初に形成された結晶粒14が成長する。従って、図2(b)に示したように、最初に形成された結晶粒14の結晶方位を維持した状態で、それぞれの結晶粒がレーザビーム8の走査方向18と平行な方向に成長する。
【0034】
次に、図1(d)に示すように、第2領域10Bから上記所定の方向18に向かってレーザビーム8を上記所定の距離20ずつステップ走査する。このレーザビーム8のステップ走査により、第2領域10Bから上記所定の距離20ずつ離間した領域10C、10D、10E・・・10Iのそれぞれに、第2領域10Bから所定の方向18に向かって順次、レーザビーム8を照射する。レーザビーム8の照射により、図2(c)に示すように、結晶粒14をレーザビームの走査方向18にさらに成長させる(第3結晶化工程)。結晶粒の(001)面の成長速度は他の結晶面よりも大きいので、図2(c)に示すように、見かけ上、複数の結晶粒14のうち、<001>方位が膜面内の所定の方向18である結晶粒14Aが優先的に成長する。このメカニズムは不明であるが、結晶粒の(001)面の単位面積あたりの原子密度が、他の結晶面に比べて小さいためであると推測される。
【0035】
例えばSiO2膜4を表面に形成したガラス基板2上にシリコン膜6を形成し、レーザビーム8のビームプロファイルの短辺の長さを約3μmとした場合、走査ピッチ20は約1.5μm以下に設定されることが好ましい。走査ピッチの下限値は、スループットを考慮すると約0.5μmに設定することが好ましい。
【0036】
以上の工程により、<001>方位が、膜面内に規定される所定の方向18から±10°以内にある結晶粒14Aが、面積基準で全体の70%以上を占める結晶質シリコン膜が得られる。
【0037】
得られた結晶質シリコン膜において、最初に照射したビームプロファイルのトレーリングエッジ12付近は結晶粒の配向状態が不均一であるため、この不均一な領域以外の領域を用いて、半導体素子などを作製することが好ましい。
【0038】
上記の説明では、第2結晶化工程におけるレーザビームの走査ピッチ(図1(c)の走査ピッチ20)と、第3結晶化工程におけるレーザビームの走査ピッチ(図1(d)の走査ピッチ20)とを同一の大きさとし、さらに、第3結晶化工程におけるレーザビームの走査ピッチの全てを同一の大きさとする場合を例示したが、これに限られない。例えば、第2結晶化工程におけるレーザビームの走査ピッチと、第3結晶化工程におけるレーザビームの走査ピッチとが異なっていても良い。また第3結晶化工程において例えば、最初に照射したビームプロファイルのトレーリングエッジ12から走査方向18に進むにつれて、レーザビームの走査ピッチを段階的に大きくしても良い。
【0039】
また、上記の説明では、最初に照射したレーザビーム8の走査方向に対するビームプロファイルの後部に形成されたトレーリングエッ12近傍に形成された結晶粒14を成長させる場合を例示したが、ビームプロファイルの前部に形成されたトレーリングエッジ近傍に形成される結晶粒を成長させてもよい。
【0040】
また、上記の説明では、基板の全面を、同一方向にレーザビームを走査させて、1枚の結晶質シリコン膜を作製する場合を例示したが、本実施形態の製造方法はこれに限られない。同一基板上の領域ごとにエキシマレーザの走査方向を異ならせることによって、同一基板上に優先配向方向のそれぞれ異なる複数の結晶質半導体膜を形成してもよい。
【0041】
面内に複数の所定の方向が規定されている結晶質シリコン膜を用いれば、チャネル方向の互いに異なる高性能なTFTを形成できる。具体的には、アクティブマトリクス型液晶表示装置に用いる場合、複数のTFTがマトリクス状に形成される画素領域と、駆動回路のTFTが形成される端子領域とで、上記所定の方向18が異なるように形成することができる。
【0042】
なお、上記の説明では結晶質シリコン膜の製造方法を例示したが、この方法を適用することにより、シリコン以外の様々な結晶質半導体膜を製造することができる。
【0043】
次に、上述の製造方法を用いて得られた結晶質シリコン膜をより具体的に説明する。以下に例示する本実施形態の結晶質シリコン膜は、膜厚がそれぞれ30nm、および50nmの2種類の結晶質シリコン膜である。これらの結晶質シリコン膜はいずれも、膜厚200nmのSiO2膜4を表面に有するガラス基板2上に形成されている。これらの結晶質シリコン膜の製造に際しては、短辺が3μm、長辺が数100mmの長方形のビームプロファイルを有するエキシマレーザビーム(波長308nm)を、ピッチ0.5μmで走査した。なお、比較のために、上記と同様の条件を用いて製造された膜厚100nmの結晶質シリコン膜についても説明する。
【0044】
上記3種類の結晶質シリコン膜をEBSP(Electron Backscattering Patten)法によって解析した。
【0045】
まず、EBSP法を簡単に説明する。
【0046】
EBSP法は、走査型電子顕微鏡(SEM:Scanning Electron Microscopy)に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手法である。結晶中に入射した電子線が非弾性散乱すると、そこから球面波電子線が発生し、このうちブラッグの回折条件を満たす結晶面で弾性散乱されて菊池線が形成される。菊地パターンは結晶構造や結晶方位を鋭敏に反映するので、菊地パターンを解析することにより、結晶方位を解析することができる。
【0047】
次に、図3から図6を参照しながら、各結晶質シリコン膜の解析結果を説明する。なお、図3に示す結晶質シリコン膜の解析範囲は幅8μm、長さ20μmの長方形状の領域であり、図4、5および6に示す結晶質シリコン膜の解析範囲は幅5μm、長さ20μmの長方形状の領域である。上記幅はビームプロファイルの長辺方向に対応し、長さは、最初に照射したレーザビームによって形成されたトレーリングエッジからレーザビームの走査方向18に対応している。
【0048】
図3(a)は、膜厚50nmの結晶質シリコン膜のSEM写真であり、図3(b)は図3(a)に対応する領域の結晶方位分布を表示している。図3(b)は、レーザビームの走査方向18と平行な方向の結晶方位を表示しており、レーザビームの走査方向18と平行な方向の結晶方位が<001>方位である領域のみを白色で表示している。図中の矢印の方向はレーザビームの走査方向を示している。図3(a)および(b)の最上端部は、最初に照射したレーザビームによって形成されたトレーリングエッジに対応している。
【0049】
図3(b)より、最初に照射したレーザビームによって形成されたトレーリングエッジ近傍では、レーザビームの走査方向18と平行な方向の結晶方位が<001>方位でない結晶粒が多く形成されていることがわかる。また、結晶粒のサイズが小さく、粒界の数が多い。
【0050】
一方、上記トレーリングエッジからレーザビームの走査方向18に進むにつれて、レーザビームの走査方向と平行な方向の結晶方位が<001>方位である結晶粒が、優先的に、レーザビームの走査方向と平行な方向に長く延びて形成されていることがわかる。
【0051】
図4は、3種の結晶質シリコン膜の配向比率をレーザビームの走査方向と平行な方向に測定した結果を示す。横軸は、最初に照射したレーザビームによって形成されたトレーリングエッジからの距離を示し、縦軸は<001>方位がレーザビームの走査方向と平行である結晶粒の占める面積比率(配向比率)を示している。
【0052】
図4より、膜厚が50nmおよび100nmの結晶質シリコン膜は、上記トレーリングエッジからレーザビームの走査方向と平行な方向に向かうに従って、<001>方位がレーザビームの走査方向と平行である結晶粒の占める面積比率が急激に高くなっていることが分かる。
【0053】
図5および図6は、それぞれ、膜厚が50nmの結晶質シリコン膜および膜厚が30nmのシリコン膜の結晶方位の分布を示すグラフである。横軸は、レーザビームの走査方向18に対する結晶粒の<001>方位の角度であり、縦軸は測定面積に対する面積比率(配向比率、1が100%を示す)を示している。
【0054】
図5より、膜厚が50nmの結晶質シリコン膜の場合、結晶質シリコン膜に含まれる結晶粒のうち、<001>方位がレーザビームの走査方向から±10°以内にある結晶粒が、面積基準で全体の約90%を占めていることがわかる。膜厚100nmの結晶質シリコン膜の測定結果は図示しないが、図5に示した膜厚50nmの結晶質シリコン膜に比べてさらに良好な結果が得られた。
【0055】
一方、図6より、膜厚が30nmのシリコン膜の場合、シリコン膜に含まれる結晶粒のうち、<001>方位がレーザビームの走査方向から±10°以内にある結晶粒は、面積基準で全体の約5%以下を占めるにすぎないことがわかる。
【0056】
なお、溶融したシリコンが冷却固化する際の温度分布、冷却速度分布は、結晶粒の(001)面の成長が優先的に起こるか否かに影響していると考えられる。すなわち、所望の配向度を有する結晶質シリコン膜を得るための好ましいレーザビームの条件(強度プロファイル、大きさ、またはステップ間隔など)は、下地膜4の膜厚や、基板2の温度変化などに影響されて変化する。例えば溶融したシリコンが冷却固化する際の速さを遅くすれば、レーザビームのステップ間隔を大きくすることができる。なお、溶融したシリコンが冷却固化する際の速さを遅くするには、例えばレーザ光によってシリコン膜を局所的に加熱することが好ましい。この場合、シリコン膜全体を加熱するよりも、スループットの低下を抑制できる。以上説明したように、レーザビームの最適な条件は、例えば図3から図6を参照して説明したように実験的に求められる。
【0057】
【発明の効果】
本発明により、従来よりも高性能な結晶質半導体膜及びその製造方法、並びにそれを用いた半導体装置およびその半導体装置を用いた表示装置が提供される。
【0058】
本発明によると、優れた特性を備える結晶質半導体膜が得られるので、表示装置の画素TFTや駆動回路のTFTをはじめ、ダイオード、メモリなど、半導体膜を用いる種々の素子の特性を向上することができる。
【図面の簡単な説明】
【図1】(a)、(b)、(c)、および(d)は、本実施形態の結晶質シリコン膜の製造方法を説明するための図である。
【図2】(a)、(b)および(c)は、本実施形態の結晶質シリコン膜の製造方法を説明するための図である。
【図3】(a)は本実施形態の結晶質シリコン膜のSEM写真であり、(b)は(a)に対応する領域の結晶方位分布を示す図である。
【図4】本実施形態および比較例の結晶質シリコン膜の配向比率を測定した結果を示す図である。
【図5】本実施形態の結晶質シリコン膜の結晶方位の分布を示すグラフである。
【図6】比較例のシリコン膜の結晶方位の分布を示すグラフである。
【符号の説明】
2 絶縁基板
4 SiO2膜
6 シリコン膜
8 レーザビーム
10 第1領域
12 トレーリングエッジ
14 結晶粒
16 結晶粒の<001>方位
18 レーザビームの走査方向、所定の方向
20 走査ピッチ、所定の距離
Claims (11)
- 複数の結晶粒を含む結晶質半導体膜であって、
前記複数の結晶粒のうち、<001>方位が膜面内に規定される所定の方向から±10°以内にある結晶粒が、面積基準で全体の70%以上を占める、結晶質半導体膜。 - 前記複数の結晶粒のそれぞれの間に形成されている粒界の延びる方向が、前記所定の方向から±10°以内にある、請求項1に記載の結晶質半導体膜。
- 30nmを超える膜厚を有する、請求項1または2に記載の結晶質半導体膜。
- シリコンを含む請求項1から3のいずれかに記載の結晶質半導体膜。
- 請求項1から4のいずれかに記載の結晶質半導体膜を備える半導体装置であって、キャリアの移動方向が前記所定の方向に略平行であるように構成されている、半導体装置。
- チャネル方向が前記所定の方向に略平行に配置されたトランジスタを備える、請求項5に記載の半導体装置。
- 請求項5または6に記載の半導体装置を備える、表示装置。
- 絶縁基板の主面に非晶質状態にある半導体膜を形成する工程と、
前記半導体膜の第1領域にエネルギーを付与することによって、前記第1領域に、複数の結晶粒を形成する第1結晶化工程と、
前記第1結晶化工程の後に、前記第1領域から所定の方向に第1の距離だけ離間した第2領域にエネルギーを付与することによって、前記複数の結晶粒のうちの少なくとも一部の結晶粒を前記所定の方向に成長させる工程であって、前記第1の距離は、前記第1結晶化工程によって形成された前記複数の結晶粒の前記所定の方向の長さよりも短い、第2結晶化工程と、
前記第2結晶化工程の後に、前記第2領域から前記所定の方向に向かって第2の距離ずつ離間した複数の領域のそれぞれに、前記第2領域から前記所定の方向に向かって順次、エネルギーを付与することによって、前記複数の結晶粒のうちの前記少なくとも一部の結晶粒を前記所定の方向にさらに成長させる第3結晶化工程であって、前記第2の距離は、直前の結晶化工程における前記少なくとも一部の結晶粒の前記所定の方向における成長距離よりも短い、第3結晶化工程とを包含し、
前記複数の結晶粒のうちの前記少なくとも一部の結晶粒は、<001>方位が膜面内の前記所定の方向から±10°以内にある、結晶質半導体膜の製造方法。 - 前記エネルギー付与は、パルスレーザビームを前記所定の方向にステップ走査することによって実行される、請求項8に記載の結晶質半導体膜の製造方法。
- 前記第1および第2の距離は約0.5μm以上である、請求項8または9に記載の結晶質半導体膜の製造方法。
- 前記第1領域の前記所定の方向の長さが約3μmのときに前記第1および第2の距離が約1.5μm以下である、請求項8から10のいずれかに記載の結晶質半導体膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002353801A JP2004186559A (ja) | 2002-12-05 | 2002-12-05 | 結晶質半導体膜およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002353801A JP2004186559A (ja) | 2002-12-05 | 2002-12-05 | 結晶質半導体膜およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004186559A true JP2004186559A (ja) | 2004-07-02 |
Family
ID=32755002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002353801A Pending JP2004186559A (ja) | 2002-12-05 | 2002-12-05 | 結晶質半導体膜およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004186559A (ja) |
-
2002
- 2002-12-05 JP JP2002353801A patent/JP2004186559A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3204986B2 (ja) | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス | |
US7144793B2 (en) | Method of producing crystalline semiconductor material and method of fabricating semiconductor device | |
US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
US7645337B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
JP5068171B2 (ja) | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 | |
JP4190798B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US20040192013A1 (en) | Method for fabricating single crystal silicon film | |
JP4637410B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
US8009345B2 (en) | Crystallization apparatus, crystallization method, device, and light modulation element | |
JP2006295117A (ja) | 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 | |
JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
JP2004186559A (ja) | 結晶質半導体膜およびその製造方法 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
JP2000183357A (ja) | 薄膜トランジスタ及びその製造方法 | |
US20040258930A1 (en) | Grain-free polycrystalline silicon and a method for producing same | |
JP2004140175A (ja) | 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 | |
JP4147492B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
JP2005217301A (ja) | 半導体デバイス、その前駆体および半導体デバイスの製造方法 | |
JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 | |
JPH1064816A (ja) | 半導体装置の製造方法 | |
JP2004193263A (ja) | 結晶性薄膜の製造方法 | |
JP2005101311A (ja) | 半導体デバイスおよびその製造方法 | |
JP2004253442A (ja) | 結晶質半導体膜の製造方法および結晶質半導体膜 | |
JP2007042980A (ja) | 結晶質半導体膜およびその製造方法 | |
JP2005116672A (ja) | 薄膜半導体デバイスとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |