KR20040073797A - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20040073797A KR20040073797A KR1020030009516A KR20030009516A KR20040073797A KR 20040073797 A KR20040073797 A KR 20040073797A KR 1020030009516 A KR1020030009516 A KR 1020030009516A KR 20030009516 A KR20030009516 A KR 20030009516A KR 20040073797 A KR20040073797 A KR 20040073797A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- thin film
- film transistor
- active layer
- crystallization
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 23
- 238000002425 crystallisation Methods 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 얼라인 마크(align mark)를 사용하는 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 기판 상에 비정질 실리콘막을 증착하는 단계와; 상기 기판 상에 다결정 실리콘의 얼라인 마크를 형성하는 단계와; 상기 얼라인 마크를 기준으로 하여 상기 비정질 실리콘을 일정한 폭을 갖는 결정립을 갖도록 결정화하는 단계와; 상기 다결정 실리콘막을 식각하여 활성층을 형성하는 단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는 얼라인 마크(align mark)를 사용하는 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
종래의 SLS(Sequential Lateral Solidification) 결정화 방법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정질 실리콘을 측면 성장시킴으로써결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여 인접한 결정립 사이에는 결정립 경계가 발생한다.
미국 특허 제 6,177,301에서는, 박막 트랜지스터의 제작 시에 활성층의 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어(barrier) 효과가 최소가 되므로 단결정 실리콘에 버금가는 박막 트랜지스터의 특성을 얻을 수 있다고 기재되어 있다. 그러나, 상기 활성층의 방향과 결정립 성장 방향이 90°인 경우에는 박막 트랜지스터의 특성이 전하 캐리어의 트랩(trap)으로 작용하는 많은 결정립 경계가 존재하게 되어, 박막 트랜지스터의 특성이 크게 저하된다.
또한, 상기 활성층의 방향과 결정립 성장 방향이 평행한 경우에도 유한한 결정립 크기로 인하여 활성층 내에 프라이머리 결정립계(primary grain boundary)의 수와 위치에 따라 달라지게 되며, 이로 인해 박막 트랜지스터간의 예측할 수 없는 불균일성이 발생하는 문제점이 있다.
그래서, 각각의 박막 트랜지스터의 특성을 크게 저하시키지 않으면서, 각 박막 트랜지스터간 특성의 균일성을 향상시키기 위하여 결정립의 성장 방향에 대한 활성층 영역의 방향을 30° 내지 60°의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시키는 방법이 도입되었다. 그러나, 상기 활성층을 결정립에 대해 30° 내지 60°의 각도로 기울어지게 제작하는 방법 역시 SLS 결정화 기술에 의해 형성되는 유한한 크기의 결정립을 이용함으로써, 치명적인 결정립 경계가 활성층영역 내에 포함될 확률이 존재한다. 따라서, 이 방법 역시 박막 트랜지스터간의 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 얼라인 마크를 사용함으로써 용이하게 기판 내에서 프라이머리 결정립계의 위치와 수를 조절하여 활성층 내에 다결정 실리콘 박막을 제공함으로써 균일하고 우수한 특성의 박막 트랜지스터를 제조하는 방법을 제공하는 데에 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도
도 2a 내지 도 2c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 평면도
(도면의 주요 부분에 대한 부호의 설명)
100; 유리 기판 200; 얼라인 마크
110; 다결정 실리콘막 115; 활성층
120; 게이트 절연막 130; 게이트 전극
상기한 목적을 달성하기 위한 본 발명은 기판 상에 비정질 실리콘막을 증착하는 단계와; 상기 기판 상에 다결정 실리콘의 얼라인 마크를 형성하는 단계와; 상기 얼라인 마크를 기준으로 하여 상기 비정질 실리콘을 일정한 폭을 갖는 결정립을 갖도록 결정화하는 단계와; 상기 다결정 실리콘막을 식각하여 활성층을 형성하는 단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 비정질 실리콘막을 SLS 결정화 방법을 이용하여 결정화시키거나, 박막 트랜지스터의 활성층 영역만을 SLS 결정화 방법을 이용하여 결정화하는 것이 바람직하다.
또한, 상기 다결정 실리콘 결정립의 프라이머리 결정립계는 박막 트랜지스터의 활성층 영역 내에 존재하지 않도록 하거나, 동일한 개수가 존재하도록 하는 것이 바람직하다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다.
본 발명에서 정의하는 프라이머리 결정립계(primary grain boundary)라 함은 액티브 채널 방향의 수직 방향에 대한 결정립계의 기울어짐 각도가 -45°≤θ≤45°인 결정립계를 의미한다.
도 1 및 도 2a 내지 도 2c는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 유리 기판(100) 상에 비정질 실리콘막(amorphous Si)을 증착한다. 상기 비정질 실리콘막은 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다. 그리고, 진공 로(vacuum furnace)에서 상기 비정질 실리콘막의 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우에는 탈수소 공정을 실시하지 않을 수도 있다.
또한, 본 실시예에 있어서, 상기 비정질 실리콘막을 증착하기 전에 상기 기판(100) 상에 버퍼층을 증착할 수도 있다.
그런 다음, 도 2a에서와 같이, 상기 기판(100) 상의 비정질 실리콘막의 모서리 부근에 레이저를 국부적으로 조사하여 다결정 실리콘으로 이루어진 얼라인 마크(200)를 형성한다. 상기 얼라인 마크(200)는 후속의 SLS 결정화 공정에서 사용하는 레이저를 사용하며, 상기 기판(100)의 모서리 부근에 국부적으로 3개 이상 형성하는 것이 바람직하다. 상기 얼라인 마크(200)는 후속의 결정화 공정에서 결정화 장치에 기판(100)을 장착하고, 결정화 장치에서 레이저를 조사하는 기준점이 되며,후속의 패터닝 공정 등의 기준점이 된다.
도 2b에서와 같이, 상기 얼라인 마크(200)가 구비된 유리 기판(100)을 상기 얼라인 마크(200)를 기준으로 하여 일정한 영역의 비정질 실리콘막에 레이저를 조사하여 프라이머리 결정립계(113, primary grain boundary)의 위치를 원하는 위치에 오도록 조정하여 일정한 폭을 갖는 결정립을 가지는 다결정 실리콘막(110)을 형성한다. 바람직하게는, 상기 비정질 실리콘막의 결정화는 SLS(Sequential Lateral Solidification) 결정화 방법을 이용한다.
또한, 도면에는 도시하지 않았으나, 상기 비정질 실리콘막을 결정화하는 경우에 SLS 결정화 공정의 마스크 패턴을 조절하여 활성층이 형성되는 영역만을 일정한 폭을 갖는 결정립을 가지는 다결정 실리콘막(310)으로 형성할 수도 있다.
도 2c를 참조하면, 상기 다결정 실리콘막(110) 상에 포토레지스트(photoresist)를 증착하고 노광, 현상하여 포토레지스트 패턴을 형성한다. 그런 다음, 상기 포토레지스트 패턴을 마스크로 이용하여 상기 다결정 실리콘막(110)을 건식 또는 습식 식각하여 상기 결정립의 폭보다 작은 길이의 활성층(115)을 형성한다. 상기 활성층(115)은 박막 트랜지스터의 액티브 채널 영역으로 작용한다. 바람직하게는, 상기 활성층(115)은 상기 활성층(115) 내에 프라이머리 결정립계(113)가 없도록 형성하거나, 또는 프라이머리 결정립계(113)가 동일한 수가 존재하도록 형성한다.
또한, 도면상에 도시하지는 않았으나, 상기 활성층(115)이 형성되는 영역만을 일정한 폭을 갖는 결정립을 가지도록 다결정 실리콘막(110)으로 형성한 경우에는 식각 공정을 통하여 상기 프라이머리 결정립계(113)가 활성층(115) 내에 존재하지 않도록 형성한다.
그런 다음, 상기 활성층(115)이 형성된 유리 기판(100) 상에 게이트 절연막(120)을 증착한다. 그리고, 상기 게이트 절연막(120) 상에 게이트 전극 물질을 증착하고, 패터닝하여 게이트 전극(130)을 형성한다.
도면에는 도시되지 않았으나, 후속의 일반적인 박막 트랜지스터의 제조 공정을 진행하여 박막 트랜지스터를 제조하면, 다결정 실리콘 박막의 활성층(115)을 가지는 박막 트랜지스터를 제조할 수 있다.
상기한 바와 같이 본 발명에 따르면, 활성층 내에 다결정 실리콘 박막을 형성하여 다결정 실리콘 박막 트랜지스터를 제조함으로써 균일하고 우수한 특성의 박막 트랜지스터를 제공할 수 있으며, 우수한 신뢰성을 확보할 수 있다.
또한, 박막 트랜지스터의 특성 향상으로 공정 수율을 향상시켜 제조 비용을 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 기판 상에 비정질 실리콘막을 증착하는 단계와;상기 기판 상에 다결정 실리콘의 얼라인 마크를 형성하는 단계와;상기 얼라인 마크를 기준으로 하여 상기 비정질 실리콘을 일정한 폭을 갖는 결정립을 갖도록 결정화하여 다결정 실리콘막을 형성하는 단계와;상기 다결정 실리콘막을 식각하여 활성층을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 활성층은 상기 다결정 실리콘 결정립의 폭보다 작은 폭으로 형성하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 비정질 실리콘의 결정화는 SLS 결정화 방법을 이용하여 결정화하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 비정질 실리콘의 결정화는 박막 트랜지스터의 활성층 영역만 SLS 결정화 방법을 이용하여 결정화하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서,상기 다결정 실리콘 결정립의 프라이머리 결정립계가 박막 트랜지스터의 활성층 영역 내에 동일한 개수가 존재하도록 배열하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009516A KR100501317B1 (ko) | 2003-02-14 | 2003-02-14 | 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009516A KR100501317B1 (ko) | 2003-02-14 | 2003-02-14 | 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040073797A true KR20040073797A (ko) | 2004-08-21 |
| KR100501317B1 KR100501317B1 (ko) | 2005-07-18 |
Family
ID=37360765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0009516A KR100501317B1 (ko) | 2003-02-14 | 2003-02-14 | 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100501317B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100786293B1 (ko) * | 2006-05-24 | 2007-12-18 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
-
2003
- 2003-02-14 KR KR10-2003-0009516A patent/KR100501317B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100786293B1 (ko) * | 2006-05-24 | 2007-12-18 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100501317B1 (ko) | 2005-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100611659B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| US7488633B2 (en) | Method for forming polysilicon by illuminating a laser beam at the amorphous silicon substrate through a mask | |
| KR100296109B1 (ko) | 박막트랜지스터제조방법 | |
| US7781765B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
| US20050285120A1 (en) | Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same | |
| US7279383B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100918337B1 (ko) | 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치 | |
| US7229860B2 (en) | Method for manufacturing a thin film transistor using poly silicon | |
| US7109075B2 (en) | Method for fabrication of polycrystallin silicon thin film transistors | |
| KR20050117133A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100660814B1 (ko) | 박막트랜지스터의 반도체층 형성방법 | |
| KR100501317B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100324871B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100454751B1 (ko) | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| US20040163585A1 (en) | Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing | |
| JP2005051208A (ja) | 薄膜半導体基板、薄膜半導体基板の製造方法、結晶化方法、結晶化装置、薄膜半導体装置、および薄膜半導体装置の製造方法 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP2004172569A (ja) | 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子 | |
| KR100620140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH02226731A (ja) | 薄膜トランジスタの作製方法 | |
| JP2007042980A (ja) | 結晶質半導体膜およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |