CN105206624A - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN105206624A CN105206624A CN201510695411.1A CN201510695411A CN105206624A CN 105206624 A CN105206624 A CN 105206624A CN 201510695411 A CN201510695411 A CN 201510695411A CN 105206624 A CN105206624 A CN 105206624A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- viewing area
- array base
- base palte
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示面板和显示装置。所述阵列基板包括显示区域和位于所述显示区域周边的非显示区域,所述非显示区域包括第一对位标记区域和辅助对位标记区域;所述辅助对位标记区域包括由下至上依次层叠设置的绝缘层、第一刻蚀阻挡层和钝化层,所述钝化层上形成辅助对位图案;所述第一对位标记区域包括由下至上依次层叠设置的第一对位标记、绝缘层和钝化层。上述阵列基板的辅助对位标记区域具有第一刻蚀阻挡层,这样使通过刻蚀工艺形成的辅助对位图案的深度较小,从而在通过摩擦取向制备取向层时,可以降低摩擦布上刷毛的弯曲、变形,减小取向槽的误差,有助于避免出现显示不良。
Description
技术领域
本发明涉及显示技术领域,具体地,涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
阵列基板包括显示区域和非显示区域。图1为现有阵列基板的非显示区域结构示意图。如图1所示,阵列基板的非显示区域包括形成在衬底基板10上的栅极材料区11、绝缘层12和钝化层13等图形。上述栅极材料区11、绝缘层12和钝化层13一般与显示区域内的栅极、绝缘层和钝化层同层设置,且同步形成。在衬底基板10上形成这些图形一般都需要使用掩模板进行曝光工艺。
为在曝光工艺中,使各次掩模板工艺中所使用的掩模板能够与衬底基板之间保持准确且相同的对位关系,一般在第一次掩模板工艺中,在衬底基板10上首先形成第一对位标记(图1中栅极材料区11断开的区域)。该第一对位标记与各掩模板上本身具有的辅助对位标记相配合,在之后的各次掩模板工艺中,通过比对第一对位标记和辅助对位标记,使各掩模板与衬底基板10之间的相对位置关系和第一次掩模板工艺中所使用的掩模板与衬底基板10之间的相对位置关系相同,从而可以使之后各次掩模板工艺所形成的图形的位置准确,进而提高所制备的TFT、像素电极等图形的准确性和精度。
但由于掩模板上存在辅助对位标记,在后续的掩模板工艺中,会在衬底基板10上形成与所述辅助对位标记对应的辅助对位图案(例如图1中贯穿钝化层13和绝缘层12的深孔),且辅助对位图案一般位于阵列基板的非显示区域。在所述非显示区域,如图1所示,位于最上的两层一般为钝化层13和栅极绝缘层12,其二者刻蚀性质相同,在刻蚀工艺时,会直接把钝化层13和栅极绝缘层12都刻蚀掉,导致所形成的辅助对位图案的深度较大。而对于TFT-LCD,阵列基板制备工艺还包括在TFT等图形制备完成之后进行的制备取向层的工艺。一般地,采用摩擦取向的方式在PI(聚酰亚胺)膜上形成取向槽,从而获得取向层。但上述深度较大的辅助对位图案会在摩擦取向时使摩擦布上的刷毛弯曲和变形,从而使该位置形成的取向槽存在偏差,导致液晶分子的偏转,从而使该区域出现显示不良。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种阵列基板及其制备方法、显示面板和显示装置,其辅助对位图案的凹陷深度较小,可以改善由此而导致的显示不良。
为实现本发明的目的而提供一种阵列基板,其包括显示区域和位于所述显示区域周边的非显示区域,所述非显示区域包括第一对位标记区域和辅助对位标记区域;所述辅助对位标记区域包括由下至上依次层叠设置的绝缘层、第一刻蚀阻挡层和钝化层,所述钝化层上形成辅助对位图案;所述第一对位标记区域包括由下至上依次层叠设置的第一对位标记、绝缘层和钝化层。
其中,所述第一刻蚀阻挡层与显示区域内的薄膜晶体管的源极和漏极同层设置,且材料相同;通过在形成显示区域内的薄膜晶体管的源极和漏极的工艺中,在辅助对位标记区域保留源极和漏极材料层,形成所述第一刻蚀阻挡层。
其中,第一对位标记区域也包括由源极和漏极材料层形成的第二刻蚀阻挡层。
其中,所述第一对位标记包括显示区域内的薄膜晶体管的栅极图案化过程中在第一对位标记区域所形成的凸起。
作为另一个技术方案,本发明还提供一种阵列基板的制备方法,其包括:
在显示区域内形成包括栅极的图形,并同时在第一对位标记区域内形成第一对位标记的图形的步骤;
形成绝缘层的步骤;
在显示区域内形成包括源极和漏极的图形的步骤;
在形成包括源极和漏极的图形的步骤中,在辅助对位标记区域保留源极和漏极材料层,形成第一刻蚀阻挡层。
其中,所述阵列基板的制备方法还包括:
在显示区域内形成包括源极和漏极的图形的步骤之后进行的形成钝化层的步骤;
在辅助对位标记区域,通过刻蚀钝化层形成辅助对位图案的步骤。
其中,所述阵列基板的制备方法还包括:
在显示区域内形成源极和漏极的图形的步骤中,在第一对位标记区域保留源极和漏极材料层,形成第二刻蚀阻挡层。
其中,形成包括第一对位标记的图形的步骤具体包括:
通过在显示区域内形成包括栅极的图形的步骤中,在第一对位标记区域保留栅极材料层,形成所述第一对位标记。
其中,在显示区域内形成包括栅极的图形的步骤中,通过湿法刻蚀形成包括所述栅极和第一对位标记的图形。
其中,在显示区域内形成包括源极和漏极的图形的步骤中,通过湿法刻蚀形成包括源极、漏极和第一刻蚀阻挡层的图形。
作为另一个技术方案,本发明还提供一种显示面板,其包括上述阵列基板。
作为另一个技术方案,本发明还提供一种显示装置,其包括上述显示面板。
本发明具有以下有益效果:
本发明提供的阵列基板,其辅助对位标记区域包括第一刻蚀阻挡层,可以减小辅助对位图案的凹陷深度,从而在通过摩擦取向制备取向层时,就可以降低摩擦布上刷毛的弯曲、变形,从而可以减小取向槽的误差,有助于避免出现显示不良。
本发明提供的阵列基板的制备方法,其在辅助对位标记区域保留源漏极材料层,形成第一刻蚀阻挡层,可以减小辅助对位图案的凹陷深度,从而在通过摩擦取向制备取向层时,就可以降低摩擦布上刷毛的弯曲、变形,从而可以减小取向槽的误差,有助于避免出现显示不良。
本发明提供的显示面板,其包括本发明提供的上述阵列基板,可以减小在摩擦取向过程中由于辅助对位图案引起的取向槽的误差,从而改善显示效果。
本发明提供的显示装置,其包括本发明提供的上述显示面板,可以减小在摩擦取向过程中由于辅助对位图案引起的取向槽的误差,从而改善显示效果。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1为现有阵列基板的结构示意图;
图2为本发明实施方式提供的阵列基板的示意图;
图3为现有技术中形成的对位标记的图形;
图4为图2所示实施方式中形成的第一对位标记的示意图;
图5为本发明实施方式中阵列基板的制备方法的流程图。
10:衬底基板;11:栅极材料区;12:绝缘层;13:钝化层;14:第一对位标记;20:第一刻蚀阻挡层;21:第二刻蚀阻挡层;A:显示区域;B:非显示区域;B1:第一对位标记区域;B2:辅助对位标记区域。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
本发明提供一种阵列基板的实施方式,图2为本发明实施方式提供的阵列基板的示意图。如图2所示,在本实施方式中,所述阵列基板包括显示区域A和位于所述显示区域A周边的非显示区域B,所述非显示区域B包括第一对位标记区域B1和辅助对位标记区域B2;其中,所述辅助对位标记区域B2包括由下至上依次层叠设置的绝缘层12、第一刻蚀阻挡层20和钝化层13,所述钝化层13上形成有辅助对位图案(即贯穿钝化层13的孔);所述第一对位标记区域B1包括由下至上依次层叠设置的第一对位标记14、绝缘层12和钝化层13。
所述第一刻蚀阻挡层20可以与显示区域A内的薄膜晶体管的源极和漏极(图中未示出)同层设置,且材料相同;具体地,可以通过在显示区域内形成源极和漏极的工艺中,在辅助对位标记区域B2保留源极和漏极材料层,形成所述第一刻蚀阻挡层20。
由于绝缘层12和钝化层13之间存在第一刻蚀阻挡层20,在通过刻蚀工艺形成辅助对位图案时,第一刻蚀阻挡层20可以保护绝缘层12,使其不被刻蚀,从而使所形成的辅助对位图案的深度仅限于钝化层13,与现有技术相比,这样减小了辅助对位图案的凹陷深度,从而在后续的摩擦取向工艺中,可以降低摩擦布上刷毛的弯曲、变形,减小取向槽的误差,最终改善显示效果。
具体地,第一对位标记区域B1也可以包括由源极和漏极材料层形成的第二刻蚀阻挡层21。在实际中,只需在显示区域A内形成源极和漏极的工艺中,在第一对位标记区域B2也保留源极和漏极材料层即可。
实际中,第一刻蚀阻挡层20和第二刻蚀阻挡层21可能会对第一对位标记的识别造成影响,因此,在本实施方式中,优选地,第一对位标记14包括显示区域A内的薄膜晶体管的栅极图案化过程中在第一对位标记区域B1所形成的凸起。
具体地,在显示区域A内制备制备栅极图形时,首先,在衬底基板10上沉积一层导电材料(一般为金属)。而后,在该导电材料层上涂覆一层光刻胶。其次,通过曝光机和掩模板进行曝光;需要说明的是,所述掩模板上与显示区域A对应的区域具有用于形成栅极图形的图案,与第一对位标记区域B1对应的区域具有用于形成第一对位标记14图形对应的图案,这样在曝光之后,光刻胶层上变性的区域除了显示区域A内的与所要形成的栅极图形对应的区域外,还有第一对位标记区域B1。这样,在经过显影→刻蚀(湿法刻蚀)→除胶等步骤后,在衬底基板10上位于显示区域A内的区域形成栅极图形的同时,在第一对位标记区域B1还可以形成第一对位标记14的图形。而所述第一对位标记14的图形的材料与显示区域A内薄膜晶体管的栅极的材料相同,其具体为栅极材料层所形成的凸起。
具体地,在显示区域A内形成栅极图形时,通过湿法刻蚀形成栅极图形。在现有技术中,第一对位标记为相对于栅极图形的凹陷(即如图1所示的栅极材料区11的断开处);而由于使用湿法刻蚀金属需要在金属边缘形成一定的坡度角,坡度角的上下边沿会形成同心轮廓;对于现有技术中的第一对位标记而言,凹坑图案周围金属都需要保留,只有凹坑区域需要去掉,刻蚀溶液流动性较差,金属膜层表面的刻蚀速率大于金属底部的刻蚀速率,这种速率的差异造成凹坑内金属边缘坡度角较大,边界模糊不易被设备抓取(即对位标记不易被识别),如图3所示;而对于本实施方式中的第一对位标记14,其相对周围凸起的形状,意味着凸起边缘的金属全部被刻蚀掉,这样会使刻蚀液流动性相对较好,在金属边缘形成的坡度角较小,边界相对清晰,从而,在第一刻蚀阻挡层20和第二刻蚀阻挡层21对第一对位标记14的识别造成不利影响的情况下,可以使第一对位标记14的边界容易被设备所读取(即第一对位标记14易于识别),如图4所示。
综上所述,本发明实施方式提供的阵列基板,其辅助对位标记区域B2包括第一刻蚀阻挡层20,可以减小辅助对位图案的凹陷深度,从而在通过摩擦取向制备取向层时,就可以降低摩擦布上刷毛的弯曲、变形,从而可以减小取向槽的误差,有助于避免出现显示不良。
本发明还提供一种阵列基板的制备方法的实施方式。图5为本发明实施方式中阵列基板的制备方法的流程图。如图5所示,在本实施方式中,所述阵列基板的制备方法,其包括以下步骤S1~S3。
S1,在显示区域A内形成包括栅极的图形,并同时在第一对位标记区域B1形成第一对位标记14的图形;
具体地,在步骤S1中,首先,在衬底基板10上沉积一层导电材料(一般为金属)。而后,在该导电材料层上涂覆一层光刻胶。其次,通过曝光机和掩模板进行曝光;需要说明的是,所述掩模板上与显示区域A对应的区域有用于形成栅极图形的图案,与第一对位标记区域B1对应的区域还有用于第一对位标记14图形的图案,这样在曝光之后,光刻胶层上变性的区域除了显示区域A内所要形成的栅极图形的区域外,还有第一对位标记区域B1。这样,在经过显影→刻蚀(湿法刻蚀)→除胶等步骤后,在衬底基板10上位于显示区域A内的区域形成栅极11的图形的同时,还可以在第一对位标记区域B1形成第一对位标记14的图形。而所述第一对位标记14的图形的材料与栅极11的材料相同,其具体为栅极材料层图案化过程中在第一对位标记区域B1内所形成的凸起。即,在第一对位标记区域B1,栅极材料被保留,而其他区域(至少第一对位标记区域B1周边的区域)的栅极材料则被刻蚀掉,第一对位标记区域B1内被保留的栅极材料区即第一对位标记14。
具体地,在显示区域A内形成包括栅极的图形的步骤中,通过湿法刻蚀形成栅极和第一对位标记14的图形。在现有技术中,第一对位标记为相对于栅极材料区11的凹陷;而由于使用湿法刻蚀金属需要在金属边缘形成一定的坡度角,坡度角的上下边沿会形成同心轮廓;对于现有技术中的第一对位标记而言,凹坑图案周围金属都需要保留,只有凹坑区域需要去掉,刻蚀溶液流动性较差,金属膜层表面的刻蚀速率大于金属底部的刻蚀速率,这种速率的差异造成凹坑内金属边缘坡度角较大,边界模糊不易被设备抓取(即对位标记不易被识别),如图3所示;而对于本实施方式中的第一对位标记14,其相对周围凸起的形状,意味着凸起边缘的金属全部被刻蚀掉,这样会使刻蚀液流动性相对较好,在金属边缘形成的坡度角较小,边界相对清晰,容易被设备所读取(即第一对位标记14易于识别),如图4所示。
S2,形成绝缘层12。
在步骤S2中,通过沉积工艺在衬底基板10上沉积一层绝缘材料,这就形成了绝缘层12。
S3,在显示区域A内形成包括源极和漏极的图形。
在步骤S3中,通过构图工艺,即与步骤S1中在显示区域A内形成栅极图形类似的步骤,在衬底基板10上位于显示区域A内的区域形成包括源极和漏极的图形(图中未示出),而在该过程中,在辅助对位标记区域B2保留源极和漏极材料层,形成第一刻蚀阻挡层20。具体地,在形成包括源极和漏极图形的步骤中,通过湿法刻蚀形成源极、漏极和第一刻蚀阻挡层20的图形。
在形成源极和漏极图形的步骤中,在辅助对位标记区域B2保留源极和漏极材料层,从而形成第一刻蚀阻挡层20。这样在辅助对位标记区域B2,第一刻蚀阻挡层20可以保护绝缘层12,使其不被刻蚀掉,这样就减小了辅助对位图案的凹陷程度,从而在通过摩擦取向制备取向层时,就可以降低摩擦布上刷毛的弯曲、变形,从而可以减小取向槽的误差,有助于避免出现显示不良。
具体地,在显示区域A内形成源极和漏极的图形的步骤中,还可以在第一对位标记区域B1保留源极和漏极材料层,形成第二刻蚀阻挡层21。
具体地,在形成源极和漏极的图形之前,形成绝缘层12之后,所述阵列基板的制备方法还包括在显示区域A内制备有源层的图形(图中未示出)的步骤;形成有源层的图形的具体工艺与步骤S1中在显示区域A内形成包括栅极的图形的构图工艺类似,在此就不再赘述。
所述阵列基板的制备方法还包括:在显示区域A内形成过孔(图中未示出)的步骤;在形成过孔之后,在显示区域A内形成像素电极层(图中未示出)的步骤。
所述阵列基板的制备方法还可以包括以下步骤S4~S5。
S4,在显示区域A内形成包括源极和漏极的图形的步骤之后进行的形成钝化层13;
S5,在辅助对位标记区域B2,通过刻蚀钝化层13形成辅助对位图案。
本发明实施方式提供的阵列基板的制备方法,其在辅助对位标记区域保留源漏极材料层,形成第一刻蚀阻挡层20,可以减小辅助对位图案的凹陷深度,从而在通过摩擦取向制备取向层时,就可以降低摩擦布上刷毛的弯曲、变形,从而可以减小取向槽的误差,有助于避免出现显示不良。
本发明还提供一种显示面板的实施方式。在本实施方式中,所述显示面板包括本发明上述实施方式提供的阵列基板。
本发明实施方式提供的显示面板,其包括本发明上述实施方式提供的阵列基板,可以减小在摩擦取向过程中由于辅助对位图案引起的取向槽的误差,从而改善显示效果。
本发明还提供一种显示装置的实施方式。在本实施方式中,所述显示装置包括本发明上述实施方式提供的阵列面板。
本发实施方式提供的显示装置,其包括本发明上述实施方式提供的显示面板,可以减小在摩擦取向过程中由于辅助对位图案引起的取向槽的误差,从而改善显示效果。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种阵列基板,包括显示区域和位于所述显示区域周边的非显示区域,其特征在于,所述非显示区域包括第一对位标记区域和辅助对位标记区域;其中,
所述辅助对位标记区域包括由下至上依次层叠设置的绝缘层、第一刻蚀阻挡层和钝化层,所述钝化层上形成辅助对位图案;
所述第一对位标记区域包括由下至上依次层叠设置的第一对位标记、绝缘层和钝化层。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一刻蚀阻挡层与显示区域内的薄膜晶体管的源极和漏极同层设置,且材料相同;
通过在形成显示区域内的薄膜晶体管的源极和漏极的工艺中,在辅助对位标记区域保留源极和漏极材料层,形成所述第一刻蚀阻挡层。
3.根据权利要求1所述的阵列基板,其特征在于,第一对位标记区域也包括由源极和漏极材料层形成的第二刻蚀阻挡层。
4.根据权利要求3所述的阵列基板,其特征在于,所述第一对位标记包括显示区域内的薄膜晶体管的栅极图案化过程中在第一对位标记区域所形成的凸起。
5.一种阵列基板的制备方法,其特征在于,包括:
在显示区域内形成包括栅极的图形,并同时在第一对位标记区域形成第一对位标记的图形的步骤;
形成绝缘层的步骤;
在显示区域内形成包括源极和漏极的图形的步骤;
在形成包括源极和漏极的图形的步骤中,在辅助对位标记区域保留源极和漏极材料层,形成第一刻蚀阻挡层。
6.根据权利要求5所述的阵列基板的制备方法,其特征在于,所述阵列基板的制备方法还包括:
在显示区域内形成包括源极和漏极的图形的步骤之后进行的形成钝化层的步骤;
在辅助对位标记区域,通过刻蚀钝化层形成辅助对位图案的步骤。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,所述阵列基板的制备方法还包括:
在显示区域内形成源极和漏极的图形的步骤中,在第一对位标记区域保留源极和漏极材料层,形成第二刻蚀阻挡层。
8.根据权利要求7所述的阵列基板的制备方法,其特征在于,形成第一对位标记的图形的步骤包括:
通过在显示区域内形成包括栅极的图形的步骤中,在第一对位标记区域保留栅极材料层,形成所述第一对位标记。
9.根据权利要求8所述的阵列基板的制备方法,其特征在于,在显示区域内形成包括栅极的图形的步骤中,通过湿法刻蚀形成包括所述栅极和第一对位标记的图形。
10.根据权利要求6所述的阵列基板的制备方法,其特征在于,在显示区域内形成包括源极和漏极的图形的步骤中,通过湿法刻蚀形成包括源极、漏极和第一刻蚀阻挡层的图形。
11.一种显示面板,其特征在于,包括权利要求1~4任意一项所述的阵列基板。
12.一种显示装置,其特征在于,包括权利要求11所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510695411.1A CN105206624B (zh) | 2015-10-22 | 2015-10-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510695411.1A CN105206624B (zh) | 2015-10-22 | 2015-10-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105206624A true CN105206624A (zh) | 2015-12-30 |
CN105206624B CN105206624B (zh) | 2018-06-05 |
Family
ID=54954194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510695411.1A Active CN105206624B (zh) | 2015-10-22 | 2015-10-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105206624B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105632959A (zh) * | 2016-01-05 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
WO2017206588A1 (zh) * | 2016-06-01 | 2017-12-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN107507822A (zh) * | 2017-08-24 | 2017-12-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN108666299A (zh) * | 2018-05-07 | 2018-10-16 | 京东方科技集团股份有限公司 | 制造对位标识的方法和显示面板 |
CN110911584A (zh) * | 2019-11-29 | 2020-03-24 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
WO2020098210A1 (en) * | 2018-11-16 | 2020-05-22 | Boe Technology Group Co., Ltd. | Substrate of display panel with alignment marks, and manufacturing method thereof |
WO2020124767A1 (zh) * | 2018-12-18 | 2020-06-25 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
CN111564113A (zh) * | 2020-06-10 | 2020-08-21 | 武汉天马微电子有限公司 | 一种阵列基板及显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904060A (zh) * | 2014-04-01 | 2014-07-02 | 深圳市华星光电技术有限公司 | Tft lcd阵列对位标记设计及制造方法 |
CN104091808A (zh) * | 2014-06-25 | 2014-10-08 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法和显示装置 |
-
2015
- 2015-10-22 CN CN201510695411.1A patent/CN105206624B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904060A (zh) * | 2014-04-01 | 2014-07-02 | 深圳市华星光电技术有限公司 | Tft lcd阵列对位标记设计及制造方法 |
CN104091808A (zh) * | 2014-06-25 | 2014-10-08 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法和显示装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105632959A (zh) * | 2016-01-05 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
CN105632959B (zh) * | 2016-01-05 | 2019-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
US10197877B2 (en) | 2016-01-05 | 2019-02-05 | Boe Technology Group Co., Ltd. | Array substrate and method for manufacturing the same and display device |
WO2017206588A1 (zh) * | 2016-06-01 | 2017-12-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
US10388673B2 (en) | 2016-06-01 | 2019-08-20 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device including the array substrate |
CN107507822A (zh) * | 2017-08-24 | 2017-12-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN108666299A (zh) * | 2018-05-07 | 2018-10-16 | 京东方科技集团股份有限公司 | 制造对位标识的方法和显示面板 |
WO2020098210A1 (en) * | 2018-11-16 | 2020-05-22 | Boe Technology Group Co., Ltd. | Substrate of display panel with alignment marks, and manufacturing method thereof |
CN111199981A (zh) * | 2018-11-16 | 2020-05-26 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
US11424193B2 (en) * | 2018-11-16 | 2022-08-23 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Substrate of a display panel with alignment marks, and a method of making the same |
CN111199981B (zh) * | 2018-11-16 | 2023-04-07 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
WO2020124767A1 (zh) * | 2018-12-18 | 2020-06-25 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
CN110911584A (zh) * | 2019-11-29 | 2020-03-24 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
CN110911584B (zh) * | 2019-11-29 | 2022-08-09 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
CN111564113A (zh) * | 2020-06-10 | 2020-08-21 | 武汉天马微电子有限公司 | 一种阵列基板及显示面板 |
CN111564113B (zh) * | 2020-06-10 | 2022-03-29 | 武汉天马微电子有限公司 | 一种阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN105206624B (zh) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105206624A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
CN102148259B (zh) | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 | |
US9134615B2 (en) | Exposure method for glass substrate of liquid crystal display | |
CN100432801C (zh) | 一种薄膜晶体管液晶显示器结构 | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN105137665A (zh) | 显示基板及其制备方法、显示装置 | |
CN103885251A (zh) | 显示面板及其制备方法、显示装置 | |
CN104330924A (zh) | 显示基板、显示面板、显示装置、形成隔垫物的方法 | |
CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
US20160266425A1 (en) | Coa substrate and manufacturing method thereof | |
CN105807507B (zh) | 显示面板及其制作方法、以及显示装置 | |
US10488710B2 (en) | Array substrate and method for manufacturing the same, and display apparatus | |
CN104280958A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105045002A (zh) | Psva型液晶显示面板及其制作方法 | |
CN104267544A (zh) | 一种显示基板及具有该显示基板的显示装置 | |
CN103824865A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN104330911A (zh) | 一种显示面板及其制作方法、显示装置 | |
WO2015149401A1 (zh) | Tft lcd阵列对位标记设计及制造方法 | |
CN102856164A (zh) | 一种提高对位标记清晰度的方法 | |
CN103489878A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN105161504A (zh) | 阵列基板及其制作方法、显示装置 | |
WO2017054381A1 (zh) | 阵列基板、制造方法以及相应的显示面板和电子装置 | |
CN102411227A (zh) | 薄膜晶体管阵列基板、液晶显示器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |