CN108666299A - 制造对位标识的方法和显示面板 - Google Patents

制造对位标识的方法和显示面板 Download PDF

Info

Publication number
CN108666299A
CN108666299A CN201810426092.8A CN201810426092A CN108666299A CN 108666299 A CN108666299 A CN 108666299A CN 201810426092 A CN201810426092 A CN 201810426092A CN 108666299 A CN108666299 A CN 108666299A
Authority
CN
China
Prior art keywords
substrate
contraposition mark
layer
display panel
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810426092.8A
Other languages
English (en)
Inventor
徐国芳
李铸毅
刘恒博
蔡璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810426092.8A priority Critical patent/CN108666299A/zh
Publication of CN108666299A publication Critical patent/CN108666299A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示技术领域,提出一种制造对位标识的方法,该方法包括:在衬底之上形成第一材料层;在所述第一材料层上形成过孔,以使所述衬底暴露;在暴露的所述衬底之上形成对位标识。使用该方法不会导致对位标识底面的不平整,从而不会由于光的散射造成对位标识的发灰。

Description

制造对位标识的方法和显示面板
技术领域
本公开涉及显示技术领域,具体而言,涉及一种制造对位标识的方法和具有该对位标识的显示面板。
背景技术
随着AMOLED产品之间的竞争越来越激烈,客户对产品画面的清晰度要求越来越高,为了防止混色等不良出现,在蒸镀有机材料过程中对位显得尤为重要。
目前,蒸镀时所用的对位标识是镀上去的。在进行连接干刻时,由于功率较高,再加上He气流量不足,导致生成对位标识处的材料被刻蚀一部分,出现不平坦现象,参照图1所示的发灰对位标识处的截面示意图,参照图2所示的正常对位标识处的截面示意图。底面的不平坦导致在其上形成的对位标识也会出现不平坦的现象,由于光的散射,对位标识会发灰,参照图3所示的对位标识发灰显示的示意图,参照图4所示的对位标识正常显示的示意图。蒸镀对位时,最终导致无法对位或对位错误,造成严重损失。现在,由此导致的月平均报废率为0.89%。可以通过降低干刻过程的功率降低对位标识处的材料的刻蚀,但是,会出现其他不良。
因此,有必要研究一种制造对位标识的方法和具有该对位标识的显示面板。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的对位标识发灰的不足,提供一种对位标识不发灰的制造对位标识的方法和具有该对位标识的显示面板。
根据本公开的一个方面,提供一种制造对位标识的方法,包括:
在衬底之上形成第一材料层;
在所述第一材料层上形成过孔,以使所述衬底暴露;
在暴露的所述衬底之上形成对位标识。
在本公开的一种示例性实施例中,所述第一材料层的材质为氧化硅或氮化硅。
在本公开的一种示例性实施例中,在所述第一材料层上形成过孔,包括:
在所述第一材料层上形成光致抗蚀剂层;
对所述光致抗蚀剂层进行曝光和显影,以暴露将要形成所述孔的位置处的所述第一材料层;
对暴露的所述第一材料层进行干刻形成所述过孔。
在本公开的一种示例性实施例中,形成所述对位标识的同时形成用于形成显示面板的阳极的电极层。
在本公开的一种示例性实施例中,形成所述过孔的同时形成用于连接显示面板的阳极和显示面板的薄膜晶体管的连接孔。
根据本公开的一个方面,提供一种显示面板,包括:
衬底;
第一材料层,设于所述衬底之上,所述第一材料层上设置有过孔使所述过孔处的所述衬底暴露;
对位标识,设于暴露的所述衬底之上。
在本公开的一种示例性实施例中,所述过孔在所述衬底上的正投影面积大于所述对位标识在所述衬底上的正投影面积。
在本公开的一种示例性实施例中,所述第一材料层的材质为氧化硅或氮化硅。
在本公开的一种示例性实施例中,所述衬底为第二栅极绝缘层,所述第一材料层为层间绝缘层。
在本公开的一种示例性实施例中,所述显示面板还包括:
基板;
缓冲层,设于所述基板之上;
第一栅极绝缘层,设于所述缓冲层之上;
栅极层,设于所述第一栅极绝缘层之上,所述栅极层之上设置所述第二栅极绝缘层。
本公开的制造对位标识的方法,在第一材料层上形成过孔,以使衬底暴露,在暴露的衬底之上形成对位标识。一方面,对位标识形成在衬底上,后续干刻过程不会对衬底造成刻蚀,不会导致对位标识底面的不平整,从而不会由于光的散射造成对位标识的发灰。另一方面,可以提高对位效率,从而提高生产效率。再一方面,可以提高对位准确度,从而提高产品合格率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示意性示出发灰对位标识处的截面图。
图2示意性示出正常对位标识处的截面图。
图3示意性示出对位标识发灰的显示图。
图4示意性示出对位标识正常的显示图。
图5示意性示出对位标识的俯视结构图。
图6示意性示出形成有对位标识的膜层结构图。
图7示意性示出本发明制造对位标识的方法的流程图。
图8示意性示出本发明的显示面板的膜层结构图。
图9示意性示出本发明的显示面板的俯视图。
图中:
1、基板;
2、缓冲层;
3、第一栅极绝缘层;
4、栅极层;
5、第二栅极绝缘层;
6、层间绝缘层;
7、对位标识;
8、过孔。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
参照图5所示的对位标识的俯视结构示意图;通常,对位标识7被形成为正方形、圆形、十字形等规则形状,从而使的对位标识7容易识别。参照图6所示的形成有对位标识的膜层结构示意图,对位标识7直接形成在层间绝缘层6之上。
本示例实施方式中首先提供了一种制造对位标识的方法,参照图7所示的制造对位标识的方法的流程示意图,该制造对位标识的方法可以包括以下步骤:
步骤S10,在衬底之上形成第一材料层。
步骤S20,在所述第一材料层上形成过孔8,以使所述衬底暴露。
步骤S30,在暴露的所述衬底之上形成对位标识7。
根据本示例实施例中制造对位标识的方法,一方面,对位标识7形成在衬底上,后续干刻过程不会对衬底造成刻蚀,不会导致对位标识7底面的不平整,从而不会由于光的散射造成对位标识7的发灰。另一方面,可以提高对位效率,从而提高生产效率。再一方面,可以提高对位准确度,从而提高产品合格率。
下面,将对本示例实施方式中的制造对位标识的方法进行进一步的说明。
步骤S10,在衬底之上形成第一材料层。
在本示例实施方式中,衬底可以为第二栅极绝缘层5,第一材料层可以为层间绝缘层6,第一材料层的材质可以为氧化硅或氮化硅。当然,在本发明的其他示例实施方式中,衬底可以为玻璃衬底、基板、绝缘层等等。第一材料层可以为所有需要在其上形成对位标识7的材料层。
步骤S20,在所述第一材料层上形成过孔8,以使所述衬底暴露。
在本示例实施方式中,可以在形成过孔8的同时形成用于连接显示面板的阳极和显示面板的薄膜晶体管的连接孔。在第一材料层上形成过孔8的具体步骤可以包括在所述第一材料层上形成光致抗蚀剂层;对所述光致抗蚀剂层进行曝光和显影,以暴露将要形成过孔8和连接孔的位置处的所述第一材料层;对暴露的所述第一材料层进行干刻,以通过干刻把第一材料层的需要形成过孔8和连接孔的部位刻蚀干净。过孔8和连接孔同时形成,可以节省加工步骤,提高效率。
过孔8的形状可以与对位标识7的形状一致,即,需要形成方形的对位标识7即形成方形的过孔8,需要形成圆形的对位标识7即形成圆形的过孔8。过孔8的形状也可以直接设置为方形、圆形等形状,只要过孔8在衬底上的投影大于对位标识7在衬底上的投影即可。而且,在过孔8形成的边沿的时候,过孔也可以为半圆形、长方形等形状的豁口,只要使衬底暴露即可。
另外,本领域技术人员可以理解的是,过孔8可以不和连接孔同时形成,而是分别单独形成。
步骤S30,在暴露的所述衬底之上形成对位标识7。
在本示例实施方式中,可以在形成对位标识7的同时形成用于形成显示面板的阳极的电极层。可以在第一材料层上铺设掩模板,通过蒸镀方法在暴露的第二栅极绝缘层5上形成对位标识7,同时在需要形成阳极的部位形成阳极。还可以直接通过蒸镀方法在第一材料层之上形成用于形成阳极的电极层同时在暴露的第二栅极绝缘层5上形成用于形成对位标识7的电极层,然后通过光刻、干刻等方法形成阳极和对位标识7。
此外,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
进一步的,本示例实施方式还提供了一种显示面板,该显示面板具有通过上述制造对位标识7的方法形成的对位标识7。参照图8所示的本发明的显示面板的膜层结构示意图,该显示面板可以包括衬底、第一材料层以及对位标识7等等。第一材料层设于所述衬底之上,所述第一材料层上设置有过孔8使所述过孔8处的所述衬底暴露;对位标识7设于暴露的所述衬底之上。
在本示例实施方式中,衬底可以为第二栅极绝缘层5,第一材料层可以为层间绝缘层6。第一材料层的材质可以为氧化硅、氮化硅等。当然,在本发明的其他示例实施方式中,衬底可以为玻璃衬底、基板、绝缘层等等。第一材料层可以为所有需要在其上形成对位标识7的材料层。
在本示例实施方式中,显示面板还可以包括基板1、缓冲层2、第一栅极绝缘层3以及栅极层4等等。基板1可以为玻璃基板,缓冲层2可以设于基板1之上;第一栅极绝缘层3可以设于缓冲层2之上;栅极层4可以设于第一栅极绝缘层3之上,栅极层4之上可以设置第二栅极绝缘层5,第二栅极绝缘层5之上可以设置层间绝缘层6。
在层间绝缘层6上设置过孔8,在过孔8处,第二栅极绝缘层5暴露,在暴露的第二栅极绝缘层5之上设置对位标识7。
过孔8以及对位标识7的形成方法上述已经进行了详细的描述,此处不再赘述。
在本示例实施方式中,参照图9所示的本发明的显示面板的俯视示意图。过孔8在衬底上的正投影面积大于对位标识7在衬底上的正投影面积。设置较大的过孔8,方便在过孔8内形成对位标识7。具体而言,过孔8可以设置为上部开口大于下部开口的锥状。对位标识7的高度可以小于层间绝缘层6的高度。
本说明书中使用“约”“大约”的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内。在此给定的数量为大约的数量,意即在没有特定说明的情况下,仍可隐含“约”“大约”“大致”“大概”的含义。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中,用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等;用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
可理解的是,本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式,并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是,本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式,并且将使本领域技术人员能够利用本发明。

Claims (10)

1.一种制造对位标识的方法,其特征在于,包括:
在衬底之上形成第一材料层;
在所述第一材料层上形成过孔,以使所述衬底暴露;
在暴露的所述衬底之上形成对位标识。
2.根据权利要求1所述的制造对位标识的方法,其特征在于,所述第一材料层的材质为氧化硅或氮化硅。
3.根据权利要求2所述的制造对位标识的方法,其特征在于,在所述第一材料层上形成过孔,包括:
在所述第一材料层上形成光致抗蚀剂层;
对所述光致抗蚀剂层进行曝光和显影,以暴露将要形成所述孔的位置处的所述第一材料层;
对暴露的所述第一材料层进行干刻形成所述过孔。
4.根据权利要求1所述的制造对位标识的方法,其特征在于,形成所述对位标识的同时形成用于形成显示面板的阳极的电极层。
5.根据权利要求1所述的制造对位标识的方法,其特征在于,形成所述过孔的同时形成用于连接显示面板的阳极和显示面板的薄膜晶体管的连接孔。
6.一种显示面板,其特征在于,包括:
衬底;
第一材料层,设于所述衬底之上,所述第一材料层上设置有过孔使所述过孔处的所述衬底暴露;
对位标识,设于暴露的所述衬底之上。
7.根据权利要求6所述的显示面板,其特征在于,所述过孔在所述衬底上的正投影面积大于所述对位标识在所述衬底上的正投影面积。
8.根据权利要求6所述的显示面板,其特征在于,所述第一材料层的材质为氧化硅或氮化硅。
9.根据权利要求6所述的显示面板,其特征在于,所述衬底为第二栅极绝缘层,所述第一材料层为层间绝缘层。
10.根据权利要求9所述的显示面板,其特征在于,所述显示面板还包括:
基板;
缓冲层,设于所述基板之上;
第一栅极绝缘层,设于所述缓冲层之上;
栅极层,设于所述第一栅极绝缘层之上,所述栅极层之上设置所述第二栅极绝缘层。
CN201810426092.8A 2018-05-07 2018-05-07 制造对位标识的方法和显示面板 Pending CN108666299A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810426092.8A CN108666299A (zh) 2018-05-07 2018-05-07 制造对位标识的方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810426092.8A CN108666299A (zh) 2018-05-07 2018-05-07 制造对位标识的方法和显示面板

Publications (1)

Publication Number Publication Date
CN108666299A true CN108666299A (zh) 2018-10-16

Family

ID=63778497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810426092.8A Pending CN108666299A (zh) 2018-05-07 2018-05-07 制造对位标识的方法和显示面板

Country Status (1)

Country Link
CN (1) CN108666299A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220655B1 (en) * 2001-12-17 2007-05-22 Advanced Micro Devices, Inc. Method of forming an alignment mark on a wafer, and a wafer comprising same
CN104282623A (zh) * 2014-10-17 2015-01-14 京东方科技集团股份有限公司 Oled背板及其制作方法、对位系统及其对位方法
CN105206624A (zh) * 2015-10-22 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
US20180006096A1 (en) * 2016-06-30 2018-01-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220655B1 (en) * 2001-12-17 2007-05-22 Advanced Micro Devices, Inc. Method of forming an alignment mark on a wafer, and a wafer comprising same
CN104282623A (zh) * 2014-10-17 2015-01-14 京东方科技集团股份有限公司 Oled背板及其制作方法、对位系统及其对位方法
CN105206624A (zh) * 2015-10-22 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
US20180006096A1 (en) * 2016-06-30 2018-01-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus

Similar Documents

Publication Publication Date Title
US9709864B2 (en) Array substrate and its manufacturing method and display device
US20210407329A1 (en) Flexible display panel
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
US9188813B2 (en) Liquid crystal display panel and manufacturing method thereof
WO2018120730A1 (zh) 显示基板及其制备方法
US10241361B2 (en) Color film substrate, manufacturing method thereof and display device
US9508867B2 (en) Thin film transistor, array substrate, method of fabricating same, and display device
US9971220B2 (en) COA substrate and manufacturing method thereof
CN107039465A (zh) 一种阵列基板及制备方法、显示面板和显示装置
CN104932152B (zh) 液晶显示面板及液晶显示面板的制造方法
CN105826249A (zh) 金属层制作方法、功能基板及其制作方法、以及显示装置
CN106526937B (zh) Tft阵列基板、液晶显示面板和显示装置
CN100412657C (zh) 液晶显示面板及彩色滤光基板的制造方法
CN104765502A (zh) 一种触控显示面板及其制备方法、控制方法
WO2019041829A1 (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN107561800A (zh) 一种阵列基板、显示面板和显示装置
CN107068692A (zh) 显示装置、阵列基板及其制造方法
CN104865731A (zh) 一种显示面板及其制作方法、显示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2020140731A1 (zh) Oled显示面板及其制造方法、显示装置
US20180173066A1 (en) Display panel and thin film transistor array substrate
US10256260B2 (en) Display substrate, manufacturing method therefor and display device
CN100447628C (zh) 彩色滤光层的制造方法
US20190372054A1 (en) Display screen, display device and method for manufacturing a display screen
CN109061963B (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181016

RJ01 Rejection of invention patent application after publication