CN105226007A - 金属互连结构的制作方法 - Google Patents

金属互连结构的制作方法 Download PDF

Info

Publication number
CN105226007A
CN105226007A CN201410265013.1A CN201410265013A CN105226007A CN 105226007 A CN105226007 A CN 105226007A CN 201410265013 A CN201410265013 A CN 201410265013A CN 105226007 A CN105226007 A CN 105226007A
Authority
CN
China
Prior art keywords
line pattern
metal line
conductive plunger
scattering strip
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410265013.1A
Other languages
English (en)
Other versions
CN105226007B (zh
Inventor
赵保军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410265013.1A priority Critical patent/CN105226007B/zh
Priority to US14/722,155 priority patent/US9735011B2/en
Publication of CN105226007A publication Critical patent/CN105226007A/zh
Priority to US15/644,089 priority patent/US10373826B2/en
Application granted granted Critical
Publication of CN105226007B publication Critical patent/CN105226007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种金属互连结构的制作方法，本发明在形成金属线图案的掩膜板中，不仅包括金属线图案对应区，还包括位于金属线图案对应区的散射条，对两者进行光学临近修正得到修正后的掩膜板。上述方案利用散射条改变位于导电插塞处的光刻胶的光强分布，使得曝光后的图案化光刻胶一方面具有一定程度收缩，以该图案化光刻胶为掩膜刻蚀第二介质层所形成的沟槽完全暴露出导电插塞，在其内填充的金属线图案能完全覆盖该导电插塞，另一方面又使得图案化的光刻胶收缩程度不至于过大造成该光刻胶崩塌剥落，对应沟槽内填充的相邻金属线图案不连通。

Description

金属互连结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种金属互连结构的制作方法。
背景技术
金属互连结构是半导体工艺中一种常见的结构，其包括金属线图案(Metal)与位于下方的导电插塞(Contact)。现有技术中，金属互连结构中的金属线图案一般采用刻蚀沟槽后填充金属的方法形成。近年来，随着器件密度的提高，金属互连结构的线宽越来越小，在光刻过程中，由于衍射等现象存在，曝光机台的分辨率具有一定光学极限，这使得金属线图案对应的掩膜板在图形转移过程中，容易产生光学临近效应(OpticalProximityEffect，OPE)。上述光学临近效应造成掩膜板图形与转移至光刻胶上的图形具有偏差。上述偏差会造成要不金属线图案未完全覆盖导电插塞，两者电连接性能不可靠；要不由于图案化光刻胶又细又长，容易出现崩塌(Peeling)，造成相邻金属线图案连通，金属互连结构性能不可靠。
为了克服上述偏差，一般通过光学临近修正加以解决。现有技术中，一种方案例如改变电路图形的边界，使其具有一定预变形进而曝光显影后得到接近目标电路图形的电路图形；另一种方案例如在相邻金属线图案之间设定散射条(ScatteringBar，SB)，以既避免导电插塞未完全覆盖的问题，又使得光刻胶不容易出现崩塌。
然而，随着集成电路特征尺寸进一步减小，器件密度进一步提高，改变电路边界的方案效果很有限，金属互连结构中相邻金属线图案间的间距也越来越小，变得不再适宜放置散射条。
有鉴于此，本发明提供一种新的金属互连结构的制作方法，以解决上述技术问题。
发明内容
本发明解决的问题是对于集成电路特征尺寸较小的金属互连结构，如何既避免导电插塞未完全覆盖的问题，又使得光刻胶不容易出现崩塌。
为解决上述问题，本发明提供一种金属互连结构的制作方法，所述金属互连结构包括位于下层的导电插塞及位于上层、完全覆盖所述导电插塞的金属线图案，其中，所述制作方法包括：
提供半导体衬底，所述半导体衬底上具有导电插塞及其间填充的第一介质层；
形成覆盖所述导电插塞及第一介质层的第二介质层，在所述第二介质层上形成光刻胶，对所述光刻胶曝光、显影，得到图案化的光刻胶；所述曝光过程中采用的掩膜板为经光学临近修正后的掩膜板，所述掩膜板具有金属线图案对应区及位于金属线图案对应区中的散射条，所述散射条的位置与导电插塞对应；
以所述图案化的光刻胶为掩膜刻蚀所述第二介质层形成沟槽，在所述沟槽内填充金属得到金属线图案。
可选地，所述散射条为长条状，所述散射条的长度方向沿与所述导电插塞连接处的金属线图案对应区的走向，所述散射条的中心与所述导电插塞的中心的连线垂直于与所述导电插塞连接处的金属线图案对应区的走向。
可选地，对于某一个所述导电插塞，所述散射条包括走向一致的多个。
可选地，所述导电插塞具有多个，所述散射条为连续的长条状，所述连续长条状的长度方向沿与所述多个导电插塞连接处的金属线图案对应区的走向。
可选地，所述连续长条状散射条包括走向一致的多个。
可选地，所述散射条的宽度范围为15纳米-30纳米。
可选地，所述相邻金属线图案之间的间距范围为30纳米-100纳米。
可选地，所述光刻胶为正性光刻胶，所述掩膜板中金属线图案对应区透光，所述散射条区域不透光。
可选地，所述光刻胶为负性光刻胶，所述掩膜板中金属线图案对应区不透光，所述散射条区域透光。
可选地，经光学临近修正后的掩膜板的获取方法为：
设定所述散射条的初始位置、长度及宽度；
对包含散射条的金属线图案对应区进行光学临近修正，若所述金属线图案对应区满足需求，则将所述金属线图案对应区的形状、尺寸以及散射条的位置、长度及宽度作为修正后的掩膜板；若所述金属线图案对应区不满足需求，则调整所述散射条的初始位置、长度及宽度，重复对包含散射条的金属线图案对应区进行光学临近修正直至满足需求。
可选地，所述金属线图案对应区满足需求为所述金属线图案完全覆盖所述导电插塞且相邻金属线图案不连通。
与现有技术相比，本发明的技术方案具有以下优点：1)本发明在形成金属线图案的掩膜板中，不仅包括金属线图案对应区，还包括位于金属线图案对应区的散射条，对两者进行光学临近修正得到修正后的掩膜板，利用了散射条改变位于导电插塞处的光刻胶的光强分布，使得曝光后的图案化光刻胶一方面具有一定程度收缩，以该图案化光刻胶为掩膜刻蚀第二介质层所形成的沟槽完全暴露出导电插塞，在其内填充的金属线图案能完全覆盖该导电插塞，另一方面又使得图案化光刻胶收缩程度不至于过大造成该光刻胶崩塌剥落，对应沟槽内填充的相邻金属线图案不连通。
2)可选方案中，散射条为长条状，散射条的长度方向沿与所述导电插塞连接处的金属线图案对应区的走向，散射条的中心与所述导电插塞的中心的连线垂直于与所述导电插塞连接处的金属线图案对应区的走向。研究表明，上述形状的散射条对导电插塞处的光刻胶的光强分布改善，有利于形成既能避免导电插塞未完全覆盖的问题，又不容易出现崩塌的图形化光刻胶。
3)可选方案中，对于某一个导电插塞，该散射条包括走向一致的多个，即采用位于不同位置的多个散射条，对与所述导电插塞连接处的光刻胶进行光强分布调整，进一步有利于形成既避免导电插塞未完全覆盖的问题，又不容易出现崩塌的图形化光刻胶。
4)可选方案中，电路图形一般具有多个导电插塞，对于上述多个导电插塞处的光刻胶的光强分布调整，除了对每一导电插塞分别设置散射条进行调整外，还可以将上述散射条连接起来，形成一连续的长条状，所述连续长条状的长度方向沿与所述多个导电插塞连接处的金属线图案对应区的走向。上述方案使得散射条的制作成本较低。
5)可选方案中，与3)可选方案类似，4)可选方案中的连续长条状散射条包括走向一致的多个，通过位于不同位置的多个散射条，对与所述多个导电插塞连接处的光刻胶进行光强分布调整，进一步有利于形成既避免导电插塞未完全覆盖的问题，又不容易出现崩塌的图形化光刻胶。
6)可选方案中，散射条的宽度范围为15纳米-30纳米，上述宽度的散射条在曝光过程中不会在光刻胶上留下对应的图案化光刻胶，仅起改善用于形成金属线图案的光刻胶的光强分布的作用。
7)可选方案中，所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，对于正性光刻胶，所述掩膜板中对应金属线图案的区域透光，对应所述散射条的区域不透光；对于负性光刻胶，所述掩膜板中对应金属线图案的区域不透光，对应所述散射条的区域透光。上述提供了两种曝光的具体方案。
8)可选方案中，经光学临近修正后的掩膜板的获取方法为：设定所述散射条的初始位置、长度及宽度；对包含散射条的金属线图案对应区进行光学临近修正，若所述金属线图案对应区满足需求，则将所述金属线图案对应区的形状、尺寸以及散射条的位置、长度及宽度作为修正后的掩膜板；若所述金属线图案对应区不满足需求，则调整所述散射条的初始位置、长度及宽度，重复对包含散射条的金属线图案对应区进行光学临近修正直至满足需求。上述方案提供了获得包含散射条的掩膜板的具体方案。
附图说明
图1是本发明一个实施例的经光学临近修正后的掩膜板的俯视图；
图2至4是使用图1中的掩膜板制作金属互连结构过程中的俯视图；
图5是本发明另一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图；
图6是本发明又一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图；
图7是本发明再一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图。
具体实施方式
如背景技术中所述，要实现既避免导电插塞未完全覆盖的问题，又使得光刻胶不容易出现崩塌，一方面现有技术中的改变电路边界的方案效果很有限，另一方面金属互连结构中相邻金属线图案间的间距也越来越小，变得不再适宜放置散射条。为解决上述技术问题，本发明在形成金属线图案的掩膜板中，不仅包括金属线图案对应区，还包括位于金属线图案对应区的散射条，对两者进行光学临近修正得到修正后的掩膜板，上述方案利用了散射条改变位于导电插塞处的光刻胶的光强分布，一方面使得曝光后的图案化光刻胶具有一定程度收缩，以该图案化光刻胶为掩膜刻蚀第二介质层所形成的沟槽完全暴露出导电插塞，在其内填充的金属线图案能完全覆盖该导电插塞，另一方面又使得光刻胶收缩程度不至于过大造成该图案化光刻胶崩塌剥落，对应沟槽内填充的相邻金属线图案不连通。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一个实施例提供的经光学临近修正后的掩膜板的俯视图；图2至图4是使用图1中的掩膜板制作金属互连结构过程中的俯视图。
以下结合图1至图4详细介绍金属互连结构的制作方法。
首先，如图2所示，提供半导体衬底，所述半导体衬底上具有导电插塞10及其间填充的第一介质层11。
本实施例中，导电插塞10为方形孔，其它实施例中，也可以为圆形孔。其间填充的第一介质层11例如可以为二氧化硅。另外，导电插塞10可以直接形成在半导体衬底上，例如硅、锗、绝缘体上硅等材质上，也可以形成在某一层金属互连结构的金属线图案上。
接着，形成覆盖所述导电插塞10及第一介质层11的第二介质层12(参见图4所示)，在第二介质层12上形成正性光刻胶。图3所示为图1中的掩膜板2对准上述具有正性光刻胶的半导体衬底的俯视图。对所述光刻胶曝光、显影，得到图案化的光刻胶13(参照图4所示)；所述曝光过程中采用的掩膜板2(参照图1所示)为经光学临近修正后的掩膜板，其中，掩膜板2具有金属线图案对应区20及位于金属线图案对应区20中的散射条201(ScatteringBar，SB)，所述散射条201的位置与导电插塞10对应。
具体地，如图3所示，散射条201为长条状，长度方向沿与导电插塞10连接处的金属线图案对应区20的走向，上述与导电插塞10连接处的金属线图案对应区20的走向也即导电插塞10连接处的金属线图案对应区20的边界延伸方向；散射条201的中心与所述导电插塞10的中心的连线AB垂直于与导电插塞10连接处的金属线图案对应区20的走向。图4为对图3中的结构曝光显影后的半导体结构俯视图。研究表明，上述形状的散射条201对导电插塞10处的光刻胶的光强分布改善，有利于形成既能避免导电插塞10未完全覆盖的问题，又不容易出现崩塌的图形化光刻胶13(参见图4所示)。
需要说明的是，为显示散射条201、导电插塞10以及金属线图案对应区20的对应关系，图3中的第二介质层12显示了透视效果。
本实施例中，由于光刻胶为正性光刻胶，因而，掩膜板2上金属线图案对应区20为透光区域，散射条201区域不透光，如图4所示，在光源下曝光后，透光区域的光刻胶变性易溶于显影液，在后续显影后被清除，除金属线图案对应区20外的区域为不透光区域，在后续显影后被保留形成图案化的光刻胶13。上述过程中，散射条201区域虽然不透光，但通过控制其尺寸，使其在曝光过程中仅起调整位于导电插塞10处的光刻胶的光强分布，并不显影出对应的图案化光刻胶，上述调整的光强分布能使得一方面曝光后的图案化光刻胶13具有一定程度收缩，完全暴露导电插塞10，其后填充的金属线图案能完全覆盖该导电插塞10，另一方面又使得图案化光刻胶13收缩程度不至于过大造成该图案化光刻胶13崩塌剥落，其后填充的相邻金属线图案不连通。在具体实施过程中，散射条201的宽度范围为15纳米-30纳米，相邻金属线图案之间的间距范围为30纳米-100纳米。
其它实施例中，对于光刻胶为负性光刻胶时，掩膜板2中对应金属线图案对应区20不透光，所述散射条201区域透光。上述负性光刻胶在曝光显影后形成的图案化光刻胶13也能完全暴露导电插塞10，同时不会造成相邻金属线图案连通。
一个实施例中，经光学临近修正后的掩膜板2的获取方法为：
设定所述散射条201的初始位置、长度及宽度；
对包含散射条201的金属线图案对应区20进行光学临近修正，若所述金属线图案对应区20满足需求，则将所述金属线图案对应区20的形状、尺寸以及散射条201的位置、长度及宽度作为修正后的掩膜板；若所述金属线图案对应区20不满足需求，则调整所述散射条201的初始位置、长度及宽度，重复对包含散射条201的金属线图案对应区20进行光学临近修正直至满足需求。
具体地，掩膜板2上的金属线图案对应区20满足需求为以该掩膜板2曝光、显影，所形成的图形化光刻胶13为掩膜刻蚀第二介电层12，所形成的沟槽内填充的金属线图案完全覆盖所述导电插塞10且相邻金属线图案不连通。
上述调整散射条201的初始位置、长度及宽度过程中，可以在三者所有可选值范围，固定某一或某两值，步进第三个值直至获得满足需求的掩膜板光学临近修正参数。
其它实施例中，经光学临近修正后的掩膜板2也可以通过：先按经验值获取金属线图案对应区20的最佳初始值，然后在散射条201的位置、长度及宽度可选值范围内逐步步进，以获得满足需求的金属线图案对应区20，此时则将金属线图案对应区20的形状、尺寸以及散射条201的位置、长度及宽度作为修正后的掩膜板。
之后，以图案化的光刻胶13为掩膜刻蚀第二介质层12形成沟槽(未图示)，在沟槽内填充金属得到金属线图案。
具体地，本步骤包括例如采用灰化法去除光刻胶残留物，填入金属后化学机械研磨去除沟槽外的多余金属。上述刻蚀的方法、参数可以参照现有的方法、参数，沟槽内填充的金属也为现有的金属材质。
可以理解的是，由于对图案化的光刻胶13的形状控制，因而以其为掩膜刻蚀第二介质层12形成的沟槽也完全暴露了导电插塞10，相邻沟槽之间的第二介质层12也不至于收缩过大造成填充的金属线图案连通。
图5是本发明另一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图。可以看出，与图3中的掩膜板的区别在于，散射条201具有两个，且走向一致，具体地，沿长度方向平行分布。可以理解的是，为达到形成既暴露导电插塞10，又不出现崩塌剥落问题的图案化光刻胶13，可以设置多个散射条201。
图6是本发明又一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图。可以看出，与图3中的半导体衬底相比，导电插塞10具有2个，相应的，掩膜板的区别在于，并非对每一导电插塞10分别设置散射条201进行光强分布调整，而是将散射条201设置为一连续的长条状，所述连续长条状的长度方向沿与所述多个导电插塞10连接处的金属线图案对应区20的走向。上述方案使得散射条201的制作成本较低。
图7是本发明再一个实施例的经光学临近修正后的掩膜板制作金属互连结构过程中的俯视图。可以看出，与图6中的掩膜板的区别在于，散射条201具有两个，且走向一致。可以理解的是，为达到形成即暴露导电插塞10，又不出现崩塌剥落问题的图案化光刻胶13，可以设置多个走向一致的连续长条状散射条201。
本发明中，各实施例采用递进式写法，各实施例中的相同结构及其做法参照前述实施例中的结构及制作方法。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种金属互连结构的制作方法，所述金属互连结构包括位于下层的导电插塞及位于上层、完全覆盖所述导电插塞的金属线图案，其特征在于，所述制作方法包括：
提供半导体衬底，所述半导体衬底上具有导电插塞及其间填充的第一介质层；
形成覆盖所述导电插塞及第一介质层的第二介质层，在所述第二介质层上形成光刻胶，对所述光刻胶曝光、显影，得到图案化的光刻胶；所述曝光过程中采用的掩膜板为经光学临近修正后的掩膜板，所述掩膜板具有金属线图案对应区及位于金属线图案对应区中的散射条，所述散射条的位置与导电插塞对应；
以所述图案化的光刻胶为掩膜刻蚀所述第二介质层形成沟槽，在所述沟槽内填充金属得到金属线图案。
2.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述散射条为长条状，所述散射条的长度方向沿与所述导电插塞连接处的金属线图案对应区的走向，所述散射条的中心与所述导电插塞的中心的连线垂直于与所述导电插塞连接处的金属线图案对应区的走向。
3.根据权利要求1所述的金属互连结构的制作方法，其特征在于，对于某一个所述导电插塞，所述散射条包括走向一致的多个。
4.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述导电插塞具有多个，所述散射条为连续的长条状，所述连续长条状的长度方向沿与所述多个导电插塞连接处的金属线图案对应区的走向。
5.根据权利要求4所述的金属互连结构的制作方法，其特征在于，所述连续长条状散射条包括走向一致的多个。
6.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述散射条的宽度范围为15纳米-30纳米。
7.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述相邻金属线图案之间的间距范围为30纳米-100纳米。
8.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述光刻胶为正性光刻胶，所述掩膜板中金属线图案对应区透光，所述散射条区域不透光。
9.根据权利要求1所述的金属互连结构的制作方法，其特征在于，所述光刻胶为负性光刻胶，所述掩膜板中金属线图案对应区不透光，所述散射条区域透光。
10.根据权利要求1所述的金属互连结构的制作方法，其特征在于，经光学临近修正后的掩膜板的获取方法为：
设定所述散射条的初始位置、长度及宽度；
对包含散射条的金属线图案对应区进行光学临近修正，若所述金属线图案对应区满足需求，则将所述金属线图案对应区的形状、尺寸以及散射条的位置、长度及宽度作为修正后的掩膜板；若所述金属线图案对应区不满足需求，则调整所述散射条的初始位置、长度及宽度，重复对包含散射条的金属线图案对应区进行光学临近修正直至满足需求。
11.根据权利要求10所述的金属互连结构的制作方法，其特征在于，所述金属线图案对应区满足需求为所述金属线图案完全覆盖所述导电插塞且相邻金属线图案不连通。
CN201410265013.1A 2014-06-13 2014-06-13 金属互连结构的制作方法 Active CN105226007B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410265013.1A CN105226007B (zh) 2014-06-13 2014-06-13 金属互连结构的制作方法
US14/722,155 US9735011B2 (en) 2014-06-13 2015-05-27 Metal interconnect structure and fabrication method thereof
US15/644,089 US10373826B2 (en) 2014-06-13 2017-07-07 Metal interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410265013.1A CN105226007B (zh) 2014-06-13 2014-06-13 金属互连结构的制作方法

Publications (2)

Publication Number Publication Date
CN105226007A true CN105226007A (zh) 2016-01-06
CN105226007B CN105226007B (zh) 2018-10-16

Family

ID=54836791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410265013.1A Active CN105226007B (zh) 2014-06-13 2014-06-13 金属互连结构的制作方法

Country Status (2)

Country Link
US (2) US9735011B2 (zh)
CN (1) CN105226007B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
US10823531B2 (en) * 2017-02-09 2020-11-03 Lightforce Usa, Inc. Reticle disc with fiber illuminated aiming dot
CN109901357B (zh) * 2017-12-08 2023-01-06 中芯国际集成电路制造(上海)有限公司 光刻板及掩模修正方法
KR102540961B1 (ko) 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지
CN112038239B (zh) * 2020-08-27 2022-11-29 上海华力集成电路制造有限公司 集成电路工艺中的分段沟槽形成方法
CN115933306B (zh) * 2023-03-09 2023-06-09 合肥晶合集成电路股份有限公司 光学临近修正方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492097B1 (en) * 2000-09-07 2002-12-10 United Microelectronics Corp. Process for increasing a line width window in a semiconductor process
KR20030056499A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 미세 패턴 형성용 마스크
TW554413B (en) * 2002-08-02 2003-09-21 Taiwan Semiconductor Mfg Method for repairing mask
CN101042528A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 修正光学近距效应的图形分割方法
CN101086622A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 一种应用反散射带的方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN101750876A (zh) * 2008-12-17 2010-06-23 中芯国际集成电路制造(上海)有限公司 光学临近效应修正方法
US20110104867A1 (en) * 2009-10-30 2011-05-05 Frank Feustel Fabricating vias of different size of a semiconductor device by splitting the via patterning process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075842A (ja) * 2000-08-31 2002-03-15 Nikon Corp 露光装置、散乱マスク、露光方法及び半導体製造装置
KR100752180B1 (ko) * 2005-09-28 2007-08-24 동부일렉트로닉스 주식회사 반도체 소자의 콘택홀 형성방법
US20070111109A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography scattering bar structure and method
US8048590B2 (en) * 2005-11-14 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask having a scattering bar structure that includes transverse linear assist features
US9081289B2 (en) * 2013-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for optimization of an imaged pattern of a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492097B1 (en) * 2000-09-07 2002-12-10 United Microelectronics Corp. Process for increasing a line width window in a semiconductor process
KR20030056499A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 미세 패턴 형성용 마스크
TW554413B (en) * 2002-08-02 2003-09-21 Taiwan Semiconductor Mfg Method for repairing mask
CN101042528A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 修正光学近距效应的图形分割方法
CN101086622A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 一种应用反散射带的方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN101750876A (zh) * 2008-12-17 2010-06-23 中芯国际集成电路制造(上海)有限公司 光学临近效应修正方法
US20110104867A1 (en) * 2009-10-30 2011-05-05 Frank Feustel Fabricating vias of different size of a semiconductor device by splitting the via patterning process

Also Published As

Publication number Publication date
US20150364415A1 (en) 2015-12-17
US20170309474A1 (en) 2017-10-26
US9735011B2 (en) 2017-08-15
US10373826B2 (en) 2019-08-06
CN105226007B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN105226007A (zh) 金属互连结构的制作方法
TWI288951B (en) Method utilizing compensation features in semiconductor processing
CN104102094B (zh) 掩模挡板及其制造方法
CN105980935A (zh) 形成导电网格图案的方法及由其制造的网格电极和层叠体
US10930505B2 (en) Methods for integrated circuit design and fabrication
CN105093813B (zh) 光掩模板和曝光系统
KR20110137521A (ko) 반도체 소자의 패턴 형성 방법
CN103034049A (zh) 金属线及阵列基板的制作方法
WO2018166022A1 (zh) Tft基板的制作方法及tft基板
Bekaert et al. N7 logic via patterning using templated DSA: implementation aspects
JP6895525B2 (ja) マスク板及びアレイ基板の製造方法
WO2014153866A1 (zh) 一种掩膜板及其制造方法
US9316901B2 (en) Method for forming patterns
CN101196682A (zh) 用于制造连接孔的掩模板版图及其设计方法
CN107807493B (zh) 掩膜板和曝光设备
CN104267580A (zh) 掩模板、阵列基板及其制备方法、显示装置
CN104752169A (zh) 掩膜图形的形成方法
CN110429061B (zh) 一种显示基板及其制作方法、显示装置
CN104157556A (zh) 金属硬掩模开口刻蚀方法
WO2013026395A1 (zh) 阵列基板及其制造方法
CN102915950B (zh) 在半导体器件上同时制作通孔和沟槽的方法
US20070298329A1 (en) Photomask and method for using the same
US11914288B2 (en) Photomask having recessed region
CN112017970B (zh) 自对准金属层的制造方法、半导体器件及电子设备
CN103928308B (zh) 具有不同长度的晶体管栅极阵列及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant