CN112038239B - 集成电路工艺中的分段沟槽形成方法 - Google Patents

集成电路工艺中的分段沟槽形成方法 Download PDF

Info

Publication number
CN112038239B
CN112038239B CN202010877540.3A CN202010877540A CN112038239B CN 112038239 B CN112038239 B CN 112038239B CN 202010877540 A CN202010877540 A CN 202010877540A CN 112038239 B CN112038239 B CN 112038239B
Authority
CN
China
Prior art keywords
groove
pattern
film layer
target film
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010877540.3A
Other languages
English (en)
Other versions
CN112038239A (zh
Inventor
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010877540.3A priority Critical patent/CN112038239B/zh
Publication of CN112038239A publication Critical patent/CN112038239A/zh
Application granted granted Critical
Publication of CN112038239B publication Critical patent/CN112038239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种集成电路工艺中的分段沟槽形成方法，在衬底上生长目标膜层；在掩膜版上设计沟槽图形和辅助图形，沟槽图形上设有沟槽分段处，辅助图形位于沟槽分段处的沟槽图形内；用掩膜版在目标膜层上形成光刻胶图形，判断在沟槽分段处的光刻胶是否将沟槽图形完全切割开，若没有将沟槽图形完全切割开，则重新设计辅助图形；利用形成的光刻胶图形作为刻蚀阻挡层，对目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。本发明解决了传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题，工艺简单、成本低，通过调节辅助图形的尺寸，对沟槽分段处的沟槽末端间距进行精确控制，解决了传统沟槽切割工艺中沟槽末端间距难以精确控制的问题。

Description

集成电路工艺中的分段沟槽形成方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种集成电路工艺中的分段沟槽形成方法。
背景技术
在半导体集成电路工艺中，经常需要形成沟槽(Trench)图形来完成接触孔或金属连线工艺，而由于器件设计的要求，有时需要对所述沟槽进行切割，以形成若干分段的沟槽，如图1所示，沟槽在沟槽分段处200被切割成分段沟槽101，图1中A表示的是所述分段沟槽末端间距(也即是沟槽切割宽度)。为了形成图1所示的分段的沟槽图形，最传统的方法就是先在掩膜版上形成相应的分段沟槽图形，再经光刻、刻蚀工艺之后形成，但这种方法最大的缺点就是，如图2所示，由于二维图形的光学临近效应导致在沟槽分段处200的沟槽末端产生图形收缩，从而使沟槽末端间距B增加，大于设计所需的沟槽末端间距A。分段沟槽101的线宽越小，这种沟槽末端收缩就越严重。传统的方法是在光掩模上进行光学临近效应修正(OPC:optical proximity correction)来矫正沟槽收缩，当线端收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩模上相邻两个沟槽图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，不得不使用沟槽切割工艺(Trench-end cut)来形成分段的沟槽，所述沟槽切割工艺包括以下步骤：1)如图3，在衬底300上依次生长目标膜层400和硬掩膜层(Hard Mask)500；2)如图4a和图4b，使用含有沟槽切割图形600的掩膜版进行依次进行第一次光刻，硬掩膜层500刻蚀工艺，形成硬掩膜沟槽切割图形501；3)如图5a和图5b，使用含有沟槽图形100的掩膜版依次进行第二次光刻、目标膜层400刻蚀以及硬掩膜沟槽切割图形501去除工艺，最终形成由目标膜层400组成的目标膜层分段沟槽图形103。虽然沟槽切割工艺可以克服上述沟槽末端收缩以及OPC修正量太大的问题。但同时也存在以下缺点：1)包含两次光刻，两次刻蚀工艺过程，成本较高，流程复杂，增加了工艺控制难度，尤其是第一次光刻和第二次光刻之间的套刻精度问题；2)基于不同的设计，有些沟槽切割图形是孤立的柱状图形，这种图形对光刻工艺挑战很大，工艺窗口小，图形尺寸不容易控制，从而使得分段沟槽末端间距A也不容易精确控制。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种集成电路工艺中的分段沟槽形成方法，用于解决现有技术中传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题；同时解决传统沟槽切割工艺中工艺复杂、工艺窗口小以及沟槽末端间距难以精确控制的问题。
为实现上述目的及其他相关目的，本发明提供一种集成电路工艺中的分段沟槽形成方法，至少包括以下步骤：
步骤一、在衬底上生长目标膜层；
步骤二、设计一掩膜版，在所述掩膜版上设计沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处的所述沟槽图形内；
步骤三、利用所述掩膜版在所述目标膜层上进行光刻工艺，在所述目标膜层上形成光刻胶图形，之后判断在所述沟槽分段处的目标膜层上是否形成未将所述沟槽图形完全切割开的光刻胶；如果形成所述光刻胶，则返回执行步骤二重新设计所述辅助图形；如果未形成所述光刻胶，则进行步骤四；
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，对所述目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
本发明还提供一种集成电路工艺中的分段沟槽形成方法，如图6所示，至少包括以下步骤：
步骤一、在衬底上生长目标膜层，在所述目标膜层上生长硬掩膜层；
步骤二、设计一掩膜版，所述掩膜版包括沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处；
步骤三、利用所述掩膜版在所述目标膜层上进行光刻工艺，在所述目标膜层上形成光刻胶图形，之后判断在所述沟槽分段处的目标膜层上形成的光刻胶是否将所述沟槽图形完全切割开，如果形成的光刻胶没有将所述沟槽图形完全切割开，则返回执行步骤二重新设计所述辅助图形；如果形成的光刻胶将所述沟槽图形完全切割开，则进行步骤四；
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，依次对所述硬掩膜层和目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
优选地，步骤一中的所述目标膜层用于形成最终的分段沟槽，且所述目标膜层为单层介质膜层、单层金属膜层或单层金属化合物膜层中的一种。
优选地，步骤一中的所述目标膜层为由介质膜层、金属膜层、金属化合物膜层中的至少两种组合而成的多层膜层。
优选地，步骤二中的所述辅助图形包括一个或多个线条图形，所述线条图形的长度方向沿所述沟槽图形的长度方向。
优选地，步骤二中定义所述沟槽图形被完全切割后的沟槽末端间距为A，所述线条图形长度L和所述沟槽末端间距A的关系为：A-50nm≤L≤A+50nm；所述线条图形的宽度C满足：20nm≤C≤200nm；当所述线条图形的个数大于1个时，所述线条图形相邻彼此之间的间距D满足：0≤D≤200nm；与所述沟槽图形长边相邻的所述线条图形，该线条图形的长边与所述沟槽图形长边的距离E满足：0≤E≤200nm。
优选地，步骤二设计所述掩膜版的方法还包括：在所述沟槽分段处，对所述沟槽图形进行加宽处理，加宽处理的长度H与所述沟槽末端间距A的关系为：A-50nm≤H≤A+50nm。
如上所述，本发明的集成电路工艺中的分段沟槽形成方法，具有以下有益效果：本发明的集成电路工艺中的分段沟槽形成方法通过在沟槽分段处设计辅助图形，避免了传统工艺中沟槽分段处的二维图形特征，从而解决了传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题；其次本发明的辅助图形又不会在衬底上形成图形，从而仍然可以在沟槽分段处对沟槽进行切割，使用一步光刻和一步刻蚀的方法就实现了分段沟槽图形，而传统沟槽切割工艺需要使用两步光刻和两步刻蚀工艺，因此本发明方法具有工艺简单、成本低的优点；本发明通过调节辅助图形的尺寸，对沟槽分段处的沟槽末端间距进行精确控制，解决了传统沟槽切割工艺中沟槽末端间距难以精确控制的问题。
附图说明
图1显示为目标膜层上需要形成的分段沟槽图形示意图；
图2显示为现有技术中目标膜层上实际形成的分段沟槽图形示意图；
图3显示为衬底上依次生长有目标膜层和硬掩膜层的示意图；
图4a显示为现有技术的沟槽切割工艺中包含沟槽切割图形掩膜版示意图；
图4b显示为现有技术槽切割工艺中在目标膜层上形成的沟槽切割图形的示意图；
图5a显示为现有技术槽切割工艺中包含沟槽图形掩膜版的示意图；
图5b显示为现有技术沟槽切割工艺中在衬底上形成的由目标膜层组成的分段沟槽图形的示意图；
图6显示为本发明的集成电路工艺中的分段沟槽形成方法流程图；
图7显示为本发明中在衬底上生长目标膜层后的结构示意图；
图8a显示为本发明中包含沟槽图形和沟槽分段处的辅助图形的掩膜版的示意图；
图8b至图8e显示为本发明中沟槽分段处设计的几种不同的辅助图形示意图；
图9显示为本发明中在沟槽分段处的目标膜层上形成的光刻胶没有将沟槽图形完全切割开的示意图；
图10显示为本发明中在沟槽分段处的目标膜层上形成的光刻胶将沟槽图形完全切割开的示意图；
图11显示为本发明中在衬底上形成的由目标膜层组成的分段沟槽的示意图。
附图标号
沟槽图形 100
分段沟槽 101
目标膜层分段沟槽图形 103
光刻胶分段沟槽图形 104
加宽后沟槽 102
沟槽分段处 200
衬底 300
目标膜层 400
硬掩膜层 500
硬掩膜沟槽切割图形 501
沟槽切割图形 600
辅助图形 700
光刻胶结构 801
光刻胶切割图形 800
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图6至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种集成电路工艺中的分段沟槽形成方法，如图6所示，至少包括以下步骤：
步骤一、在衬底上生长目标膜层；如图7所示，该步骤一中在衬底300上生长目标膜层400；所述目标膜层400用于形成最终的分段沟槽图形，进一步地，步骤一中的所述目标膜层用于形成最终的分段沟槽，且所述目标膜层400为单层介质膜层、单层金属膜层或单层金属化合物膜层中的一种。在其他实施例中，所述目标膜层也可以为由介质膜层、金属膜层、金属化合物膜层中的至少两种组合而成的多层膜层。
步骤二、设计一掩膜版，在所述掩膜版上设计沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处的所述沟槽图形内；进一步地，步骤二中的所述辅助图形包括一个或多个线条图形，所述线条图形的长度方向沿所述沟槽图形的长度方向。再进一步地，步骤二中定义所述沟槽图形被完全切割后的沟槽末端间距为A，所述线条图形长度L和所述沟槽末端间距A的关系为：A-50nm≤L≤A+50nm；所述线条图形的宽度C满足：20nm≤C≤200nm；当所述线条图形的个数大于1个时，所述线条图形相邻彼此之间的间距D满足：0≤D≤200nm；与所述沟槽图形长边相邻的所述线条图形，该线条图形的长边与所述沟槽图形长边的距离E满足：0≤E≤200nm。更进一步地，步骤二设计所述掩膜版的方法还包括：在所述沟槽分段处，对所述沟槽图形进行加宽处理，加宽处理的长度H与所述沟槽末端间距A的关系为：A-50nm≤H≤A+50nm。
如图8a所示，该步骤二中设计的所述掩膜版包括沟槽图形100，沟槽分段处200的辅助图形700；所述掩膜版中的所述沟槽分段处200的辅助图形700具有以下特征：一是在所述沟槽分段处200的沟槽图形100内插入一根或多根线条图形，所述线条图形长度L和沟槽末端间距A满足以下关系：A-50nm≤L≤A+50nm，所述线条图形宽度C介于20nm(含)～200nm(含)之间，所述彼此相邻的两个线条图形之间的间距D介于0nm(含)～200nm(含)之间，与所述沟槽边界最近的所述线条图形，其与所述沟槽边界距离E介于0nm(含)～200nm(含)之间；图8b至图8d是几种不同的沟槽分段处的辅助图形设计示意图(将沟槽分段处200局部放大)，当D≠0且E≠0时，所述辅助图形700如图8b所示；当D＝0且E≠0时，所述辅助图形700如图8c所示；当D≠0且E＝0时，所述辅助图形700如图8d所示。
在其他实施例中，也可对所述沟槽分段处的沟槽图形进行加宽处理，如图8e所示，加宽后沟槽102的宽度F大于其他区域沟槽图形100的宽度G，所述加宽后沟槽102的长度H和沟槽末端间距A满足以下关系：A-50nm≤H≤A+50nm。
步骤三、利用所述掩膜版在所述目标膜层上进行光刻工艺，在所述目标膜层上形成光刻胶图形，之后判断在所述沟槽分段处的目标膜层上形成的光刻胶是否将所述沟槽图形完全切割开，如果形成的光刻胶没有将所述沟槽图形完全切割开，则返回执行步骤二重新设计所述辅助图形；如果形成的光刻胶将所述沟槽图形完全切割开，则进行步骤四。
该步骤三中，如果在沟槽分段处200的目标膜层400上的形成光刻胶未将将所述沟槽图形完全切割开，例如形成了如图9中的光刻胶结构801，则返回执行步骤二，重新设计沟槽分段处200的辅助图形700的尺寸，图9中的光刻胶结构801无法对沟槽图形100进行完全切割，也就不能形成由光刻胶组成的分段沟槽图形。如果在沟槽分段处200的目标膜层400上形成的光刻胶将所述沟槽图形完全切割开，则继续后续步骤四，如图10所示，图10显示为本发明中在沟槽分段处的目标膜层上形成光刻胶沟槽图形完全切割开的示意图，在沟槽分段处200的光刻胶切割图形800与其两边的光刻胶相连，将所述沟槽图形完全切割开，也即所述这一小段光刻胶切割图形800将所述沟槽进行了分割，从而形成了光刻胶分段沟槽图形104(包括所述光刻胶切割图形800和图10中除所述光刻胶切割图形800以外的其他光刻胶图形)。
在沟槽分段处200的目标膜层400上是否能形成未将所述沟槽图形完全切割开的光刻胶，取决于步骤二中辅助图形700的线条图形宽度C，当所述线条图形宽度C小于步骤三中所述光刻工艺的最小分辨时，则不会形成未将所述沟槽图形完全切割开的光刻胶，而光刻工艺的分辨率，又受光刻机的数值孔径、曝光波长、照明条件、光刻胶类型等因素影响，因此需要通过实际光刻工艺来确认在沟槽分段处200的目标膜层400上是否能形成未将所述沟槽图形完全切割开的光刻胶。
形成分段沟槽图形最传统的方法就是先在掩膜版上形成相应的分段沟槽图形，再经光刻、刻蚀工艺之后形成，但这种方法最大的缺点就是，如图2所示，由于二维图形的光学临近效应导致在沟槽的末端产生图形收缩，从而使沟槽末端间距B增加，大于设计所需的沟槽末端间距A。沟槽图形100的线宽越小，这种沟槽末端收缩就越严重。但在本发明中，如图8a所示，在掩膜版上并没有设计分段沟槽图形，取而代之的是在沟槽分段处200的辅助图形700，使得沟槽图形100的一维图形特征在沟槽分段处200能得以延续，从而消除了由于二维图形的光学临近效应导致在沟槽的末端产生图形收缩的问题。
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，对所述目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
如图11所示，该步骤四利用步骤三中形成的光刻胶分段沟槽图形104为刻蚀阻挡层，完成目标膜层400刻蚀工艺，最终形成由目标膜层400组成的目标膜层分段沟槽图形103。
实施例二
本发明还提供一种集成电路工艺中的分段沟槽形成方法，至少包括以下步骤：
步骤一、在衬底上生长目标膜层，在所述目标膜层上生长硬掩膜层；如图3所示，该步骤一中在衬底300上生长目标膜层400；之后在所述目标膜层400上生长硬掩膜层500，而所述目标膜层400用于形成最终的分段沟槽图形。且所述目标膜层400为单层介质膜层、单层金属膜层或单层金属化合物膜层中的一种。在其他实施例中，所述目标膜层也可以为由介质膜层、金属膜层、金属化合物膜层中的至少两种组合而成的多层膜层。
步骤二、设计一掩膜版，在所述掩膜版上设计沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处的所述沟槽图形内；进一步地，步骤二中的所述辅助图形包括一个或多个线条图形，所述线条图形的长度方向沿所述沟槽图形的长度方向。再进一步地，步骤二中定义所述沟槽图形被完全切割后的沟槽末端间距为A，所述线条图形长度L和所述沟槽末端间距A的关系为：A-50nm≤L≤A+50nm；所述线条图形的宽度C满足：20nm≤C≤200nm；当所述线条图形的个数大于1个时，所述线条图形相邻彼此之间的间距D满足：0≤D≤200nm；与所述沟槽图形长边相邻的所述线条图形，该线条图形的长边与所述沟槽图形长边的距离E满足：0≤E≤200nm。更进一步地，步骤二设计所述掩膜版的方法还包括：在所述沟槽分段处，对所述沟槽图形进行加宽处理，加宽处理的长度H与所述沟槽末端间距A的关系为：A-50nm≤H≤A+50nm。
如图8a所示，该步骤二中设计的所述掩膜版包括沟槽图形100，沟槽分段处200的辅助图形700；所述掩膜版中的所述沟槽分段处200的辅助图形700具有以下特征：一是在所述沟槽分段处200的沟槽图形100内插入一根或多根线条图形，所述线条图形长度L和沟槽末端间距A满足以下关系：A-50nm≤L≤A+50nm，所述线条图形宽度C介于20nm(含)～200nm(含)之间，所述彼此相邻的两个线条图形之间的间距D介于0nm(含)～200nm(含)之间，与所述沟槽边界最近的所述线条图形，其与所述沟槽边界距离E介于0nm(含)～200nm(含)之间；图8b至图8d是几种不同的沟槽分段处的辅助图形设计示意图(将沟槽分段处200局部放大)，当D≠0且E≠0时，所述辅助图形700如图8b所示；当D＝0且E≠0时，所述辅助图形700如图8c所示；当D≠0且E＝0时，所述辅助图形700如图8d所示。
在其他实施例中，也可对所述沟槽分段处的沟槽图形进行加宽处理，如图8e所示，加宽后沟槽102的宽度F大于其他区域沟槽图形100的宽度G，所述加宽后沟槽102的长度H和沟槽末端间距A满足以下关系：A-50nm≤H≤A+50nm。
步骤三、利用所述掩膜版在所述硬掩膜层上进行光刻工艺，在所述硬掩膜层上形成光刻胶图形，之后判断在所述沟槽分段处的硬掩膜层上是否形成未将所述沟槽图形完全切割开的光刻胶；如果形成所述光刻胶，则返回执行步骤二重新设计所述辅助图形；如果未形成所述光刻胶，则进行步骤四。
如图9所示，图9中未显示位于所述目标膜层上的硬掩膜层，该步骤三中，如果在沟槽分段处200的硬掩膜层上的形成光刻胶未将将所述沟槽图形完全切割开，例如形成了如图9中的光刻胶结构801，图9中的所述光刻胶结构801并未将所述沟槽图形100完全切割开，因此返回执行步骤二，重新设计沟槽分段处200的辅助图形的尺寸，图9中的光刻胶结构801无法对沟槽图形100进行完全切割，也就不能形成由光刻胶组成的分段沟槽图形。如果在沟槽分段处200的硬掩膜层上形成的光刻胶将所述沟槽图形完全切割开，则继续后续步骤四，如图10所示，图10中未显示位于所述目标膜层上的硬掩膜层，在沟槽分段处200的光刻胶切割图形800与其两边的光刻胶相连，将所述沟槽图形完全切割开，也即所述这一小段光刻胶切割图形800将所述沟槽进行了分割，从而形成了光刻胶分段沟槽图形104(包括所述光刻胶切割图形800和图10中除所述光刻胶切割图形800以外的其他光刻胶图形)。
在沟槽分段处200的硬掩膜层上是否能形成未将所述沟槽图形完全切割开的光刻胶，取决于步骤二中辅助图形700的线条图形宽度C，当所述线条图形宽度C小于步骤三中所述光刻工艺的最小分辨时，则不会形成未将所述沟槽图形完全切割开的光刻胶，而光刻工艺的分辨率，又受光刻机的数值孔径、曝光波长、照明条件、光刻胶类型等因素影响，因此需要通过实际光刻工艺来确认在沟槽分段处200的目标膜层400上是否能形成未将所述沟槽图形完全切割开的光刻胶。
形成分段沟槽图形最传统的方法就是先在掩膜版上形成相应的分段沟槽图形，再经光刻、刻蚀工艺之后形成，但这种方法最大的缺点就是，如图2所示，由于二维图形的光学临近效应导致在沟槽的末端产生图形收缩，从而使沟槽末端间距B增加，大于设计所需的沟槽末端间距A。沟槽图形100的线宽越小，这种沟槽末端收缩就越严重。但在本发明中，如图8a所示，在掩膜版上并没有设计分段沟槽图形，取而代之的是在沟槽分段处200的辅助图形700，使得沟槽图形100的一维图形特征在沟槽分段处200能得以延续，从而消除了由于二维图形的光学临近效应导致在沟槽的末端产生图形收缩的问题。
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，依次对所述硬掩膜层和目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
如图11所示，图11中未显示位于所述目标膜层400上的硬掩膜层，该步骤四利用步骤三中形成的光刻胶分段沟槽图形104为刻蚀阻挡层，完成所述硬掩膜层的刻蚀工艺，形成由硬掩膜层组成的分段沟槽图形，然后再用所述硬掩膜层组成的分段沟槽图形为刻蚀阻挡层，完成目标膜层400刻蚀工艺，并最终形成由目标膜层组成的目标膜层分段沟槽图形103。
综上所述，本发明的集成电路工艺中的分段沟槽形成方法通过在沟槽分段处设计辅助图形，避免了传统工艺中沟槽分段处的二维图形特征，从而解决了传统工艺中由于沟槽末端图形收缩导致的沟槽末端间距变小的问题；其次本发明的辅助图形又不会在衬底上形成图形，从而仍然可以在沟槽分段处对沟槽进行切割，使用一步光刻和一步刻蚀的方法就实现了分段沟槽图形，而传统沟槽切割工艺需要使用两步光刻和两步刻蚀工艺，因此本发明方法具有工艺简单、成本低的优点；本发明通过调节辅助图形的尺寸，对沟槽分段处的沟槽末端间距进行精确控制，解决了传统沟槽切割工艺中沟槽末端间距难以精确控制的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种集成电路工艺中的分段沟槽形成方法，其特征在于，至少包括以下步骤：
步骤一、在衬底上生长目标膜层；
步骤二、设计一掩膜版，在所述掩膜版上设计沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处的所述沟槽图形内；
步骤三、利用所述掩膜版在所述目标膜层上进行光刻工艺，在所述目标膜层上形成光刻胶图形，之后判断在所述沟槽分段处的目标膜层上形成的光刻胶是否将所述沟槽图形完全切割开，如果形成的光刻胶没有将所述沟槽图形完全切割开，则返回执行步骤二重新设计所述辅助图形；如果形成的光刻胶将所述沟槽图形完全切割开，则进行步骤四；
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，对所述目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
2.一种集成电路工艺中的分段沟槽形成方法，其特征在于，至少包括以下步骤：
步骤一、在衬底上生长目标膜层，在所述目标膜层上生长硬掩膜层；
步骤二、设计一掩膜版，所述掩膜版包括沟槽图形和辅助图形，所述沟槽图形上设有沟槽分段处，所述辅助图形位于所述沟槽分段处；
步骤三、利用所述掩膜版在所述硬掩膜层上进行光刻工艺，在所述硬掩膜层上形成光刻胶图形，之后判断在所述沟槽分段处的硬掩膜层上是否形成未将所述沟槽图形完全切割开的光刻胶；如果形成所述光刻胶，则返回执行步骤二重新设计所述辅助图形；如果未形成所述光刻胶，则进行步骤四；
步骤四、利用步骤三中形成的所述光刻胶图形作为刻蚀阻挡层，依次对所述硬掩膜层和目标膜层进行刻蚀，形成由目标膜层组成的分段沟槽。
3.根据权利要求1或2所述的集成电路工艺中的分段沟槽形成方法，其特征在于：步骤一中的所述目标膜层用于形成最终的分段沟槽，且所述目标膜层为单层介质膜层、单层金属膜层或单层金属化合物膜层中的一种。
4.根据权利要求1或2所述的集成电路工艺中的分段沟槽形成方法，其特征在于：步骤一中的所述目标膜层为由介质膜层、金属膜层、金属化合物膜层中的至少两种组合而成的多层膜层。
5.根据权利要求1或2所述的集成电路工艺中的分段沟槽形成方法，其特征在于：步骤二中的所述辅助图形包括一个或多个线条图形，所述线条图形的长度方向沿所述沟槽图形的长度方向。
6.根据权利要求5所述的集成电路工艺中的分段沟槽形成方法，其特征在于：步骤二中定义所述沟槽图形被完全切割后的沟槽末端间距为A，所述线条图形长度L和所述沟槽末端间距A的关系为：A-50nm≤L≤A+50nm；所述线条图形的宽度C满足：20nm≤C≤200nm；当所述线条图形的个数大于1个时，所述线条图形相邻彼此之间的间距D满足：0≤D≤200nm；与所述沟槽图形长边相邻的所述线条图形，该线条图形的长边与所述沟槽图形长边的距离E满足：0≤E≤200nm。
7.根据权利要求6所述的集成电路工艺中的分段沟槽形成方法，其特征在于：步骤二设计所述掩膜版的方法还包括：在所述沟槽分段处，对所述沟槽图形进行加宽处理，加宽处理的长度H与所述沟槽末端间距A的关系为：A-50nm≤H≤A+50nm。
CN202010877540.3A 2020-08-27 2020-08-27 集成电路工艺中的分段沟槽形成方法 Active CN112038239B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010877540.3A CN112038239B (zh) 2020-08-27 2020-08-27 集成电路工艺中的分段沟槽形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010877540.3A CN112038239B (zh) 2020-08-27 2020-08-27 集成电路工艺中的分段沟槽形成方法

Publications (2)

Publication Number Publication Date
CN112038239A CN112038239A (zh) 2020-12-04
CN112038239B true CN112038239B (zh) 2022-11-29

Family

ID=73585864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010877540.3A Active CN112038239B (zh) 2020-08-27 2020-08-27 集成电路工艺中的分段沟槽形成方法

Country Status (1)

Country Link
CN (1) CN112038239B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591200A (zh) * 2003-08-25 2005-03-09 南亚科技股份有限公司 光学接近修正方法
CN104517802A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20170309474A1 (en) * 2014-06-13 2017-10-26 Semiconductor Manufacturing International (Shanghai) Corporation Metal interconnect structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591200A (zh) * 2003-08-25 2005-03-09 南亚科技股份有限公司 光学接近修正方法
CN104517802A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20170309474A1 (en) * 2014-06-13 2017-10-26 Semiconductor Manufacturing International (Shanghai) Corporation Metal interconnect structure

Also Published As

Publication number Publication date
CN112038239A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
US20170309609A1 (en) Methods for Linewidth Modification and Apparatus Implementing the Same
TWI603143B (zh) 光學鄰近修正之執行方法
US9202710B2 (en) Method for defining a separating structure within a semiconductor device
US20130024824A1 (en) Optical Proximity Correction Method
CN104749899B (zh) 光学邻近修正方法
CN101034672A (zh) 形成栅极图形的双重曝光双重抗蚀剂层工艺
EP1752825B1 (en) Lithography Masks and Methods
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
CN1794418A (zh) 制造半导体器件的方法
CN107785242B (zh) 三重图形化的方法
CN112038239B (zh) 集成电路工艺中的分段沟槽形成方法
CN104216233A (zh) 曝光方法
TW201705027A (zh) 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
CN113109992B (zh) 图形的修正方法及掩模版的制作方法
CN116594256A (zh) 改善电镀填孔能力的光学邻近修正方法
CN110187600B (zh) 一种根据规则添加sraf的方法
KR20090097471A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
CN113741139A (zh) 用于光学邻近修正的重定位方法
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
CN112415864B (zh) 一种确定opc最小分割长度的方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
CN115113477A (zh) 利用有利区域和不利区域的几何掩模规则检查
CN210776174U (zh) 组合光罩
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
CN112199917A (zh) 一种增大注入层间距的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant