CN1794418A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1794418A
CN1794418A CNA2005100759696A CN200510075969A CN1794418A CN 1794418 A CN1794418 A CN 1794418A CN A2005100759696 A CNA2005100759696 A CN A2005100759696A CN 200510075969 A CN200510075969 A CN 200510075969A CN 1794418 A CN1794418 A CN 1794418A
Authority
CN
China
Prior art keywords
pattern
density
area
low
mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100759696A
Other languages
English (en)
Other versions
CN100429743C (zh
Inventor
崔在升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1794418A publication Critical patent/CN1794418A/zh
Application granted granted Critical
Publication of CN100429743C publication Critical patent/CN100429743C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

披露了一种半导体器件的制造方法，其中通过光刻工艺在与其他区相比具有相对少量的将形成在特定区中的图案的低密度图案区之上形成主要图案。根据所述方法，在形成有主要图案的有源区之上，以及与主要图案侧间隔一预定距离的邻近非有源区之上形成至少一个或更多哑图案。通过根据设计尺寸在低密度图案区的主要图案的侧部上形成不影响半导体器件的哑图案，使得低密度图案区具有与高密度图案区或中密度图案区相同的图案密度，因而本方法能够改进工艺余量并改善图案的临界区域的均匀性，从而提高半导体器件的产出。

Description

制造半导体器件的方法
技术领域
本发明涉及制造半导体器件的方法。更特别地，本发明涉及这样一种制造半导体器件的方法，该方法通过在将于光刻工序中形成的图案的相对不同密度的部分之中的较低密度部分处布置哑图案(dummy pattern)，能够简化蚀刻偏差(etch bias)的控制并改善图案的工艺余量(process margin)，所述哑图案与需要形成的图案具有相同的尺寸，不在有源区之上，而在邻近的非有源区之上。
背景技术
通常，制造半导体器件的工艺包括通过沉积特定薄膜并借助光刻工艺选择性地蚀刻部分该薄膜来制造所需形状图案的步骤。在此步骤中，前述图案可以具有其中在狭窄区域内具有大量重复图案的高密度图案区、其中在宽区域内具有少量图案的低密度图案区(low-density area)、以及介于高密度和低密度区之间的中密度图案区。
图1为概括说明半导体器件中具有不同密度的图案区的平面图。这里，附图标记1表示作为主要图案的栅极图案，而附图标记2和3分别表示有源区和位线接触。此外，字母A表示高密度图案区，字母B表示中密度图案区，而字母C表示低密度图案区。
相对于高密度图案区A，在光刻工艺中低密度图案区C在工艺余量方面被降低。为了补偿这点，运用使用更短波长和各种RET(ResolutionEnhancement Technology：分辨率增强技术)的工艺，但低密度图案区C引起焦深(depth of focus)工艺余量急剧减少。另外，因为在用于低密度区C的图案的蚀刻工艺中相对于高密度区的图案A存在相对大的偏差，所以必须以更小的工艺余量实行曝光工艺。此外，因为光致抗蚀剂的外形(profile)在曝光之后恶化，所以临界区域的均匀性下降很大程度。
常规地，使用具有辅助图形单元(assist feature)的曝光掩模来改进用于低密度图案区C的临界区域的均匀余量。可是，辅助图形单元实际上并没有在晶片上形成图案，只是在焦深余量方面提供了小的改进。因此，对于控制蚀刻偏差或增强临界区域的均匀性是没有帮助的。
图2示出了利用辅助图形单元形成低密度区的常规实例。如其中所示，布置辅助图形单元4，用于将光透射到栅极图案1的侧部部分上。相比于栅极图案1即主要图案而言，这种辅助图形单元4的宽度非常小，并且该辅助图形单元仅在曝光掩模上显示而未在晶片上实际形成图案。
图3图示性地按照密度示出了各图案的焦深工艺余量，从而就焦深工艺余量而言可以对比利用辅助图形单元4的工艺与不使用辅助图形单元的工艺。可以看出，相对于不使用辅助图形单元4的工艺，使用辅助图形单元4的工艺中低密度图案区的焦深工艺余量增加，但相比于高密度图案区和中密度图案区仍需要进一步的改进。
发明内容
在此披露一种制造半导体器件的方法，其中该方法即使是在低密度图案区内也能够改进焦深工艺余量。所述方法也能够通过降低低密度图案区的蚀刻偏差改进临界区域的均匀性。
根据本发明的一个方面，提供一种用于半导体器件的制造方法，其中通过光刻工艺在与其他区相比具有相对少量的将形成在特定区中的图案的低密度图案区之上形成主要图案，其中至少一个或更多哑图案形成在形成有主要图案的有源区以及与主要图案侧边间隔一定距离的邻近的非有源区(inactive area)之上。优选地，根据设计尺寸，在与主要图案的间距、哑图案之间的间距以及尺寸方面确定哑图案。此外，优选地沿着与主要图案相同或与其垂直的方向形成哑图案。
制造半导体器件的方法通常包括提供具有低密度图案区的衬底。低密度图案区包括与非有源区邻近的有源区。所述方法还包括在低密度图案区的有源区之上形成一个或更多哑图案以及随后通过光刻工艺在低密度图案区的有源区之上形成主要图案。主要图案包括与非有源区间隔一预定距离的侧部部分。优选地，沿着与主要图案相同或与其垂直的方向形成哑图案。优选地，根据设计尺寸确定哑图案的尺寸、哑图案之间的间距以及哑图案与主要图案侧边之间的间距。
附图说明
通过参照附图详细说明其示例性实施例，本发明的上述和其他特征及优点将变得更清楚，在附图中：
图1为概括说明半导体器件的具有不同密度的图案区的平面图；
图2为利用根据常规技术的辅助图形单元的低密度图案区的平面图；
图3为示出了利用辅助图形单元的工艺和不利用辅助图形单元的工艺之间在焦深工艺余量方面的差别的曲线图；
图4为示出了当采用哑图案时根据本发明一实施例的用于半导体器件的制造方法的平面图；
图5为比较根据本发明和常规技术的蚀刻偏差的曲线图；以及
图6包括曲线图和表，比较根据本发明和常规技术的工艺余量。
具体实施方式
现在将参照附图详细描述根据本发明的优选实施例，从而本领域技术人员能够很容易地实践本发明。
在附图中，所示的厚度变得更大以便清晰地表示多个层和区。在整个说明书中，相同的附图标记表示相同部件。
图4为示出了当采用哑图案时根据本发明一实施例的用于半导体器件的制造方法的平面图。如图所示，在低密度图案区内形成栅极(主)图案1的工序中，多个哑图案5形成在与栅极图案1的侧边间隔一预定距离的位置处，即形成在与形成有栅极图案1的有源区2邻近的非有源区6之上。
考虑到有源区2以及围绕它们的位线接触3的设计尺寸，哑图案5以恒定尺寸和恒定数量形成从而与栅极图案1的侧部部分间隔一预定的距离。例如，如果栅极(主)图案1的尺寸为150纳米(nm)并且有源区2和栅极图案1之间的设计尺寸(design rule)为100nm，则具有与栅极图案1相同尺寸的哑图案5形成在与有源区2的末端(tip end)间隔100nm的非有源区之上。此外，根据设计尺寸，必须适当地间隔出哑图案5之间的距离。
通过形成哑图案5，使得低密度图案区与中密度图案区或高密度图案区具有相同的密度。
不同于上述根据现有技术使用辅助图形单元的方法，哑图案5实际形成在晶片之上。这实际上增加了低密度图案区的密度，进而能够获得与高密度或中密度图案区相同的焦深工艺余量。
蚀刻偏差很大程度上依赖于邻近图案的密度。密度越大，蚀刻偏差就越低，并且蚀刻偏差越小，临界区域的均匀性就越高。通过在栅极(主)图案1的侧部部分上布置哑图案5来增加密度，能够减小蚀刻偏差。
图5为比较根据本发明和现有技术的蚀刻偏差的曲线图。如附图所示，可以看出根据本发明的蚀刻偏差相比于现有技术的蚀刻偏差急剧减少。
当蚀刻偏差减少时，能够改进曝光工艺的工艺余量，因为如果目标临界区域为150nm且蚀刻偏差为50nm，则在曝光工艺中实现的临界区域变为100nm，而如果蚀刻偏差为20nm，则曝光工艺中实现的临界区域为130nm。
在图6的曲线图和表中示出了曝光工艺的工艺余量的这些差别。在该表中，“孤立”示出的部分表示未采用辅助图形单元的低密度区中的工艺余量，同时在现有技术中，表示采用辅助图形单元的低密度区中的工艺余量。由此，能够看出本发明很大程度地改进了焦深工艺余量。焦深工艺余量的改进与半导体器件的产出直接相关，而本发明通过改进工艺余量能够提高半导体的产出。
哑图案5的形成方向与栅极图案1相同，或者即使在形成具有与栅极图案1垂直的方向的多个图案的情况中也能获得等同效果。
虽然已经参照示例性实施例说明了本发明，但本领域技术人员应当理解，在不脱离以下权利要求限定的本发明范围的情况下，能够在形式和细节上进行各种改变。
如上所述，通过根据设计尺寸在低密度图案区的主要图案的侧部上形成不影响半导体器件的哑图案，使得低密度图案区实际具有与高密度图案区或中密度图案区相同的图案密度，从而本发明能够改进工艺余量并提高图案的临界区域的均匀性，进而提高半导体器件的产出。

Claims (6)

1.一种用于半导体器件的制造方法，其中通过光刻工艺在低密度图案区之上形成主要图案，该低密度图案区与其它区相比具有相对少量的形成在特定区中的图案，特征在于：
至少一个或更多哑图案形成在形成有所述主要图案的有源区以及与所述主要图案侧边间隔一预定距离的邻近非有源区之上。
2.如权利要求1的方法，其中根据设计尺寸按照与所述主图案的间距、所述哑图案之间的间距以及尺寸确定所述哑图案。
3.如权利要求1的方法，其中所述哑图案形成在与所述主要图案相同或垂直的方向。
4.一种制造半导体器件的方法，所述方法包括：
(a)提供具有低密度图案区的衬底，所述低密度图案区包括与非有源区邻近的有源区；
(b)在所述低密度图案区的所述有源区之上形成一个或更多哑图案；
(c)通过光刻工艺在所述低密度图案区的所述有源区之上形成主要图案，所述主要图案包括与所述非有源区间隔一预定距离的侧部部分。
5.如权利要求4的方法，其中根据设计尺寸确定所述一个或更多哑图案的尺寸、所述一个或更多哑图案之间的间距以及所述一个或更多哑图案与所述主要图案的侧边之间的间距。
6.如权利要求4的方法，其中所述一个或更多哑图案形成在与所述主要图案相同或垂直的方向。
CNB2005100759696A 2004-12-23 2005-05-27 制造半导体器件的方法 Active CN100429743C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040111386A KR100732753B1 (ko) 2004-12-23 2004-12-23 반도체 장치 제조방법
KR111386/04 2004-12-23

Publications (2)

Publication Number Publication Date
CN1794418A true CN1794418A (zh) 2006-06-28
CN100429743C CN100429743C (zh) 2008-10-29

Family

ID=36610383

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100759696A Active CN100429743C (zh) 2004-12-23 2005-05-27 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US8105757B2 (zh)
JP (1) JP2006179854A (zh)
KR (1) KR100732753B1 (zh)
CN (1) CN100429743C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266913B (zh) * 2007-03-12 2010-05-26 旺宏电子股份有限公司 增进图案均匀度的方法
CN101369524B (zh) * 2007-01-11 2011-04-13 瑞萨电子株式会社 半导体器件的制造方法
CN101918948B (zh) * 2008-01-16 2013-07-24 益华公司 半导体图案化操作的经改进均匀性

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2439759A (en) * 2006-06-30 2008-01-09 X Fab Uk Ltd RF-CMOS transistor array
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
SG10201408775SA (en) 2014-12-29 2016-07-28 Globalfoundries Sg Pte Ltd Etch bias control
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
KR102417183B1 (ko) * 2016-02-25 2022-07-05 삼성전자주식회사 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법
CN109507847B (zh) * 2018-12-27 2022-02-01 上海华力集成电路制造有限公司 光学临近效应修正方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092706A (ja) * 1996-09-10 1998-04-10 Sony Corp 露光方法、及び該露光方法を用いた半導体装置の製造方法
KR19980040591A (ko) * 1996-11-29 1998-08-17 배순훈 사진 식각 공정용 포토마스크
KR100230421B1 (ko) 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법
JP2000077681A (ja) * 1998-09-03 2000-03-14 Murata Mfg Co Ltd 電子部品の製造方法
US6563148B2 (en) 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
KR100498441B1 (ko) * 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
KR100732749B1 (ko) * 2001-12-28 2007-06-27 주식회사 하이닉스반도체 미세 패턴 형성용 마스크
JP2003241362A (ja) * 2002-02-21 2003-08-27 Sony Corp 半導体装置及び半導体装置の製造方法
US7252909B2 (en) * 2002-04-18 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce CD non-uniformity in IC manufacturing
KR100523622B1 (ko) * 2003-02-04 2005-10-24 동부아남반도체 주식회사 포토리소그래피 공정에서의 포토 마스크 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369524B (zh) * 2007-01-11 2011-04-13 瑞萨电子株式会社 半导体器件的制造方法
CN101266913B (zh) * 2007-03-12 2010-05-26 旺宏电子股份有限公司 增进图案均匀度的方法
CN101918948B (zh) * 2008-01-16 2013-07-24 益华公司 半导体图案化操作的经改进均匀性

Also Published As

Publication number Publication date
US20060138462A1 (en) 2006-06-29
CN100429743C (zh) 2008-10-29
JP2006179854A (ja) 2006-07-06
KR20060072679A (ko) 2006-06-28
US8105757B2 (en) 2012-01-31
KR100732753B1 (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
CN1794418A (zh) 制造半导体器件的方法
US7563723B2 (en) Critical dimension control for integrated circuits
US7202148B2 (en) Method utilizing compensation features in semiconductor processing
US9653315B2 (en) Methods of fabricating substrates
KR100880323B1 (ko) 플래시 메모리 소자의 제조 방법
KR100914289B1 (ko) 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US7459363B2 (en) Line edge roughness reduction
CN101471231B (zh) 一种形成半导体器件微图案的方法
CN1681084A (zh) 在一种材料和用该材料加工的半导体结构中产生图形的方法
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
US12009212B2 (en) Semiconductor device with reduced critical dimensions
CN104749900A (zh) 辅助图形的形成方法和曝光目标图形的修正方法
KR20070069914A (ko) 반도체 소자의 미세 패턴 형성 방법
US20230223349A1 (en) Method for forming overlay marks and semiconductor structure
US6368957B1 (en) Semiconductor device and method for manufacturing semiconductor device
US7381654B2 (en) Method for fabricating right-angle holes in a substrate
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
US6606738B1 (en) Analytical model for predicting the operating process window for lithographic patterning techniques based on photoresist trim technology
KR20090103147A (ko) 반도체 소자의 형성 방법
US20090311865A1 (en) Method for double patterning lithography
CN103578970A (zh) 制造半导体器件的方法
US20090256221A1 (en) Method for making very small isolated dots on substrates
KR100586177B1 (ko) 반도체 소자의 패턴 형성 방법
US11638391B2 (en) Method for processing a semiconductor device with two closely spaced gates
CN112038239B (zh) 集成电路工艺中的分段沟槽形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant