CN101266913B - 增进图案均匀度的方法 - Google Patents
增进图案均匀度的方法 Download PDFInfo
- Publication number
- CN101266913B CN101266913B CN200710079428A CN200710079428A CN101266913B CN 101266913 B CN101266913 B CN 101266913B CN 200710079428 A CN200710079428 A CN 200710079428A CN 200710079428 A CN200710079428 A CN 200710079428A CN 101266913 B CN101266913 B CN 101266913B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- photoresistance
- reflecting layer
- photoresistance pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明是有关于一种增进图案均匀度的方法,适用于包含有图案密集区与图案半空旷区的基底。基底上已依序形成有阻绝层与底抗反射层。此方法是先在底抗反射层上形成一层图案化光阻层,图案化光阻层包括位于图案密集区的第一光阻图案,与位于图案半空旷区的第二光阻图案,其中,第二光阻图案的尺寸大于第一光阻图案的尺寸。之后,进行第一修剪步骤,微缩图案化光阻层,同时,以图案化光阻层为罩幕,移除部分底抗反射层。接着,进行第二修剪步骤,同时微缩图案化光阻层与底抗反射层,并且缩小第二光阻图案与第一光阻图案的尺寸差。本发明具有增进图案均匀度的功效。
Description
技术领域
本发明涉及一种半导体结构的制造方法,特别是涉及一种增进图案均匀度的方法。
背景技术
随着集成电路领域的快速发展,高效能、高积集度、低成本、轻薄短小已成为电子产品设计制造上所追寻的目标。对目前的半导体产业而言,为了符合上述目标,往往需要在同一晶片上,制造出多种功能的元件,例如,将唯读记忆体、静态随机存取记忆体、快闪记忆体或动态随机存取记忆体与逻辑电路、数位电路等制作在同一个晶片上,即所谓的系统晶片(System OnChip,SOC)。
然而,传统的系统晶片(SOC)将多种元件,整合于同一晶片上,虽可提高其功能性(functionality)及电性功能,但其彼此之间的电路连结在电路布局图的设计与要求会较为复杂。以快闪记忆体为例,记忆胞区上各导线线宽与记忆体的操作速度及电性表现均息息相关,导线的图案密度较高,对于导线之间的均匀度要求也比较高。至于相邻记忆胞区的逻辑元件区,其导线的图案密度低,且线宽均匀度亦无须如此严格。而受到微影制程上的限制,记忆胞区上的图案线宽往往无法符合预定的要求,且位在记忆胞区与逻辑元件区的交界区域(以下称为图案半空旷区)上的图案,往往会大于记忆胞区上的图案线宽,而造成后续导线均匀度不佳的问题。
一般现有习知的作法,是在底抗反射层(bottom anti-reflectivecoating,BARC)上形成图案化光阻层之后,进行一道修剪步骤,微缩此图案化光阻层。然后将微缩后的光阻层的图案转移至底抗反射层上,再以此底抗反射层为罩幕,形成下方的导线。可是,此种作法只是一并微缩了记忆胞区与图案半空旷区上的图案化光阻层,但对于记忆胞区与图案半空旷区上的图案尺寸差异仍然无法解决。图案均匀度不佳的结果,使得后续形成于图案半空旷区上的导线还是会大于记忆胞区上的导线,而无法达到元件的电性要求,而降低元件的操作效率与电性表现。
发明内容
有鉴于此,依照本发明提供实施例的目的就是提供一种增进图案均匀度的方法,利用修剪步骤缩减图案化光阻层,以及下方底抗反射层的尺寸。
依照本发明提供实施例的另一目的是提供一种增进图案均匀度的方法,可以缩小图案密集区与图案半空旷区上,图案之间的尺寸差。
本发明提出一种增进图案均匀度的方法,适用于一基底,基底包括有图案密集区与图案半空旷区,且基底上已依序形成有一阻绝层与一底抗反射层。此方法例如是先于底抗反射层上形成一层图案化光阻层,图案化光阻层包括位于图案密集区的第一光阻图案与位于图案半空旷区的第二光阻图案,其中,第二光阻图案的尺寸大于第一光阻图案的尺寸。之后,进行第一修剪步骤,微缩图案化光阻层,同时,以图案化光阻层为罩幕,移除部分底抗反射层。接着,进行第二修剪步骤,同时微缩图案化光阻层与底抗反射层,其中该第二光阻图案的微缩比例大于该第一光阻图案的微缩比例,以缩小第二光阻图案与第一光阻图案的尺寸差。
依照本发明实施例所述的增进图案均匀度的方法,其中第一修剪步骤与第二修剪步骤以阻绝层作为终止层。
依照本发明实施例所述的增进图案均匀度的方法,其中第二修剪步骤同时也缩小第二光阻图案与第一光阻图案下方的底抗反射层的尺寸差。
依照本发明实施例所述的增进图案均匀度的方法,其中阻绝层的材质包括氧化硅、氮氧化硅或氮化硅。
依照本发明实施例所述的增进图案均匀度的方法,其中底抗反射层包括无机底抗反射层或有机底抗反射层。
本发明提出另一种增进图案均匀度的方法,适用于一基底,基底包括图案密集区与图案半空旷区,且基底上已形成有一底抗反射层。此方法例如是先在底抗反射层上形成一层图案化光阻层,图案化光阻层包括位于图案密集区的第一光阻图案,以及位于图案半空旷区的第二光阻图案,其中,第二光阻图案的尺寸大于第一光阻图案的尺寸。然后,进行第一修剪步骤,微缩图案化光阻层,同时,以图案化光阻层为罩幕,移除部分底抗反射层,裸露出基底表面,其中,第一修剪步骤使用的一反应气体与裸露出的基底表面反应生成一阻绝层。接着,进行第二修剪步骤,同时微缩图案化光阻层与底抗反射层,其中该第二光阻图案的微缩比例大于该第一光阻图案的微缩比例,以缩小第二光阻图案与第一光阻图案的尺寸差。
依照本发明实施例所述的增进图案均匀度的方法,其中第一修剪步骤与第二修剪步骤是以阻绝层作为终止层。
依照本发明实施例所述的增进图案均匀度的方法,其中第二修剪步骤同时也缩小第二光阻图案与第一光阻图案下方的底抗反射层的尺寸差。
依照本发明实施例所述的增进图案均匀度的方法,其中底抗反射层包括无机底抗反射层或有机底抗反射层。
依照本发明实施例所述的增进图案均匀度的方法,在第二修剪步骤中,第二光阻图案的微缩比例大于第一光阻图案的微缩比例。
本发明利用修剪步骤,修剪图案化光阻层以及其下方的底抗反射层,同时,利用底抗反射层下方形成的阻绝层,隔绝修剪步骤中,反应气体对于底部的蚀刻,更进一步加强对于图案化光阻层与抗反射层侧壁的蚀刻。此外,由于第二光阻图案是位于图案半空旷区上,其侧壁会受到更多反应气体的蚀刻,进而缩小第二光阻图案与第一光阻图案之间的尺寸差,达到增进图案均匀度的功效。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下。
附图说明
图1A至图1C是绘示本发明一实施例的一种增进图案均匀度的方法的流程剖面图。
图2A至图2C是绘示本发明另一实施例的一种增进图案均匀度的方法的流程剖面图。
100、200:基底 100a、200a:图案密集区
100b、200b:图案半空旷区 100c、200c:图案空旷区
110、210:阻绝层 120、220:底抗反射层
130、230:图案化光阻层 130a、230a:第一光阻图案
130b、230b:第二光阻图案 140、240:第一修剪步骤
150、250:第二修剪步骤
具体实施方式
图1A至图1C是绘示本发明一实施例的一种增进图案均匀度的方法的流程剖面图。
请参阅图1A,此方法适用于基底100,基底100包括有图案密集区100a、图案半空旷区100b与图案空旷区100c。其中,图案半空旷区100b指的就是图案密集区100a与图案空旷区100c之间的交界区域。在一实施例中,基底100可以是半导体晶圆,图案密集区100a例如是记忆胞区,图案空旷区100c例如是逻辑元件区,而图案半空旷区100b则例如是记忆胞区与逻辑元件区中间的区域。其中,图案密集区100a上例如是已形成有记忆胞,而图案空旷区100c上例如是已形成有一般的逻辑元件。在本发明中所指称的“基底”包含了形成于半导体晶圆上的元件与膜层。
基底100上已依序堆迭形成有一层阻绝层110与一层底抗反射层120。其中,阻绝层110的材质例如是氧化硅、氮化硅、碳化硅、氮氧化硅或氮碳化硅等材料,其形成方法例如是化学气相沈积法。底抗反射层120例如是有基底抗反射层或无机底抗反射层,较佳例如是有机底抗反射层,如FPI(fluorinated polyimide)、PAE(polyarylene ether、FLARE(fluorinated poly(arylethers))、BCB(benzocyclobutene)、非晶系碳(amorphous carbon)、SILK、MSQ等有机介电材料,类似光阻的有机高分子聚合物,但不具有感光性,其形成方法例如是旋转涂布法(spin on coating)。
在底抗反射层上形成一层图案化光阻层130,图案化光阻层130包含位于图案密集区100a的第一光阻图案130a与位于图案半空旷区100b的第二光阻图案130b,其中,第二光阻图案130b的尺寸大于第一光阻图案130a的尺寸。图案化光阻层130的材质例如是正光阻,其形成方法例如是旋涂法。
之后,请参阅图1B,进行第一修剪步骤140,微缩图案化光阻层130,同时,以图案化光阻层130为罩幕,移除部分底抗反射层120。第一修剪步骤140例如是利用干式蚀刻法,在微缩图案化光阻层130的同时,也对其下方的底抗反射层120加以蚀刻移除,图案化底抗反射层120。第一修剪步骤140例如是在电浆反应器中进行,以溴化氢与氧气,或是氯气与氧气为反应气体,较佳为溴化氢与氧气。在第一修剪步骤140的过程中,阻绝层110可以作为蚀刻的终止层之用,避免反应气体移除了下方的基底100。在一实施例中,选用溴化氢与氧气作为反应气体,因为阻绝层110对于溴化氢的蚀刻阻挡能力较佳,所形成的图案轮廓也会比较平整。
接着,请参阅图1C,进行第二修剪步骤150,同时微缩图案化光阻层130与底抗反射层120,以缩小第二光阻图案130b与第一光阻图案130a的尺寸差。第二修剪步骤150可以是在与第一修剪步骤同一个反应腔中进行,其例如是使用与第一修剪步骤相同的反应气体,如溴化氢与氧气,或氯气与氧气,较佳为溴化氢与氧气。
由于阻绝层110a阻挡了反应气体的纵向蚀刻,因此往图案化光阻层130侧壁的横向蚀刻会加强,进而缩减图案化光阻层130的横向尺寸。此外,由于第二光阻图案130b的一侧为图案空旷区100c,此处的图案化光阻层130的分布较少,反应气体的通量相对地增加,因此,对于第二图案光阻层130b的微缩比例也会增加。这使得第二光阻图案130b的微缩比例会大于第一光阻图案130a的微缩比例,而达到缩小第二光阻图案130b与第一光阻图案130a的尺寸差的效果,进一步增进图案的均匀度。
在第二修剪步骤150的过程中,图案化光阻层130下方的底抗反射层120同样会受到反应气体的蚀刻与移除。而形成与其上方的图案化光阻层130相同的图案。换言之,在图案密集区100a与图案半空旷区100b上的底抗反射层120的尺寸差也会缩小。
在一实施例中,在进行第二修剪步骤150之后,第二光阻图案130b的尺寸会与第一光阻图案130a的尺寸约略相同,其下方的底抗反射层120例如是同样会具有相同的尺寸,大大地提高了图案的均匀度。在第二修剪步骤150之后,更可以移除图案化光阻层130,而以底抗反射层120为罩幕,蚀刻其下方的阻绝层110与基底100,如此一来,后续制程中预定形成的元件如导线,也同样会达到较佳的均匀度。
以快闪记忆体的制程为例,基底200表面例如是一层导体层,图案密集区100a例如是记忆胞区,图案空旷区100c例如是逻辑元件区,图案半空旷区100b则为记忆胞区与逻辑元件区的交界区域。利用本实施例的方法,不但可以缩减记忆胞区上的图案线宽,同时也一并缩减图案半空旷区100b上的图案线宽,有助于形成线宽更细且更均匀的导线,从而提高记忆体的操作效率及其电性表现。
值得一提的是,上述实施例中,阻绝层110例如是在底抗反射层120生成之前,就先形成于基底100上。然而阻绝层110的形成方法并不限于此,以下即以另一实施例来说明。
图2A至图2C是绘示本发明另一实施例的一种增进图案均匀度的方法流程图。图2A至图2C中,与图1A至图1C相同的构件,使用对应的元件符号来表示。上一实施例中相同的构件与步骤,在本实施例中一并做为参考,并省略其部分说明。
请参阅图2A,在本实施例中,基底200上并未形成有一整层阻绝层,底抗反射层220是直接形成于基底200上的。而后,在底抗反射层220上形成图案化光阻层230。
之后,请参阅图2B,进行第一修剪步骤240的时候,所使用的反应气体能够与基底200表面的膜层形成阻绝层210,进而阻挡住反应气体对于基底200的蚀刻。
在一实施例中,反应气体包含有氧气,而基底200表面例如是硅、多晶硅、非晶硅等含硅材质。随着第一修剪步骤240的进行,底抗反射层220会逐渐被移除,而裸露出下方的基底200。当基底200裸露于氧气的环境下,基底200表面的硅便会与氧气反应,生成氧化硅的阻绝层210。当然,除了氧气之外,第一修剪步骤240还包含有其他气体,其例如是溴化氢或是氯气。其中,较佳为使用溴化氢与氧气,这是由于氧气与基底200表面产生的氧化硅的阻绝层210,其对于溴化氢具有较佳的阻挡能力,可以获得外观轮廓更平整的图案。
继而,请参阅图2C,进行第二修剪步骤250,同时微缩图案化光阻层230与底抗反射层220,以缩小第二光阻图案230b与第一光阻图案230a的尺寸差。第二修剪步骤250例如是使用与第一修剪步骤相同的反应气体,如溴化氢与氧气,或是氯气与氧气,较佳为溴化氢与氧气。阻绝层210可以是继续作为第二修剪步骤250的终止层,以避免破坏基底200。由于图案空旷区200c上的反应气体通量较多,提高了第二光阻图案230b的微缩比例,故而使得第二光阻图案230b的微缩比例会大于第一光阻图案230a。因此,便可以降低第二光阻图案230b与第一光阻图案230a的尺寸差,并且同样降低了图案密集区200a与图案半空旷区200b上的底抗反射层220的尺寸差,而达到增进图案均匀度的功效。
综上所述,本发明利用修剪步骤,修剪了图案化光阻层,也修剪其下方的底抗反射层,不但缩小了图案的线宽,使得关键尺寸(criticaldimension)可以突破微影制程的限制,同时还提高了图案密集区与图案半空旷区上的图案均匀度。尤其,若选用溴化氢与氧气为修剪步骤的反应气体,更可增加轮廓的平整,提高制程良率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (10)
1.一种增进图案均匀度的方法,适用于一基底,该基底包括一图案密集区与一图案半空旷区,且该基底上已依序形成有一阻绝层与一底抗反射层,其特征在于该方法包括:
在该底抗反射层上形成一图案化光阻层,该图案化光阻层包括:
一第一光阻图案,位于该图案密集区;以及
一第二光阻图案,位于该图案半空旷区,
其中,该第二光阻图案的尺寸大于该第一光阻图案的尺寸;
进行一第一修剪步骤,微缩该图案化光阻层,同时,以该图案化光阻层为罩幕,移除部分该底抗反射层;以及
进行一第二修剪步骤,同时微缩该图案化光阻层与该底抗反射层,其中该第二光阻图案的微缩比例大于该第一光阻图案的微缩比例,以缩小该第二光阻图案与该第一光阻图案的尺寸差。
2.根据权利要求1所述的增进图案均匀度的方法,其特征在于其中所述的第一修剪步骤与该第二修剪步骤以该阻绝层作为终止层。
3.根据权利要求1所述的增进图案均匀度的方法,其特征在于其中所述的第二修剪步骤同时也缩小该第二光阻图案与该第一光阻图案下方的该底抗反射层的尺寸差。
4.根据权利要求1所述的增进图案均匀度的方法,其特征在于其中所述的阻绝层的材质包括氧化硅、氮氧化硅或氮化硅。
5.根据权利要求1所述的增进图案均匀度的方法,其特征在于其中所述的底抗反射层包括无机底抗反射层或有机底抗反射层。
6.一种增进图案均匀度的方法,适用于一基底,该基底包括一图案密集区与一图案半空旷区,且该基底上已形成有一底抗反射层,其特征在于该方法包括:
在该底抗反射层上形成一图案化光阻层,该图案化光阻层包括:
一第一光阻图案,位于该图案密集区;以及
一第二光阻图案,位于该图案半空旷区,
其中,该第二光阻图案的尺寸大于该第一光阻图案的尺寸;
进行一第一修剪步骤,微缩该图案化光阻层,同时,以该图案化光阻层为罩幕,移除部分该底抗反射层,裸露出该基底表面,其中,该第一修剪步骤使用的一反应气体与裸露出的该基底表面反应生成一阻绝层;以及
以该阻绝层为终止层,进行一第二修剪步骤,同时微缩该图案化光阻层与该底抗反射层,其中该第二光阻图案的微缩比例大于该第一光阻图案的微缩比例,以缩小该第二光阻图案与该第一光阻图案的尺寸差。
7.根据权利要求6所述的增进图案均匀度的方法,其特征在于其中所述的第一修剪步骤与该第二修剪步骤以该阻绝层作为终止层。
8.根据权利要求6所述的增进图案均匀度的方法,其特征在于其中所述的第二修剪步骤同时也缩小该第二光阻图案与该第一光阻图案下方的该底抗反射层的尺寸差。
9.根据权利要求6所述的增进图案均匀度的方法,其特征在于其中所述的底抗反射层包括无机底抗反射层或有机底抗反射层。
10.根据权利要求6所述的增进图案均匀度的方法,其特征在于其中所述的第二修剪步骤中,该第二光阻图案的微缩比例大于该第一光阻图案的微缩比例。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710079428A CN101266913B (zh) | 2007-03-12 | 2007-03-12 | 增进图案均匀度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710079428A CN101266913B (zh) | 2007-03-12 | 2007-03-12 | 增进图案均匀度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101266913A CN101266913A (zh) | 2008-09-17 |
CN101266913B true CN101266913B (zh) | 2010-05-26 |
Family
ID=39989214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710079428A Active CN101266913B (zh) | 2007-03-12 | 2007-03-12 | 增进图案均匀度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101266913B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376561A (zh) * | 2010-08-18 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
US10517179B2 (en) * | 2016-12-15 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Material composition and methods thereof |
CN109920758A (zh) * | 2019-03-20 | 2019-06-21 | 上海华虹宏力半导体制造有限公司 | 金属线的制造方法 |
CN110993561A (zh) * | 2019-11-28 | 2020-04-10 | 福建省福联集成电路有限公司 | 一种防止金属连接线断连的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1349245A (zh) * | 2000-10-17 | 2002-05-15 | 联华电子股份有限公司 | 改善光致抗蚀剂图案侧边轮廓的方法 |
CN1471132A (zh) * | 2002-07-22 | 2004-01-28 | ����ʿ�뵼������˾ | 半导体器件的图案形成方法及半导体器件 |
CN1794418A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 制造半导体器件的方法 |
CN1926672A (zh) * | 2004-02-07 | 2007-03-07 | 三星电子株式会社 | 形成有均匀特征尺寸的有源图案的多栅极晶体管及其制造方法 |
-
2007
- 2007-03-12 CN CN200710079428A patent/CN101266913B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1349245A (zh) * | 2000-10-17 | 2002-05-15 | 联华电子股份有限公司 | 改善光致抗蚀剂图案侧边轮廓的方法 |
CN1471132A (zh) * | 2002-07-22 | 2004-01-28 | ����ʿ�뵼������˾ | 半导体器件的图案形成方法及半导体器件 |
CN1926672A (zh) * | 2004-02-07 | 2007-03-07 | 三星电子株式会社 | 形成有均匀特征尺寸的有源图案的多栅极晶体管及其制造方法 |
CN1794418A (zh) * | 2004-12-23 | 2006-06-28 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101266913A (zh) | 2008-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160061984A (ko) | Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝 | |
US8445182B2 (en) | Double exposure technology using high etching selectivity | |
US20120181705A1 (en) | Pitch division patterning techniques | |
KR20160061968A (ko) | Beol 상호접속들에 대한 자체-정렬형 비아 및 플러그 패터닝 | |
KR20100049491A (ko) | 이중층, 삼중층 마스크 cd 제어 | |
JP2008306161A (ja) | 半導体素子の微細パターン形成方法 | |
US20120028471A1 (en) | Method of manufacturing a semiconductor device | |
US9589832B2 (en) | Maintaining mask integrity to form openings in wafers | |
CN101266913B (zh) | 增进图案均匀度的方法 | |
US20030054656A1 (en) | Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas | |
US11152220B2 (en) | Etching method and a semiconductor device | |
US20090068842A1 (en) | Method for forming micropatterns in semiconductor device | |
KR20100044029A (ko) | 반도체 소자의 제조 방법 | |
JP2022019662A (ja) | メモリデバイス及びその製造方法 | |
KR102399361B1 (ko) | 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝 | |
CN102024691B (zh) | 栅极结构形成方法 | |
CN102012644A (zh) | 减小光刻胶图案特征尺寸的方法 | |
US20220263018A1 (en) | Multiply Spin-Coated Ultra-Thick Hybrid Hard Mask for Sub 60nm MRAM Devices | |
CN109920758A (zh) | 金属线的制造方法 | |
US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
CN101777485A (zh) | 刻蚀方法 | |
US20050090113A1 (en) | Method for removing photoresist after etching the metal layer | |
US6395639B1 (en) | Process for improving line width variations between tightly spaced and isolated features in integrated circuits | |
CN103441066B (zh) | 基于darc掩膜结构的栅极lele双重图形成型方法 | |
JP2007027291A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |