JP2006179854A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006179854A
JP2006179854A JP2005189129A JP2005189129A JP2006179854A JP 2006179854 A JP2006179854 A JP 2006179854A JP 2005189129 A JP2005189129 A JP 2005189129A JP 2005189129 A JP2005189129 A JP 2005189129A JP 2006179854 A JP2006179854 A JP 2006179854A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor device
region
density
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005189129A
Other languages
English (en)
Inventor
Jae Seung Choi
ジェ スン チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006179854A publication Critical patent/JP2006179854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フォトリソグラフィ工程で形成するパターンの密度が相対的に異なる部分のうち、低い部分にダミーパターンを設けると共に、活性領域でない隣接する非活性領域上に形成しようとするパターンの大きさと同一な大きさを有するダミーパターンを設けてエッチングバイアスの調節を容易にし、パターンの工程マージンを向上させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、一定の領域に形成するパターンの数が他の領域に比べて相対的に少ない低密度パターン領域に、フォトエッチング工程を通じてメーンパターンを形成する半導体装置製造工程において、前記メーンパターンが形成されている活性領域と隣接する非活性領域上に、前記メーンパターンの側面から所定距離離隔させて少なくとも一つのダミーパターンを共に形成する。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関するもので、特にフォトリソグラフィ工程で形成するパターンの密度が相対的に異なる部分のうち、低い部分にダミーパターンを設けると共に、活性領域でない隣接する非活性領域上に形成しようとするパターンの大きさと同一の大きさを有するダミーパターンを設けてエッチングバイアスの調節を容易にし、パターンの工程マージンを向上させることができる半導体装置の製造方法に関するものである。
一般的に、半導体装置の製造工程は特定の薄膜を蒸着して、フォトリソグラフィ工程を通じてその薄膜の一部を選択的にエッチングして所要の形状のパターンを製造する過程を含む。
このような過程でのパターンとしては、狭い地域に多数の繰り返し的なパターンが位置する高密度パターン領域、広い地域に少数のパターンが位置する低密度パターン領域、そして高密度と低密度との中間密度パターン領域があり得る。
図１は、一般的に半導体装置の密度が異なるパターン領域を説明するために示す平面図である。ここで、図面符号１はメーンパターンであるゲートパターン、図面符号２と３は各々活性領域とビットラインコンタクトを表す。
また、図１において、Ａ領域は高密度パターン領域、Ｂは中間密度パターン領域、Ｃは低密度パターン領域を表す。
低密度パターン領域Ｃは高密度パターン領域Ａに比べてフォトリソグラフィ工程における工程マージンが低下し、これを補完するためにより小さな波長、多様なＲＥＴ（Ｒｅｓｏｌｕｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ）工程を使用しているが、低密度パターン領域Ｃは焦点深さ工程においてマージンが顕著に減少する現象が発生する。
また、低密度領域Ｃのパターンに対するエッチング過程で高密度領域のパターンＡに比べて相対的に大きいバイアスを適用し、露光工程でより小さな工程マージンで具現しなければならず、露光後のフォトレジストのプロファイルが劣化するため、臨界領域の均一度も大きく低下する問題がある。
従来においては、低密度パターン領域Ｃに対する臨界領域の均一度マージンを向上させるため、アシストフィーチャー（ａｓｓｉｓｔ ｆｅａｔｕｒｅ）を備える露光マスクを用いた。
しかし、アシストフィーチャーは、実際にウエハー上にパターンを形成するのではなく、焦点深さ工程マージンを向上させることが少ないため、エッチングバイアスの制御と臨界領域の均一度の改善には役に立たない。
図２は、従来のアシストフィーチャーを適用した低密度パターン領域形成の例を示したものである。この図面に示すように、ゲートパターン１の側面部に光が透過するアシストフィーチャー４が設けられる。
このようなアシストフィーチャー４は、メーンパターンであるゲートパターン１に比べてその幅が非常に小さく、また、露光マスクだけに現れて実際ウエハー上にパターンを形成するものではない。
図３は、アシストフィーチャー４を適用した工程とアシストフィーチャー４が適用されない工程の低密度パターン領域の焦点深さ工程マージンを比較できるようにした、各パターンの密度別焦点深さ工程マージンを示す表である。
これに示すように、アシストフィーチャー４が適用された工程の低密度パターン領域の焦点深さ工程マージンは、アシストフィーチャー４が適用されない工程の低密度パターン領域の焦点深さ工程マージンに比べて改善されているが、高密度パターン領域及び中間密度パターン領域の焦点深さ工程マージンと比べると、より多くの改善が必要となることが分かる。
米国特許第６，５６３，１４８号 米国特許第６，１０３，６２６号
前述の問題点に鑑みてなされた本発明は、低密度パターン領域でも焦点深さ工程マージンを向上させることができる半導体装置の製造方法を提供することにその目的がある。
また本発明の他の目的は、低密度パターン領域のエッチングバイアスを低くして臨界領域の均一度をより向上させることができる半導体装置の製造方法を提供することにある。
前述の目的を達成するための本発明の半導体装置の製造方法は、一定の領域に形成するパターンの数が他の領域に比べて相対的に少ない低密度パターン領域に、フォトエッチング工程を通じてメーンパターンを形成する半導体装置製造工程において、前記メーンパターンが形成されている活性領域と隣接する非活性領域上に、前記メーンパターンの側面から所定距離離隔させて少なくとも一つのダミーパターンを共に形成することを特徴とする。
ここで、前記ダミーパターンは、デザインルールによって前記メーンパターンとの隔離距離、ダミーパターン相互間の隔離距離及び大きさが決定されることが好ましい。
また、前記ダミーパターンは、メーンパターンと同一の方向または垂直の方向に形成することが好ましい。
本発明では、低密度パターン領域のメーンパターンの側面にデザインルールによって半導体装置に影響を与えないダミーパターンを共に形成することによって、実質的に低密度パターン領域を高密度パターン領域または中間密度パターン領域のようなパターン密度になるようにして工程マージンを向上させ、パターンの臨界領域の均一度を向上させて半導体装置の収率を向上させることができる。
以下添付した図面を参考にして、本発明の実施形態について当業者が容易に実施できるように詳細に説明する。
図面においては、いろいろな層及び領域を明確に表現するために、厚さを拡大して示した。明細書の全体を通じて、類似の部分に対しては同一な図面符号を付けて説明する。
図４は、本発明の実施形態に係る半導体装置の製造方法において、ダミーパターンを適用した状態を示す平面図である。これに示すように、低密度パターン領域にメーンパターンのゲートパターン１を形成する過程で、そのゲートパターン１の側面から所定距離離隔された位置、即ちゲートパターン１が形成されている活性領域２と隣接した非活性領域６上に、複数のダミーパターン５を形成する。
ダミーパターン５は周囲の活性領域２、ビットラインコンタクト３などとのデザインルールを考慮して、ゲートパターン１の側面部に所定の距離離隔されるように、一定の大きさ、一定の数で形成する。
例えば、メーンパターンのゲートパターン１の大きさが１５０ｎｍで、活性領域２とゲートパターン１との間のデザインルールが１００ｎｍである場合、活性領域２の先端から１００ｎｍ離隔された位置の非活性領域上に、ゲートパターン１と同一の大きさのダミーパターン５を形成する。
また、ダミーパターン５の間の距離もデザインルールによって適当に離隔させなければならない。
ダミーパターン５の形成によって、実質的に低密度パターン領域は、中間密度または高密度パターン領域と同様の密度を有することができる。
ダミーパターン５は、前述した従来技術によるアシストフィーチャーを使用する方式とは異なり、実際にウエハー上に形成されるものである。それによって、低密度パターン領域の密度を実質的に高めて、高密度または中間密度パターン領域のような焦点深さ工程マージンを確保することができる。
エッチングバイアスは隣接パターンとの密度に大きく依存するものであり、エッチングバイアスは密度が高いほど減少するものであり、エッチングバイアスの値が小さいほど高い臨界領域の均一度を有することができる。
本発明においては、ダミーパターン５をメーンパターンのゲートパターン１の側面部に設けて、密度を高めてエッチングバイアスを減らすようになる。
図５は、本発明と従来技術のエッチングバイアスを比較したグラフである。これに示すように、本発明に係るエッチングバイアスは、従来に比べて顕著に減少したことが分かる。
前述のようにエッチングバイアスが減少した場合、得られる効果は、目標とする臨界領域ターゲットが１５０ｎｍと仮定し、エッチングバイアスが５０ｎｍであれば、露光工程で具現しなければならない臨界領域は１００ｎｍになる。また、エッチングバイアスがそれより小さな２０ｎｍの場合は、露光工程の１３０ｎｍを具現すればよいため、露光工程の工程マージンを向上させることが可能である。
このような露光工程の工程マージンの差を、図６のグラフと表に示した。
この表において、Ｉｓｏｌａｔｅｄで示した部分は、アシストフィーチャーが適用されない場合の低密度領域における工程マージンを表し、従来技術はアシストフィーチャーが適用されたことを表す。
このように、本発明は焦点深さ工程マージンを大きく向上させることが分かる。
前述の工程マージンの向上は、半導体装置の収率と直接的な関係があり、本発明は、工程マージンの向上により半導体装置の収率を向上させることができるようになる。
ダミーパターン５の形成方向は、ゲートパターン１と同一の方向であるか、またはそのゲートパターン１に対して垂直の方向を有する多数のパターンを形成する場合にも、同一の効果が得られる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、請求の範囲に記載した本発明の基本概念を用いた当業者のいろいろな変形及び改良形態も、本発明の権利範囲に属することは勿論である。
本発明によれば、低密度パターン領域のメーンパターンの側面にデザインルールによって半導体装置に影響を与えないダミーパターンを共に形成することによって、実質的に低密度パターン領域を高密度パターン領域または中間密度パターン領域のようなパターン密度になるようにして工程マージンを向上させ、パターンの臨界領域の均一度を向上させて半導体装置の収率を向上させることができる。
従って、本発明の産業利用性はきわめて高いものといえる。
一般的に半導体装置の密度が異なるパターン領域を説明するために示した平面図である。 従来技術によるアシストフィーチャーを適用した低密度パターン領域の平面図である。 アシストフィーチャーが適用された工程と適用されない工程の焦点深さ工程マージンの差を示したグラフである。 本発明の実施形態に係る半導体装置の製造方法においてダミーパターンを適用した状態を示す平面図である。 本発明と従来技術とのエッチングバイアスを比較したグラフである。 本発明と従来技術との露光工程マージンを比較したグラフと表である。
符号の説明
１ ゲートパターン、２ 活性領域、３ ビットラインコンタクト、５ ダミーパターン、６ 非活性領域。

Claims (3)

  1. 一定の領域に形成するパターンの数が他の領域に比べて相対的に少ない低密度パターン領域に、フォトエッチング工程を通じてメーンパターンを形成する半導体装置製造工程において、
    前記メーンパターンが形成されている活性領域と隣接する非活性領域上に、前記メーンパターンの側面から所定距離離隔させて少なくとも一つのダミーパターンを共に形成することを特徴とする半導体装置の製造方法。
  2. 前記ダミーパターンは、デザインルールによって前記メーンパターンとの隔離距離、ダミーパターン相互間の隔離距離及び大きさが決定されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ダミーパターンは、メーンパターンと同一の方向または垂直の方向に形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。

JP2005189129A 2004-12-23 2005-06-29 半導体装置の製造方法 Pending JP2006179854A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111386A KR100732753B1 (ko) 2004-12-23 2004-12-23 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
JP2006179854A true JP2006179854A (ja) 2006-07-06

Family

ID=36610383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189129A Pending JP2006179854A (ja) 2004-12-23 2005-06-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8105757B2 (ja)
JP (1) JP2006179854A (ja)
KR (1) KR100732753B1 (ja)
CN (1) CN100429743C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2439759A (en) * 2006-06-30 2008-01-09 X Fab Uk Ltd RF-CMOS transistor array
JP5220317B2 (ja) * 2007-01-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101266913B (zh) * 2007-03-12 2010-05-26 旺宏电子股份有限公司 增进图案均匀度的方法
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
US7926001B2 (en) * 2008-01-16 2011-04-12 Cadence Design Systems, Inc. Uniformity for semiconductor patterning operations
SG10201408775SA (en) 2014-12-29 2016-07-28 Globalfoundries Sg Pte Ltd Etch bias control
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
KR102417183B1 (ko) * 2016-02-25 2022-07-05 삼성전자주식회사 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법
CN109507847B (zh) * 2018-12-27 2022-02-01 上海华力集成电路制造有限公司 光学临近效应修正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077681A (ja) * 1998-09-03 2000-03-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092706A (ja) * 1996-09-10 1998-04-10 Sony Corp 露光方法、及び該露光方法を用いた半導体装置の製造方法
KR19980040591A (ko) * 1996-11-29 1998-08-17 배순훈 사진 식각 공정용 포토마스크
KR100230421B1 (ko) * 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
KR100498441B1 (ko) * 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법
KR100732749B1 (ko) * 2001-12-28 2007-06-27 주식회사 하이닉스반도체 미세 패턴 형성용 마스크
JP2003241362A (ja) * 2002-02-21 2003-08-27 Sony Corp 半導体装置及び半導体装置の製造方法
US7252909B2 (en) * 2002-04-18 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce CD non-uniformity in IC manufacturing
KR100523622B1 (ko) * 2003-02-04 2005-10-24 동부아남반도체 주식회사 포토리소그래피 공정에서의 포토 마스크 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077681A (ja) * 1998-09-03 2000-03-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク

Also Published As

Publication number Publication date
CN100429743C (zh) 2008-10-29
US20060138462A1 (en) 2006-06-29
US8105757B2 (en) 2012-01-31
KR100732753B1 (ko) 2007-06-27
KR20060072679A (ko) 2006-06-28
CN1794418A (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
US11908691B2 (en) Techniques to engineer nanoscale patterned features using ions
CN100416774C (zh) 在半导体器件中形成微图案的方法
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
JP2010080942A (ja) 半導体装置の製造方法
US20100038798A1 (en) Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
JP2006179854A (ja) 半導体装置の製造方法
US7536671B2 (en) Mask for forming fine pattern and method of forming the same
US7759023B2 (en) Hybrid mask and method of making same
US7432143B2 (en) Method for forming gate of semiconductor device
US20090233183A1 (en) Exposure mask and a method of making a semiconductor device using the mask
US20070105053A1 (en) Method of manufacturing semiconductor device
JP2007027681A (ja) 半導体素子の製造方法
TW201415159A (zh) 形成光罩的方法
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US8110341B2 (en) Method for manufacturing a semiconductor device by using first and second exposure masks
CN101806997A (zh) 光掩模
US20080099835A1 (en) Exposure Mask and Method for Forming A Gate Using the Same
US8057987B2 (en) Patterning method of semiconductor device
US8242021B2 (en) Method for manufacturing semiconductor device
US10120275B2 (en) Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask
KR100944330B1 (ko) 반도체 소자의 패턴 형성 방법
JP2005259991A (ja) パターン形成方法
US6797635B2 (en) Fabrication method for lines of semiconductor device
JP2004039688A (ja) 半導体記憶素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004