CN100416774C - 在半导体器件中形成微图案的方法 - Google Patents

在半导体器件中形成微图案的方法 Download PDF

Info

Publication number
CN100416774C
CN100416774C CNB2006101272352A CN200610127235A CN100416774C CN 100416774 C CN100416774 C CN 100416774C CN B2006101272352 A CNB2006101272352 A CN B2006101272352A CN 200610127235 A CN200610127235 A CN 200610127235A CN 100416774 C CN100416774 C CN 100416774C
Authority
CN
China
Prior art keywords
film
pattern
oxidation
wavelength
oxidation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101272352A
Other languages
English (en)
Other versions
CN1933109A (zh
Inventor
郑宇荣
金钟勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050085795A external-priority patent/KR100642886B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1933109A publication Critical patent/CN1933109A/zh
Application granted granted Critical
Publication of CN100416774C publication Critical patent/CN100416774C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/907—Folded bit line dram configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种在半导体器件中形成微图案的方法。将氧化物膜掩模分成单元氧化物膜掩模和周边氧化物膜掩模。因此，可有利于单元区域和周边区域之间的连接。移除位于将形成字线的区域和将形成选择源线的区域之间的第一氧化物膜图案的部分上表面。因此，可以增加间隔并且可以防止在将形成字线的区域中的程序干扰。此外，利用具有100nm的线和200nm的间隔的图案，可以形成超过ArF曝光设备极限的具有50nm的线和100nm的间隔的图案或具有100nm的线和50nm的间隔的图案，因此所述图案具有良好的加工裕度和良好的临界尺寸规整性。

Description

在半导体器件中形成微图案的方法
技术领域
本发明一般涉及制造半导体器件的方法，更具体而言，涉及在半导体器件中形成微图案的方法，其中形成不同的线间间隔并且可以控制临界尺寸(CD)。
背景技术
半导体器件中制备70nm图案尺寸的曝光通常利用ArF曝光设备来实施。但是，为了形成50nm或更小的图案尺寸，已经提出通过双重曝光蚀刻形成微图案的方法。但是，由于该方法不能控制覆盖(overlay)因此它不能用于制程中，覆盖是双重曝光中最重要的变量。
下面将参考图1A和1B说明双重曝光。
参考图1A，首先实施曝光和显影过程，以形成光刻胶图案。首次利用光刻胶图案作为掩模曝光待蚀刻层，蚀刻该层以形成第一线图案10和第一间隔20。每一个第一线图案10具有100nm的宽度，每一个第一间隔20具有100nm宽度。
参考图1B，随后再次实施曝光和显影过程，以形成第二光刻胶图案。蚀刻已经第二次曝光的待蚀刻层，以形成第二线图案30和第二间隔40。每一个第二线图案30具有50nm的宽度，每一个第二间隔40具有150nm宽度。
但是，当在首次蚀刻图案之后通过利用对齐键使覆盖对准而第二次实施曝光时，对齐键必须移动50nm，以产生图1B所示的图案间距。但是，实践中难于将曝光设备的覆盖精度控制在10nm或更小。
换言之，在理想情况下，将获得50nm的线图案和150nm的间隔，如果向左侧发生未对准，则得到如图2A所示的60nm的图案宽度和140nm的间隔。即形成50nm或更大的图案。另一方面，如果向右侧发生未对准，则得到如图2B所示的40nm的图案宽度和160nm的间隔。因此，可形成图案，但是不可根据该方法控制CD。
此外，一种形成具有比曝光设备分辨率更小线距(pitch)的图案的方法包括使用双重曝光技术(DET)或间隔物的图案形成方法。但是，利用DET难以克服由未对准所引起的CD失败并且这在实际器件制造中不可行。此外，在使用间隔物的图案形成方法中，非常难以连接单元(cell)和周边(peri)区域并且难以形成不同的单元线和间隔。因此使用间隔物的图案形成方法难以应用于实际器件制造。
发明内容
本发明的实施方案涉及在半导体器件中形成微图案的方法，其中可以控制临界尺寸并且可以形成不同的单元线之间的间隔。
根据本发明第一实施方案的形成半导体器件的微图案的方法包括以下步骤：在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；毯覆式(blanket)蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜；以及在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除氮化物膜，由此形成氧化物膜图案。
根据本发明第二实施方案的形成半导体器件的微图案的方法包括以下步骤：在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜；和在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除第一和第二氧化物膜，由此形成氧化物膜图案。
根据本发明第三实施方案的形成半导体器件的微图案的方法包括以下步骤：在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜；和在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除氮化物膜和部分半导体衬底，由此形成氧化物膜图案。
根据本发明第四实施方案的形成半导体器件的微图案的方法包括以下步骤：在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜；和在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除氮化物膜、部分第一和第二氧化物膜以及部分半导体衬底，由此形成氧化物膜图案。
根据本发明第五实施方案的形成半导体器件的微图案的方法包括以下步骤：在半导体衬底上形成硬掩膜和第一氧化物膜并蚀刻第一氧化物膜以形成第一氧化物膜图案；在第一氧化物膜图案的侧壁上形成间隔物，在整个结构上形成第二氧化物膜，然后抛光第二氧化物膜直到暴露预定宽度的每一个间隔物；剥除间隔物，并在半导体衬底上形成字线间隔掩模图案，使得仅是将形成字线的区域和将形成选择源线的区域之间的间隔部分被打开；移除在将形成字线的区域和将形成选择源线的区域之间的第一氧化物膜图案的部分上表面，然后实施浸渍(dip)以控制每一个第一氧化物膜图案的宽度和间隔的宽度；和蚀刻周边区域的第二氧化物膜以形成氧化物膜图案。
附图说明
通过参考下文中结合附图的具体说明，将更完整地理解本发明，本发明许多附加优点也将更加显而易见，附图中相同的附图标记表示相同或类似的元件，其中：
图1A和1B是说明现有技术中的在半导体器件中形成微图案方法的平面图；
图2A和2B是说明当应用现有技术时出现的问题的平面图；
图3A-3G是说明根据本发明第一实施方案在半导体器件中形成微图案方法的截面图；
图4A-4G是说明根据本发明第二实施方案在半导体器件中形成微图案方法的截面图；
图5A-5G是说明根据本发明第三实施方案在半导体器件中形成微图案方法的截面图；
图6A-6G是说明根据本发明第四实施方案在半导体器件中形成微图案方法的截面图；
图7A-7J是说明根据本发明第五实施方案在半导体器件中形成微图案方法的平面图；
图8A-8K是说明根据本发明第五实施方案在半导体器件中形成微图案方法的截面图。
具体实施方式
下面将参考附图结合一些示例性实施方案来详细描述本发明。
图3A-3G是说明根据本发明第一实施方案在半导体器件中形成微图案方法的截面图。
参考图3A，依次在半导体衬底300上形成第一氧化物膜302和下层抗反射膜304。在下层抗反射膜304上形成光刻胶膜。第一氧化物膜302可以优选形成
Figure C20061012723500101
的厚度。通过曝光和显影使光刻胶膜图案化，由此形成分别具有100nm的线50和200nm的间隔60的第一光刻胶图案306。
参考图3B，利用第一光刻胶图案306作为掩模依次蚀刻下层抗反射膜304和第一氧化物膜302，由此得到100nm的间隔和200nm的间隔。
参考图3C，在剥除第一光刻胶图案306和下层抗反射膜304之后，在整个结构上形成氮化物膜308。氮化物膜308可优选形成
Figure C20061012723500102
的厚度。
参考图3D，毯覆式蚀刻氮化物膜308以在第一氧化物膜302的侧壁上形成间隔物310。作为示例，间隔物310的临界尺寸(CD)是50nm。间隔物310例如可利用氧化物膜、氮化物膜、多晶硅膜、钨膜、铝膜或高密度等离子体来形成。
参考图3E，在整个结构上形成第二氧化物膜312。第二氧化物膜312可优选形成
Figure C20061012723500111
的厚度。第二氧化物膜312可优选利用例如高密度等离子体(HDP)氧化物膜、氮化物膜或多晶硅膜来形成。
参考图3F，实施化学机械抛光(CMP)过程，使得第二氧化物膜312具有预定厚度。优选第二氧化物膜312具有
Figure C20061012723500112
的厚度。如果利用第二氧化物膜312作为靶来实施CMP，则可以通过控制CMP靶来控制形成间隔物(即氮化物膜)的间隔物顶部斜率。因此，抛光第二氧化物膜312的CMP过程决定将最终形成的图案的CD。结果，如果根据CMP工艺靶，通过SEM照片、TEM照片等调节CD来准备加工条件，则可以控制CD。
参考图3G，在整个结构上形成光刻胶膜。然后实施曝光和显影工艺，以形成光刻胶图案(未示出)。利用光刻胶图案作为掩模，剥除间隔物310(即氮化物膜)，由此形成具有100nm的线和50nm的间隔的氧化物膜图案302a和312a。
在曝光过程中，通过利用光源在整个结构上形成光刻胶膜来形成光刻胶图案，例如利用具有365nm波长的i射线、具有248nm波长的KrF激光、具有193nm波长的ArF激光或具有157nm波长的远紫外线(EUV)，然后利用光源实施曝光，例如利用具有365nm波长的i射线、具有248nm波长的KrF激光、具有193nm波长的ArF激光或具有157nm波长的EUV。
图4A-图4G是说明根据本发明第二实施方案在半导体器件中形成微图案方法的截面图。
参考图4A，依次在半导体衬底300上形成第一氧化物膜302和下层抗反射膜304。在下层抗反射膜304上形成光刻胶膜。第一氧化物膜302可以优选形成
Figure C20061012723500113
的厚度。通过曝光和显影使光刻胶膜图案化，由此形成分别具有100nm的线50和200nm的间隔60的第一光刻胶图案306。
参考图4B，利用第一光刻胶图案306作为掩模依次蚀刻下层抗反射膜304和第一氧化物膜302，由此得到100nm的间隔和200nm的间隔。
参考图4C，在剥除第一光刻胶图案306和下层抗反射膜304之后，在整个结构上形成氮化物膜308。氮化物膜308可优选形成
Figure C20061012723500121
的厚度。
参考图4D，毯覆式蚀刻氮化物膜308以在第一氧化物膜302的侧壁上形成间隔物310。间隔物310的CD是50nm。间隔物310可优选利用例如氧化物膜、氮化物膜、多晶硅膜、钨膜或铝膜来形成。
参考图4E，在整个结构上形成第二氧化物膜312。第二氧化物膜312可优选形成
Figure C20061012723500122
的厚度。第二氧化物膜312可优选利用例如HDP氧化物膜、氮化物膜或多晶硅膜来形成。
参考图4F，实施化学机械抛光(CMP)过程，使得第二氧化物膜312具有预定厚度。优选第二氧化物膜312具有
Figure C20061012723500123
的厚度。如果利用第二氧化物膜312作为靶来实施CMP，可以通过控制CMP靶来控制形成间隔物(即氮化物膜)的间隔物顶部斜率。因此，抛光第二氧化物膜312的CMP过程决定将最终形成的图案的CD。结果，如果根据CMP工艺靶，通过SEM照片、TEM照片等调节CD来准备加工条件，则可以控制CD。
参考图4G，在整个结构上形成光刻胶膜。然后实施曝光和显影过程，以形成光刻胶图案(未示出)。利用光刻胶图案作为掩模，剥除第一和第二氧化物膜302和312，由此形成具有50nm的线和100nm的间隔的氮化物膜图案310。
图5A-5G是说明根据本发明第三实施方案在半导体器件中形成微图案方法的截面图。
参考图5A，依次在半导体衬底300上形成第一氧化物膜302和下层抗反射膜304。在下层抗反射膜304上形成光刻胶膜。第一氧化物膜302可以优选形成
Figure C20061012723500124
的厚度。通过曝光和显影使光刻胶膜图案化，由此形成分别具有100nm的线50和200nm的间隔60的第一光刻胶图案306。
参考图5B，利用第一光刻胶图案306作为掩模依次蚀刻下层抗反射膜304和第一氧化物膜302，由此得到100nm的间隔和200nm的间隔。
参考图5C，在剥除第一光刻胶图案306和下层抗反射膜304之后，在整个结构上形成氮化物膜308。氮化物膜308可优选形成
Figure C20061012723500131
的厚度。
参考图5D，毯覆式蚀刻氮化物膜308以在第一氧化物膜302的侧壁上形成间隔物310。间隔物310的CD是50nm。间隔物310可利用例如氧化物膜、氮化物膜、多晶硅膜、钨膜或铝膜来形成。
参考图5E，在整个结构上形成第二氧化物膜312。第二氧化物膜312可优选形成
Figure C20061012723500132
的厚度。第二氧化物膜312可优选利用例如HDP氧化物膜、氮化物膜或多晶硅膜来形成。
参考图5F，实施化学机械抛光(CMP)工艺，使得第二氧化物膜312具有预定厚度。优选第二氧化物膜312具有
Figure C20061012723500133
的厚度。如果利用第二氧化物膜312作为靶来实施CMP，可以通过控制CMP靶来控制形成间隔物(即氮化物膜)的间隔物顶部斜率。因此，抛光第二氧化物膜312的CMP过程决定将最终形成的图案的CD。结果，如果根据CMP工艺靶，通过SEM照片、TEM照片等调节CD来准备加工条件，则可以控制CD。
参考图5G，在整个结构上形成光刻胶膜。然后实施曝光和显影过程，以形成光刻胶图案(未示出)。利用光刻胶图案作为掩模来蚀刻间隔物310(即氮化物膜)和部分半导体衬底100，由此形成具有100nm的线和50nm的间隔的氧化物膜图案302a和312a。
图6A-6G是说明根据本发明第四实施方案在半导体器件中形成微图案方法的截面图。
参考图6A，依次在半导体衬底300上形成第一氧化物膜302和下层抗反射膜304。在下层抗反射膜304上形成光刻胶膜。第一氧化物膜302可以优选形成
Figure C20061012723500134
的厚度。通过曝光和显影使光刻胶膜图案化，由此形成分别具有100nm的线50和200nm的间隔60的第一光刻胶图案306。
参考图6B，利用第一光刻胶图案306作为掩模依次蚀刻下层抗反射膜304和第一氧化物膜302，由此得到100nm的间隔和200nm的间隔。
参考图6C，在剥除第一光刻胶图案306和下层抗反射膜304之后，在整个结构上形成氮化物膜308。氮化物膜308可优选形成的厚度。
参考图6D，毯覆式蚀刻氮化物膜308以在第一氧化物膜302的侧壁上形成间隔物310。间隔物310的CD是50nm。间隔物310可利用例如氧化物膜、氮化物膜、多晶硅膜、钨膜或铝膜来形成。
参考图6E，在整个结构上形成第二氧化物膜312。第二氧化物膜312可优选形成
Figure C20061012723500142
的厚度。第二氧化物膜312可优选利用例如HDP氧化物膜、氮化物膜或多晶硅膜来形成。
参考图6F，实施化学机械抛光(CMP)过程，使得第二氧化物膜312具有预定厚度。优选第二氧化物膜312具有约
Figure C20061012723500143
的厚度。如果利用第二氧化物膜312作为靶来实施CMP，可以通过控制CMP靶来控制形成间隔物(即氮化物膜)的间隔物顶部斜率。因此，抛光第二氧化物膜312的CMP过程决定将最终形成的图案的CD。结果，如果根据CMP工艺靶，通过SEM照片、TEM照片等调节CD来准备工艺条件，则可以控制CD。
参考图6G，在整个结构上形成光刻胶膜。然后实施曝光和显影过程，以形成光刻胶图案(未示出)。利用光刻胶图案作为掩模，蚀刻间隔物310(即氮化物膜)、部分第一和第二氧化物膜302和312以及部分半导体衬底100，由此形成具有100nm的线和50nm的间隔的氧化物膜图案302a和312a。因此，利用具有100nm的线和200nm的间隔的图案可容易地控制具有50nm的线和100nm的间隔的图案的CD或具有50nm的线和100nm的间隔的图案。还可确保CD的规整性。
图7A-7J是是说明根据本发明第五实施方案在半导体器件中形成微图案方法的平面图。图8A-8K是说明根据本发明第五实施方案在半导体器件中形成微图案方法的截面图。
图8A是沿着图7A中线A-A所截取的半导体器件的截面图。在半导体衬底800上形成硬掩膜802。硬掩膜802可以由例如钨膜或多晶硅膜形成。在硬掩膜802上形成第一氧化物膜804。
图8B是沿着图7B中线B-B所截取的半导体器件的截面图。利用单元(cell)氧化物膜掩模(未示出)蚀刻第一氧化物膜804，形成第一氧化物膜图案804a。在单元氧化物膜掩模中，仅形成与单元互连的图案。单元区域的第一氧化物膜图案804a的宽度“a”必须小于线距“b”的一半。
图8C是沿着图7C中线C-C所截取的半导体器件的截面图。在半导体衬底800上形成氮化物膜。蚀刻氮化物膜直到第一氧化物膜图案804a的上表面暴露，由此在第一氧化物膜图案804a的侧壁上形成间隔物806。要求每一个间隔物806的宽度“c”和每一个第一氧化物膜图案804a的宽度“a”之和必须为线距“b”的一半。
参考图8D，在整个结构上形成第二氧化物膜808，使得第一氧化物膜图案804a被包埋在其间。
图8E是沿着图7D中线D-D所截取的半导体器件的截面图。实施CMP直到暴露预定厚度的间隔物806的宽度“c”。
图8F是沿着图7E中线E-E所截取的半导体器件的截面图。通过湿蚀刻移除间隔物806。
图8G是沿着图7F中线F-F所截取的半导体器件的截面图。在半导体衬底800上形成字线(WL)间隔掩模。为了防止程序干扰待形成的字线以及增加将形成WL的区域和将形成SSL“选择源线”的区域之间的间隔，在WL间隔掩模上实施曝光，使得仅仅是将形成WL的区域和将形成SSL的区域之间的间隔被打开，由此形成WL间隔掩模图案810。
图8H是沿着图7G中线G-G所截取的半导体器件的截面图。实施浸渍以移除在将形成暴露的WL的区域和将形成SSL的区域之间的第一氧化物膜图案804a部分上表面，由此得到间隔。使用浸渍而不是干蚀刻的原因在于，第一氧化物膜图案804a的宽度即使发生未对准也不改变。
图8I是沿着图7H中线H-H所截取的半导体器件的截面图。在剥除WL间隔掩模图案810之后，实施浸渍以控制第一氧化物膜图案804a的宽度“e”和间隔的宽度“f”。
图8J是沿着图7I中线I-I所截取的半导体器件的截面图。在除周边区域外的半导体衬底800上形成周边氧化物膜掩模812。在周边栅极掩模812中，单元部分经Cr处理并且基于互连部分被打开。因此，可以在将形成每一WL的每一区域中形成垫(pad)，并且还可以在该区域中形成周边晶体管。
图8K是沿着图7J中线J-J所截取的半导体器件的截面图。利用周边氧化物膜掩模812蚀刻周边区域的第二氧化物膜808，形成氧化物膜图案814。
由于由氧化物膜图案814形成的第一和第二氧化物膜图案804和808相对薄，因此第一和第二氧化物膜图案804和808不足以用作硬掩模。因此，蚀刻钨膜或多晶硅膜(即下方的硬掩模802)，以利用它作为硬掩模。
如上所述，根据本发明，利用具有100nn线和200nm间隔并因此具有良好加工裕度和良好CD规整性的图案，可以形成超出ArF曝光设备极限的具有50nm线和100nm间隔的图案或具有100nm线和50nm间隔的图案。
此外，可以减少单元氧化物膜图案和氧化物膜图案之间的线距而不增加曝光设备的分辨率。还可以仅利用曝光装置ASML XT1400形成具有29nm(58nm的1/2)的波长的氧化物膜图案，并且还可仅利用ASML XT1400制造16G多级单元(MLC)NAND闪存。
虽然已经结合实际示例性实施方案描述了本发明，但是本发明不限于所公开的实施方案，相反，本发明旨在覆盖包括在所附权利要求精神和范围内的各种修改和等价设置。

Claims (40)

1. 一种形成半导体器件的微图案的方法，该方法包括以下步骤：
在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模来蚀刻下层抗反射膜和第一氧化物膜；
剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；
毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；
在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜使得暴露所述间隔物；和
在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模来剥除氮化物膜，由此形成氧化物膜图案。
2. 权利要求1的方法，包括形成第一氧化物膜至100
Figure C2006101272350002C1
-10000
Figure C2006101272350002C2
的厚度。
3. 权利要求1的方法，包括形成氮化物膜至100
Figure C2006101272350002C3
-10000
Figure C2006101272350002C4
的厚度。
4. 权利要求1的方法，包括利用氧化物膜、多晶硅层、钨膜或铝膜之一代替氮化物膜来形成间隔物。
5. 权利要求1的方法，包括利用高密度等离子体氧化物膜、氮化物膜或多晶硅层之一来形成第二氧化物膜。
6. 权利要求1的方法，包括形成第二氧化物膜至5000
Figure C2006101272350002C5
-30000
Figure C2006101272350002C6
的厚度。
7. 权利要求1的方法，包括形成第二氧化物膜至500
Figure C2006101272350002C7
-1000
Figure C2006101272350002C8
的厚度。
8. 权利要求1的方法，其中形成第二光刻胶膜图案的过程使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
9. 权利要求1的方法，其中第二光刻胶膜图案使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
10. 一种形成半导体器件的微图案的方法，该方法包括以下步骤：
在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；
剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；
毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；
在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜使得暴露所述间隔物；和
在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除第一和第二氧化物膜，由此形成氧化物膜图案。
11. 权利要求10的方法，包括形成第一氧化物膜至100
Figure C2006101272350003C1
-10000
Figure C2006101272350003C2
的厚度。
12. 权利要求10的方法，包括形成氮化物膜至100
Figure C2006101272350003C3
-10000
Figure C2006101272350003C4
的厚度。
13. 权利要求10的方法，包括利用氧化物膜、多晶硅层、钨膜或铝膜之一代替氮化物膜来形成间隔物。
14. 权利要求10的方法，包括利用高密度等离子体氧化物膜、氮化物膜或多晶硅层之一来形成第二氧化物膜。
15. 权利要求10的方法，包括形成第二氧化物膜至5000
Figure C2006101272350003C5
-30000
Figure C2006101272350003C6
的厚度。
16. 权利要求10的方法，包括形成第二氧化物膜至500
Figure C2006101272350003C7
-1000
Figure C2006101272350003C8
的厚度。
17. 权利要求10的方法，其中形成第二光刻胶膜图案的过程使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
18. 权利要求10的方法，其中第二光刻胶膜图案使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
19. 一种形成半导体器件的微图案的方法，该方法包括以下步骤：
在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；
剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；
毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；
在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜使得暴露所述间隔物；和
在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除氮化物膜和部分半导体衬底，由此形成氧化物膜图案。
20. 权利要求19的方法，包括形成第一氧化物膜至100
Figure C2006101272350004C1
-10000
Figure C2006101272350004C2
的厚度。
21. 权利要求19的方法，包括形成氮化物膜至100
Figure C2006101272350004C3
-10000
Figure C2006101272350004C4
的厚度。
22. 权利要求19的方法，包括利用氧化物膜、多晶硅层、钨膜或铝膜之一代替氮化物膜来形成间隔物。
23. 权利要求19的方法，包括利用高密度等离子体氧化物膜、氮化物膜或多晶硅层之一来形成第二氧化物膜。
24. 权利要求19的方法，包括形成第二氧化物膜至5000
Figure C2006101272350004C5
-30000
Figure C2006101272350004C6
的厚度。
25. 权利要求19的方法，包括形成第二氧化物膜至500
Figure C2006101272350004C7
-1000
Figure C2006101272350004C8
的厚度。
26. 权利要求19的方法，其中形成第二光刻胶膜图案的过程使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
27. 权利要求19的方法，其中第二光刻胶膜图案使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
28. 一种形成半导体器件的微图案的方法，该方法包括以下步骤：
在半导体衬底上依次形成第一氧化物膜、下层抗反射膜和第一光刻胶膜图案，然后利用第一光刻胶膜图案作为掩模蚀刻下层抗反射膜和第一氧化物膜；
剥除第一光刻胶膜图案和下层抗反射膜，然后在整个结构上沉积氮化物膜；
毯覆式蚀刻氮化物膜以在第一氧化物膜的侧壁上形成间隔物；
在整个结构上沉积第二氧化物膜，然后抛光第二氧化物膜使得暴露所述间隔物；和
在整个结构上形成第二光刻胶膜图案，然后利用第二光刻胶膜图案作为掩模剥除氮化物膜、部分第一和第二氧化物膜以及部分半导体衬底，由此形成氧化物膜图案。
29. 权利要求28的方法，包括形成第一氧化物膜至100
Figure C2006101272350005C1
-10000
Figure C2006101272350005C2
的厚度。
30. 权利要求28的方法，包括形成氮化物膜至100
Figure C2006101272350005C3
-10000
Figure C2006101272350005C4
的厚度。
31. 权利要求28的方法，包括利用氧化物膜、多晶硅层、钨膜或铝膜之一代替氮化物膜来形成间隔物。
32. 权利要求28的方法，包括利用高密度等离子体氧化物膜、氮化物膜或多晶硅层之一来形成第二氧化物膜。
33. 权利要求28的方法，包括形成第二氧化物膜至5000
Figure C2006101272350005C5
-30000
Figure C2006101272350005C6
的厚度。
34. 权利要求28的方法，包括形成第二氧化物膜至500-1000的厚度。
35. 权利要求28的方法，其中形成第二光刻胶膜图案的过程使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
36. 权利要求28的方法，其中第二光刻胶膜图案使用选自以下的光源之一：365nm波长的i射线、248nm波长的KrF激光、193nm波长的ArF激光和157nm波长的远紫外线。
37. 一种形成半导体器件的微图案的方法，该方法包括以下步骤：
在半导体衬底上形成硬掩膜和第一氧化物膜并蚀刻第一氧化物膜以形成第一氧化物膜图案；
在第一氧化物膜图案的侧壁上形成间隔物，在整个结构上形成第二氧化物膜，抛光第二氧化物膜直到暴露预定宽度的每一个间隔物；
剥除间隔物，并在半导体衬底上形成字线间隔掩模图案，使得仅是将形成字线的区域和将形成选择源线的区域之间的间隔部分被打开；
移除在将形成字线的区域和将形成选择源线的区域之间的第一氧化物膜图案的部分上表面，然后实施浸渍以控制每一个第一氧化物膜图案的宽度和间隔的宽度；和
蚀刻周边区域的第二氧化物膜以形成氧化物膜图案。
38.权利要求37的方法，其中硬掩膜包括钨膜或多晶硅膜。
39.权利要求37的方法，包括利用湿蚀刻方法剥除间隔物。
40.权利要求37的方法，包括实施浸渍步骤以移除在将形成字线的区域和将形成选择源线的区域之间的第一氧化物膜图案的部分上表面。
CNB2006101272352A 2005-09-14 2006-09-14 在半导体器件中形成微图案的方法 Expired - Fee Related CN100416774C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050085795A KR100642886B1 (ko) 2005-06-27 2005-09-14 반도체 소자의 미세패턴 형성방법
KR1020050085795 2005-09-14

Publications (2)

Publication Number Publication Date
CN1933109A CN1933109A (zh) 2007-03-21
CN100416774C true CN100416774C (zh) 2008-09-03

Family

ID=37855742

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101272352A Expired - Fee Related CN100416774C (zh) 2005-09-14 2006-09-14 在半导体器件中形成微图案的方法

Country Status (3)

Country Link
US (1) US7575992B2 (zh)
JP (1) JP2007081403A (zh)
CN (1) CN100416774C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642886B1 (ko) * 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100777348B1 (ko) 2006-07-11 2007-11-20 삼성전자주식회사 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
KR20080012055A (ko) * 2006-08-02 2008-02-11 주식회사 하이닉스반도체 마스크 패턴 형성 방법
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
JP4976977B2 (ja) * 2007-10-17 2012-07-18 株式会社東芝 半導体装置の製造方法
WO2009054413A1 (ja) * 2007-10-25 2009-04-30 Nissan Chemical Industries, Ltd. 半導体装置の作製方法
US7759201B2 (en) 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
WO2009114244A2 (en) * 2008-03-11 2009-09-17 Lam Research Corporation Line width roughness improvement with noble gas plasma
KR20090110172A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
CN101577212B (zh) * 2008-05-05 2010-09-22 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
US7811924B2 (en) * 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
JP4789158B2 (ja) * 2008-08-18 2011-10-12 株式会社東芝 半導体装置の製造方法、及び半導体装置
JP5330004B2 (ja) * 2009-02-03 2013-10-30 株式会社東芝 半導体装置の製造方法
KR101093969B1 (ko) * 2010-08-04 2011-12-15 주식회사 하이닉스반도체 미세 패턴 형성방법
CN103578920B (zh) * 2012-08-09 2017-05-10 中国科学院微电子研究所 半导体器件制造方法
CN103594415B (zh) * 2012-08-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103594373B (zh) * 2012-08-17 2017-03-08 中国科学院微电子研究所 半导体器件制造方法
CN111477541A (zh) * 2020-04-23 2020-07-31 上海华力集成电路制造有限公司 自对准双重成像技术
US11699589B2 (en) * 2021-07-30 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterned mask layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158495A (zh) * 1995-12-29 1997-09-03 现代电子产业株式会社 用以形成半导体装置精微图样之方法
US5776816A (en) * 1996-10-28 1998-07-07 Holtek Microelectronics, Inc. Nitride double etching for twin well align
US20020168590A1 (en) * 2001-05-10 2002-11-14 Jiunn-Ren Hwang Method of forming storage nodes in a DRAM
US6861180B2 (en) * 2002-09-10 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Contact printing as second exposure of double exposure attenuated phase shift mask process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH10150027A (ja) 1996-11-19 1998-06-02 Nittetsu Semiconductor Kk 半導体装置の微細レジストパターンの形成方法
KR19990000089A (ko) 1997-06-02 1999-01-15 문정환 반도체소자의 미세패턴 형성방법
KR20010003465A (ko) 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100400244B1 (ko) * 1999-08-07 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100310257B1 (ko) 1999-08-07 2001-09-29 박종섭 반도체소자의 미세 패턴의 제조방법
KR20020024415A (ko) 2000-09-25 2002-03-30 윤종용 반도체 소자의 패턴 형성방법
WO2004012012A1 (ja) * 2002-07-30 2004-02-05 Hitachi, Ltd. 電子装置の製造方法
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
KR100642886B1 (ko) * 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7244638B2 (en) * 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158495A (zh) * 1995-12-29 1997-09-03 现代电子产业株式会社 用以形成半导体装置精微图样之方法
US5776816A (en) * 1996-10-28 1998-07-07 Holtek Microelectronics, Inc. Nitride double etching for twin well align
US20020168590A1 (en) * 2001-05-10 2002-11-14 Jiunn-Ren Hwang Method of forming storage nodes in a DRAM
US6861180B2 (en) * 2002-09-10 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Contact printing as second exposure of double exposure attenuated phase shift mask process

Also Published As

Publication number Publication date
JP2007081403A (ja) 2007-03-29
US7575992B2 (en) 2009-08-18
US20070059914A1 (en) 2007-03-15
CN1933109A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
CN100416774C (zh) 在半导体器件中形成微图案的方法
KR100642886B1 (ko) 반도체 소자의 미세패턴 형성방법
US8227354B2 (en) Method of forming semiconductor device patterns
US8158333B2 (en) Manufacturing method of semiconductor device
KR100554514B1 (ko) 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US7968467B2 (en) Method for forming patterns in semiconductor memory device
TWI356446B (en) Methods to reduce the critical dimension of semico
US7927782B2 (en) Simplified double mask patterning system
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US20080076070A1 (en) Methods of Forming Fine Patterns In Integrated Circuits Using Atomic Layer Deposition
US20100099046A1 (en) Method for manufacturing semiconductor device
US6664191B1 (en) Non self-aligned shallow trench isolation process with disposable space to define sub-lithographic poly space
KR101024712B1 (ko) 반도체 소자의 형성 방법
US20110312184A1 (en) Method for forming pattern of semiconductor device
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
CN110021518B (zh) 自对准双重图案方法
US8105757B2 (en) Method of making a semiconductor device
TWI404119B (zh) 製造半導體元件之方法
US10734284B2 (en) Method of self-aligned double patterning
US8143163B2 (en) Method for forming pattern of semiconductor device
US20110165768A1 (en) Semiconductor Device Having a Modified Recess Channel Gate and a Method for Fabricating the Same
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
US7008856B2 (en) Method for fabricating AND-type flash memory cell
US20090163031A1 (en) Method for Manufacturing Semiconductor Device
CN106340519B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20130914