CN103594373B - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103594373B CN103594373B CN201210296045.9A CN201210296045A CN103594373B CN 103594373 B CN103594373 B CN 103594373B CN 201210296045 A CN201210296045 A CN 201210296045A CN 103594373 B CN103594373 B CN 103594373B
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- mask
- cmp
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 47
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 20
- 238000005530 etching Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 96
- 238000000151 deposition Methods 0.000 description 12
- 238000000059 patterning Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明改善侧墙掩模的半导体制造方法。在本发明中，形成了阻挡层和牺牲层，通过采用CMP工艺，将侧墙上部左右两侧差异较大的部分磨掉，留下侧墙底部近似矩形的部分，并以其为掩膜进行随后的侧墙掩模技术，这样可以尽可能的降低因侧墙形貌不对称而对后续刻蚀造成的不良后果；并且，可以以前一次侧墙掩膜技术形成的第一侧墙为虚设栅极而形成第二侧墙，并执行第二次的CMP工艺，可以获得具有良好形貌的第二侧墙掩膜，从而完成第二次的侧墙掩膜技术即QSPT。
Description
技术领域
本发明涉及半导体器件制造方法领域，特别地，涉及一种利用牺牲层和阻挡层改善侧墙转移技术的晶体管制造方法。
背景技术
半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。为了延续摩尔定律，要求器件的特征尺寸不断的减小，但是常规193nm光刻已经基本达到极限，EUV、电子束等其他技术距离商业应用还有较长的时间。
侧墙转移技术(Spacer patterning technology，SPT)作为一种成本低易应用的光刻技术，被认为在下一代特征尺寸将能够得到采用。并且，为了同时产生更多的线条，QSPT(quad spacer patterning technology)技术也被提出。具体参见附图1-7，首先在材料层10和11之上形成第一虚设栅极12，参见附图1，第一虚设栅极的结构和材料可以与栅极相同，但并不实现栅极的功能，第一虚设栅极12的宽度例如是光刻的特征尺寸；接着，全面沉积一侧墙材料层，并进行回刻蚀，这样，在第一虚设栅极12两侧就形成了第一侧墙13，参见附图2，其中，由于工艺原因，第一侧墙13的外侧面是具有弧形线条，而通过刻蚀控制可使得第一侧墙13的底部宽度小于特征尺寸。然后，去除第一虚设栅极12，参见附图3，这样，剩余第一侧墙13位于衬底上，而第一侧墙13可以作为掩模，对其下面的材料层进行刻蚀，这就是侧墙转移技术。在此之后，以第一侧墙13为第二虚设栅极，可以进行第二次侧墙转移技术。在第一侧墙13的两侧形成第二侧墙14，参见附图4，形成工艺与形成第一侧墙13的工艺相同。同样可以通过刻蚀工艺来控制第二侧墙14的宽度，第二侧墙14的外侧面也是具有弧形线条。然后去除作为第二虚设栅极的第一侧墙13，参见附图5，这样，剩余第二侧墙14位于衬底上，而第二侧墙14可以作为掩模，对其下面的材料层进行刻蚀，这种在一次侧墙转移技术之后，以之前形成的第一侧墙来作为第二虚设栅极而进行的另一次侧墙转移技术，被称为QSPT(quad spacer patterning technology)。利用此技术，可以同时形成多条亚特征尺寸的线条。
但是，侧墙转移技术以及QSPT技术也存在比较明显的缺点：侧墙形貌左右两侧不对称，导致后续刻蚀所形成的形状左右不相同。同时，由于侧墙的形貌并不是左右对称的，在QSPT的第二次SPT过程中，将会以上一次SPT过程中的第一侧墙形成的结构为虚设栅极，然后再在第一侧墙的两侧形成第二侧墙。由于第一侧墙本身就已经形状不规则，再进行QSPT后，第二侧墙的形貌将更加差，参见附图5，其中第二侧墙14的两个侧面形貌很不理想。这将严重影响后续对目标刻蚀的形貌。
考虑到侧墙具有弧形的一侧面，而侧墙底部形状较为类似矩形，如果只采用这一部分作为掩膜进侧墙转移技术，则有望获得较好的刻蚀形状。因此，需要提供一种新的晶体管制造方法，以解决上述问题，从而更好地确保侧墙转移技术的效果。
发明内容
本发明提供一种利用CMP和类似于后栅工艺的技术改善侧墙转移技术的晶体管制造方法，其避免了现有侧墙转移技术以及QSPT中的缺陷。
根据本发明的一个方面，本发明提供一种半导体器件制造方法，用于改善侧墙转移技术中的侧墙掩模，其特征在于，包括如下步骤：
提供半导体衬底，在该半导体衬底上依次形成第一阻挡层和第一牺牲层，并进行图案化；
全面性沉积第一侧墙材料层；
各向异性地回刻蚀所述第一侧墙材料层，仅保留位于所述第一阻挡层和所述第一牺牲层的侧面上的所述第一侧墙材料层，从而形成第一侧墙；
全面性沉积第一中间介质层，所述第一中间介质层完全覆盖所述第一阻挡层、所述第一牺牲层和所述第一侧墙；
全面性沉积第二中间介质层，所述第二中间介质层完全覆盖所述第二侧墙；
进行第一CMP工艺，以所述第一阻挡层的上表面为第一CMP工艺的终止点，去除所述第一阻挡层的上表面之上的所述第一中间介质层、所述第一牺牲层和所述第一侧墙，剩余的所述第一侧墙形成第一侧墙掩模；
去除所述第一阻挡层和剩余的所述第一中间介质层，在所述半导体衬底上仅留存所述第一侧墙掩模；
在所述第一侧墙掩模的侧面形成第二侧墙；
进行第二CMP工艺，保留的具有期望高度的所述第二侧墙下部分作为第二侧墙掩膜。
在本发明中，所述第一阻挡层的材料为SiO2。
在本发明中，所述第一牺牲层的材料为多晶硅或非晶硅或光刻胶。
在本发明中，所述第一侧墙的材料为Si3N4，所述第二侧墙的材料为SiO2。
在本发明中，所述第一CMP工艺包括两个阶段：第一阶段，对所述第一中间介质层进行CMP处理，至所述第一牺牲层的上表面为止；第二阶段，对所述第一牺牲层和所述第一侧墙的上部分进行CMP处理，至所述第一阻挡层的上表面为止。
在本发明中，所述第二CMP工艺采用时间控制或终点控制。
在本发明中，所述第二中间介质层的材料与所述第二侧墙的材料不同。
在本发明中，所述第二侧墙掩膜用于形成线条尺寸小于特征尺寸的图形。
本发明的优点在于：
本发明在形成侧墙掩模的工艺中，形成了阻挡层和牺牲层，通过采用CMP工艺，将侧墙上部左右两侧差异较大的部分磨掉，留下侧墙底部近似矩形的部分，并以其为掩膜进行随后的侧墙掩模技术，由于本发明中的侧墙掩模具有接近矩形的形貌，相比现有技术中侧面为较大弧形的侧墙，本发明能够获得更加一致的掩模效果，降低了由于侧墙形状不规整而造成的后续掩模刻蚀工艺的不可控性，使得通过该掩模获得的亚F尺寸的线条更加符合设计要求，从而保证了晶体管的性能。并且，可以以前一次侧墙掩膜技术形成的第一侧墙为虚设栅极而形成第二侧墙，并执行第二次的CMP工艺，可以获得具有良好形貌的第二侧墙掩膜，从而很好地完成第二次的侧墙掩膜技术即QSPT。
附图说明
图1-5现有技术中的侧墙转移技术和QSPT；
图6-13本发明制造方法的流程示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，特别地涉及到利用牺牲层和阻挡层配合CMP来改善侧墙转移技术，其避免了现有的侧墙转移技术和QSPT中存在的缺陷，下面，参见附图6-13，将详细描述本发明提供的半导体器件制造方法。
首先，参见附图6，在半导体衬底1上，依次沉积阻挡材料层和牺牲材料层(未图示)，并对它们进行图案化，从而形成第一阻挡层2和第一牺牲层3。若光刻工艺中的特征尺寸为F，则第一阻挡层2和第一牺牲层3的线宽可以为F或大于F的合适数值。其中，第一阻挡层2的材料为SiO2，第一牺牲层3的材料为多晶硅或非晶硅。在另外的实施例中，第一牺牲层3的材料可以是光刻胶，也即，以图案化的光刻胶层对阻挡材料层进行刻蚀图案化之后，保留该光刻胶层，使其作为第一牺牲层3。
接着，参见附图7，形成第一侧墙4。具体包括：在衬底1上全面性地沉积第一侧墙材料层(未图示)，例如Si3N4，采用保形性良好的沉积工艺，使其以设定的厚度覆盖第一阻挡层2和第一牺牲层3；接着，采用各项异性地回刻蚀工艺，去除图中水平表面上的第一侧墙材料层，使第一侧墙材料层仅留存在第一阻挡层2和第一牺牲层3的侧墙上，形成第一侧墙4，也即第一侧墙4包围了第一阻挡层2和第一牺牲层3的侧面。在这里，第一阻挡层2和第一牺牲层3组成的堆栈形成了一个虚设栅极，其位置和结构相当于后栅工艺中首先形成的栅极，并且其在随后的工艺中会被去除。由于各向异性的回刻蚀工艺，通过此步骤形成的第一侧墙4，其外侧面，也即不与第一阻挡层2和第一牺牲层3紧贴的侧面，具有弧形的形状，而并不是完全垂直于衬底表面的，并且由于回刻蚀工艺所致，侧面弧形的上部分弧度较大，而下部分接近垂直于衬底。因此，第一侧墙4在顶部的宽度较小，在底部的宽度较大。通过控制第一侧墙材料层的厚度以及回刻蚀工艺的参数，可以使第一侧墙4的底部宽度，也即其最大宽度，小于特征尺寸F。
接下来，全面性地沉积第一中间介质层5，参见附图8。第一中间介质层5具有足够大的厚度，完全覆盖并包围第一阻挡层2、第一牺牲层3以及第一侧墙4。第一中间介质层5填充在各个结构之间，例如多个分离的第一阻挡层2、第一牺牲层3以及第一侧墙4之间，起到固定这些结构的作用，并在随后的CMP工艺中起到缓冲作用。第一中间介质层5的材料于第一侧墙的材料不同，优选为TEOS。
接着，进行第一次CMP(化学机械抛光)工艺，参见附图9。第一次CMP工艺分为2个阶段，首先，在第一个阶段，对第一中间介质层5进行CMP处理，至第一牺牲层3的上表面为止；接着，在第二个阶段，对第一牺牲层3和第一侧墙4的上部分进行CMP处理，至第一阻挡层2的上表面为止或在到达第一阻挡层2上表面之后进行设定的过CMP处理，该步CMP同时也去除了相应厚度的部分第一中间介质层5。这样，经过第一次CMP处理，就获得了如图9所示的形貌，其中，剩余的第一中间介质层5和剩余的第一侧墙4的上表面与第一阻挡层2的上表面保持平齐。剩余的第一侧墙4为第一侧墙4的下部分6，第一侧墙下部分6的外侧面的弧度较小，侧墙线条接近垂直于衬底表面，也即第一侧墙下部分6的形貌接近于矩形，第一侧墙下部分6可用做随后的侧墙掩模。根据本发明的方法，图3中形成的第一阻挡层2的厚度决定了CMP工艺之后剩余的第一侧墙的高度，也即第一侧墙下部分6的高度，可以通过实际需求，调整第一阻挡层2的厚度和CMP工艺的参数，以获得接近矩形并且具有期望高度的第一侧墙下部分6。
然后，参见附图10，去除第一阻挡层2和第一中间介质层5，在衬底1上仅保留第一侧墙下部分6，完成第一次的侧墙转移技术。第一侧墙下部分6在随后的工艺中用作第一侧墙掩模。由于第一侧墙下部分6的宽度可以小于特征尺寸F，用其作为掩模，即可获得尺寸小于F的线条图形。由于本发明中作为第一侧墙掩模的第一侧墙下部分6，具有接近矩形的形貌，相比现有技术中侧面为较大弧形的侧墙，本发明的侧墙掩模能够获得更加一致的掩模效果，降低了由于侧墙形状不规整而造成的后续掩模刻蚀工艺的不可控性，使得通过该掩模获得的亚F尺寸的线条更加符合设计要求，从而保证了晶体管的性能。
接着，进行第二次侧墙转移技术，即进行QSPT(quad spacer patterningtechnology)，从而可以形成更多的线条。参见附图11，形成第二侧墙7。以通过第一次侧墙转移技术和相应的CMP工艺形成的第一侧墙下部分6为虚设栅极，在第一侧墙下部分6两侧形成第二侧墙7。第二侧墙7的形成工艺与第一侧墙4的形成方法相同，包括全面性地沉积第二侧墙材料层(未图示)，第二侧墙材料与第一侧墙材料不同，在第一侧墙材料为Si3N4时，第二侧墙材料可以是SiO2，采用保形性良好的沉积工艺，使其以设定的厚度覆盖第一侧墙下部分6；接着，采用各项异性地回刻蚀工艺，去除图中水平表面上的第二侧墙材料层，使第二侧墙材料层仅留存在第一侧墙下部分6的侧墙上，形成第二侧墙7，也即第二侧墙7包围了第一侧墙下部分6的侧面。通过控制第二侧墙材料层的厚度以及回刻蚀工艺的参数，可以使第二侧墙7的底部宽度，也即其最大宽度，小于特征尺寸F。
接着，进行第二次CMP(化学机械抛光)工艺，参见附图12。第二次CMP工艺采用时间控制或终点控制。若采用终点控制，首先，需要去除第一侧墙下部分6，然后，依次沉积与第一次侧墙转移技术中相同的第二阻挡层9、第二牺牲层(未图示)，之后，全面性沉积第二中间介质层(未图示)，第二中间介质层完全覆盖第二侧墙7，且材料与第二侧墙7不同，第二阻挡层9、第二牺牲层以及第二中间介质层具体厚度可以与第一次侧墙转移技术中的不同；之后，进行与第一次侧墙转移技术中相同的CMP工艺，以获得期望的第二侧墙下部分8作为第二侧墙掩膜，从而完成第二侧墙转移技术。第二侧墙下部分8的高度由该步骤中的第二阻挡层9厚度来决定，同样可以通过调整阻挡层厚度来获得近似于矩形的第二侧墙下部分8。此后，去除衬底上的第二阻挡层9，参见附图13，在衬底上保留第二侧墙下部分8作为掩膜。若采用时间控制，全面性沉积一层第二中间介质层(未图示)，完全覆盖第二侧墙7和第一侧墙下部分6，其材料与第二侧墙7不同，然后通过CMP的速率来调整剩余的第二侧墙7的高度，以获得期望的第二侧墙下部分8作为第二侧墙掩膜，之后，去除剩余的第二中间介质层和第一侧墙下部分6，形成如图13所示的形貌，在衬底上仅保留第二侧墙下部分8作为第二侧墙掩膜，从而完成第二侧墙转移技术。通过两次侧墙转移技术，可以获得更多的侧墙掩膜，实现QSPT，以便同时形成更多的线条。由于第二侧墙下部分8的宽度可以小于特征尺寸F，用其作为掩模，即可获得尺寸小于F的线条图形。由于本发明中作为第二侧墙掩模的第二侧墙下部分8，具有接近矩形的形貌，相比现有的QSPT中侧面为较大弧形的侧墙，本发明的侧墙掩模能够获得更加一致的掩模效果，降低了由于侧墙形状不规整而造成的后续掩模刻蚀工艺的不可控性，使得通过该掩模获得的亚F尺寸的线条更加符合设计要求，从而保证了晶体管的性能。
由此，以上已经详细描述了改善侧墙转移技术和QSPT的半导体制造方法。本发明在形成侧墙掩模的工艺中，形成了阻挡层和牺牲层，通过采用CMP工艺，将侧墙上部左右两侧差异较大的部分磨掉，留下侧墙底部近似矩形的部分，并以其为掩膜进行随后的侧墙掩模技术，这样可以尽可能的降低因侧墙形貌不对称而对后续刻蚀造成的不良后果。并且，可以以前一次侧墙掩膜技术形成的第一侧墙为虚设栅极而形成第二侧墙，并执行第二次的CMP工艺，可以获得具有良好形貌的第二侧墙掩膜，从而完成第二次的侧墙掩膜技术即QSPT。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (8)
1.一种半导体器件制造方法，用于改善侧墙转移技术中的侧墙掩模，其特征在于，包括如下步骤：
提供半导体衬底，在该半导体衬底上依次形成第一阻挡层和第一牺牲层，并进行图案化；
全面性沉积第一侧墙材料层；
各向异性地回刻蚀所述第一侧墙材料层，仅保留位于所述第一阻挡层和所述第一牺牲层的侧面上的所述第一侧墙材料层，从而形成第一侧墙；
全面性沉积第一中间介质层，所述第一中间介质层完全覆盖所述第一阻挡层、所述第一牺牲层和所述第一侧墙；
进行第一CMP工艺，以所述第一阻挡层的上表面为第一CMP工艺的终止点，去除所述第一阻挡层的上表面之上的所述第一中间介质层、所述第一牺牲层和所述第一侧墙，剩余的所述第一侧墙形成第一侧墙掩模；
去除所述第一阻挡层和剩余的所述第一中间介质层，在所述半导体衬底上仅留存所述第一侧墙掩模；
在所述第一侧墙掩模的侧面形成第二侧墙；
全面性沉积第二中间介质层，所述第二中间介质层完全覆盖所述第二侧墙；
进行第二CMP工艺，保留的具有期望高度的所述第二侧墙下部分作为第二侧墙掩膜。
2.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料为SiO2。
3.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的材料为多晶硅或非晶硅或光刻胶。
4.根据权利要求1所述的方法，其特征在于，所述第一侧墙的材料为Si3N4，所述第二侧墙的材料为SiO2。
5.根据权利要求1所述的方法，其特征在于，所述第一CMP工艺包括两个阶段：第一阶段，对所述第一中间介质层进行CMP处理，至所述第一牺牲层的上表面为止；第二阶段，对所述第一牺牲层和所述第一侧墙的上部分进行CMP处理，至所述第一阻挡层的上表面为止。
6.根据权利要求1所述的方法，其特征在于，所述第二CMP工艺采用时间控制或终点控制。
7.根据权利要求1所述的方法，其特征在于，所述第二中间介质层的材料与所述第二侧墙的材料不同。
8.根据权利要求1所述的方法，其特征在于，所述第二侧墙掩膜用于形成线条尺寸小于特征尺寸的图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210296045.9A CN103594373B (zh) | 2012-08-17 | 2012-08-17 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210296045.9A CN103594373B (zh) | 2012-08-17 | 2012-08-17 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594373A CN103594373A (zh) | 2014-02-19 |
| CN103594373B true CN103594373B (zh) | 2017-03-08 |
Family
ID=50084462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210296045.9A Active CN103594373B (zh) | 2012-08-17 | 2012-08-17 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594373B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI555082B (zh) | 2015-05-15 | 2016-10-21 | 力晶科技股份有限公司 | 圖案化方法 |
| WO2018232698A1 (zh) * | 2017-06-22 | 2018-12-27 | 深圳市柔宇科技有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
| CN112017955A (zh) * | 2019-05-30 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102486996A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 双重图形化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7575992B2 (en) * | 2005-09-14 | 2009-08-18 | Hynix Semiconductor Inc. | Method of forming micro patterns in semiconductor devices |
| KR100744683B1 (ko) * | 2006-02-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
-
2012
- 2012-08-17 CN CN201210296045.9A patent/CN103594373B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102486996A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 双重图形化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594373A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170306B2 (en) | Method of double patterning lithography process using plurality of mandrels for integrated circuit applications | |
| CN102237302B (zh) | 制造半导体器件的方法 | |
| KR102250656B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN106057671A (zh) | 制造FinFET器件的工艺 | |
| CN101335185B (zh) | 在半导体装置中制造图案的方法 | |
| KR20150137025A (ko) | 이중 패터닝을 사용한 자기-정렬 나노와이어 형성 | |
| US9204538B2 (en) | Method of fine line space resolution lithography for integrated circuit features using double patterning technology | |
| CN103946971A (zh) | 用于形成自对准触点和局部互连的方法 | |
| CN103594373B (zh) | 半导体器件制造方法 | |
| CN103809370A (zh) | 使用定向自组装的光刻工艺 | |
| US20150035038A1 (en) | Semiconductor structure and method for forming the same | |
| CN103811342B (zh) | 鳍结构及其制造方法 | |
| CN103578920B (zh) | 半导体器件制造方法 | |
| CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
| CN104952706A (zh) | 一种半导体器件的制备方法 | |
| CN105489481B (zh) | 一种阶梯型厚栅氧化层的制作方法 | |
| CN100550320C (zh) | 制造半导体器件的方法 | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| TWI447809B (zh) | 凸出結構與形成凸出結構的方法 | |
| CN101923296B (zh) | Nvm器件制备中光刻对准记号的制备方法 | |
| CN102420174B (zh) | 一种双大马士革工艺中通孔填充的方法 | |
| KR101009338B1 (ko) | 반도체 장치 제조방법 | |
| JP2004265989A (ja) | 半導体装置の製造方法 | |
| CN101740368A (zh) | 半导体器件及其栅极的形成方法 | |
| KR101119138B1 (ko) | 반도체 소자 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |