JP2003045893A - 薄膜トランジスタの製造方法及び素子の形成方法 - Google Patents
薄膜トランジスタの製造方法及び素子の形成方法Info
- Publication number
- JP2003045893A JP2003045893A JP2002139436A JP2002139436A JP2003045893A JP 2003045893 A JP2003045893 A JP 2003045893A JP 2002139436 A JP2002139436 A JP 2002139436A JP 2002139436 A JP2002139436 A JP 2002139436A JP 2003045893 A JP2003045893 A JP 2003045893A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist layer
- photoresist
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 57
- 239000010409 thin film Substances 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 165
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 262
- 239000000463 material Substances 0.000 claims description 13
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 9
- 230000036211 photosensitivity Effects 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 7
- NEXSMEBSBIABKL-UHFFFAOYSA-N hexamethyldisilane Chemical group C[Si](C)(C)[Si](C)(C)C NEXSMEBSBIABKL-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001459 lithography Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴの製造方法を提供する。
【解決手段】 ゲート、絶縁層、半導体層、ドープシリ
コン層、金属層が基板上に形成される。第一フォトレジ
スト層は金属層に形成される。第二フォトレジスト層は
第一フォトレジスト層上に形成される。第二フォトレジ
スト層は第一フォトレジスト層より吸収率が高い。露光
と現像処理が施されて、第一フォトレジストに第一パタ
ーン、第二フォトレジストに第二パターンが同時に形成
される。エッチング処理が施されて第一パターンを半導
体層、ドープシリコン層及び金属層に転写し、第二パタ
ーンをドープシリコン層及び金属層に転写する。第一フ
ォトレジスト層と第二フォトレジスト層は除去される。
コン層、金属層が基板上に形成される。第一フォトレジ
スト層は金属層に形成される。第二フォトレジスト層は
第一フォトレジスト層上に形成される。第二フォトレジ
スト層は第一フォトレジスト層より吸収率が高い。露光
と現像処理が施されて、第一フォトレジストに第一パタ
ーン、第二フォトレジストに第二パターンが同時に形成
される。エッチング処理が施されて第一パターンを半導
体層、ドープシリコン層及び金属層に転写し、第二パタ
ーンをドープシリコン層及び金属層に転写する。第一フ
ォトレジスト層と第二フォトレジスト層は除去される。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（ＴＦＴ）の製造方法であって、特に、マルチフォトレ
ジスト層を用いて、層の異なる深さを伴った様々なパタ
ーンをエッチング処理する方法に関するものである。
（ＴＦＴ）の製造方法であって、特に、マルチフォトレ
ジスト層を用いて、層の異なる深さを伴った様々なパタ
ーンをエッチング処理する方法に関するものである。
【０００２】
【従来の技術】薄膜トランジスタ（以下、ＴＦＴと略す
場合もある）は、液晶ディスプレイ（ＬＣＤ）に用いら
れている能動素子（active element）である。イメー
ジデータのアドレス期間（address period）におい
て、ＴＦＴの半導体層は低抵抗（ON状態）であり、イメ
ージデータはコンデンサに転送されて液晶の角度を変え
る。保持状態（sustain period）において、ＴＦＴの
半導体層は高抵抗（OFF状態）であり、画像データは一
定に保持される。
場合もある）は、液晶ディスプレイ（ＬＣＤ）に用いら
れている能動素子（active element）である。イメー
ジデータのアドレス期間（address period）におい
て、ＴＦＴの半導体層は低抵抗（ON状態）であり、イメ
ージデータはコンデンサに転送されて液晶の角度を変え
る。保持状態（sustain period）において、ＴＦＴの
半導体層は高抵抗（OFF状態）であり、画像データは一
定に保持される。
【０００３】平面ディスプレイに用いられるＴＦＴを図
１１に示すが、その製造方法は以下のとおりである。基
板１０はＴＦＴ領域を備える。第一金属層はＴＦＴ領域
に形成される。第一リソグラフィ及びエッチング処理が
施されて、第一方向に沿って、第一金属層をゲートライ
ン１２としてパターン形成する。そして、絶縁層１４、
半導体層（通常はアモルファスシリコンのことを示す）
１６、ｎ型ドープシリコン層１８、第二金属層２０が、
ゲートライン１２上に順に堆積され、絶縁層１４が露出
するまで第二リソグラフィ及びエッチング処理が施され
て、半導体層１６、ｎ型ドープシリコン層１８、第二金
属層２０のパターン形成がされる。第二金属層２０も第
一方向に交差してパターン形成されてシグナルラインを
形成する。ｎ型ドープシリコン層１８と第二金属層２０
において、チャンネル（channel）１９を形成するよう
に第三リソグラフィ及びエッチング処理が施されて、ア
モルファスシリコン１６を露出して、ソース及びドレイ
ンを形成する。
１１に示すが、その製造方法は以下のとおりである。基
板１０はＴＦＴ領域を備える。第一金属層はＴＦＴ領域
に形成される。第一リソグラフィ及びエッチング処理が
施されて、第一方向に沿って、第一金属層をゲートライ
ン１２としてパターン形成する。そして、絶縁層１４、
半導体層（通常はアモルファスシリコンのことを示す）
１６、ｎ型ドープシリコン層１８、第二金属層２０が、
ゲートライン１２上に順に堆積され、絶縁層１４が露出
するまで第二リソグラフィ及びエッチング処理が施され
て、半導体層１６、ｎ型ドープシリコン層１８、第二金
属層２０のパターン形成がされる。第二金属層２０も第
一方向に交差してパターン形成されてシグナルラインを
形成する。ｎ型ドープシリコン層１８と第二金属層２０
において、チャンネル（channel）１９を形成するよう
に第三リソグラフィ及びエッチング処理が施されて、ア
モルファスシリコン１６を露出して、ソース及びドレイ
ンを形成する。
【０００４】上記したように、ＴＦＴを製造する場合に
は、通常多くのリソグラフィ及びエッチング処理工程が
必要であるので、製造に係る時間とコストは膨大とな
る。そのため、代わりの方法として、異なる深さを備え
るフォトレジスト層を用いて、第二金属層のパターンと
チャンネルとを、同時に形成するものがある。第二及び
第三リソグラフィ及びエッチング処理工程が一つのリソ
グラフィ及びエッチング処理となるので、時間もコスト
も縮減する。異なる深さを備えるフォトレジスト層は様
々な露光方法により形成される。例えば、１９９５年に
開示された“月刊ＦＰＤ intelligence”（プレスジャ
ーナルＫ．Ｋ．）の３１ページに記載されている方法
は、スリットマスク露光（slit mask exposure）によ
り、フォトレジスト層を形成する。また、日本のＬＣＤ
技術文献に公表されているハーフトーンマスク露光（ha
lftone mask exposure）や、ダブル露光（double ex
posure）などがある。
は、通常多くのリソグラフィ及びエッチング処理工程が
必要であるので、製造に係る時間とコストは膨大とな
る。そのため、代わりの方法として、異なる深さを備え
るフォトレジスト層を用いて、第二金属層のパターンと
チャンネルとを、同時に形成するものがある。第二及び
第三リソグラフィ及びエッチング処理工程が一つのリソ
グラフィ及びエッチング処理となるので、時間もコスト
も縮減する。異なる深さを備えるフォトレジスト層は様
々な露光方法により形成される。例えば、１９９５年に
開示された“月刊ＦＰＤ intelligence”（プレスジャ
ーナルＫ．Ｋ．）の３１ページに記載されている方法
は、スリットマスク露光（slit mask exposure）によ
り、フォトレジスト層を形成する。また、日本のＬＣＤ
技術文献に公表されているハーフトーンマスク露光（ha
lftone mask exposure）や、ダブル露光（double ex
posure）などがある。
【０００５】上述の方法は、異なる深さを備えるフォト
レジスト層を形成することができるが、フォトレジスト
の好ましい材料を選択して、スリットマスク露光、ハー
フトーンマスク露光、ダブル露光を実行する技術は容易
ではない。そして、パターンの正確さは劣り、製造工程
も調整が容易でないため、歩留り率を減少させてしま
う。
レジスト層を形成することができるが、フォトレジスト
の好ましい材料を選択して、スリットマスク露光、ハー
フトーンマスク露光、ダブル露光を実行する技術は容易
ではない。そして、パターンの正確さは劣り、製造工程
も調整が容易でないため、歩留り率を減少させてしま
う。
【０００６】
【発明が解決しようとする課題】本発明は、ＴＦＴの製
造方法を提供し、シグナルラインとチャネルが一つのリ
ソグラフィ及びエッチング処理によりパターンすること
により、コストと時間を削減することを目的としてい
る。また、本発明は、異なる吸収性（absorptivity）を
備えるマルチフォトレジスト層を用いて、シグナルライ
ンとチャネルが一つのリソグラフィ及びエッチング処理
によりパターンできるＴＦＴの製造技術を提供すること
を目的とする。さらに、本発明は、異なる感光性（phot
osensitivity）を備えるマルチフォトレジスト層を用い
て、シグナルラインとチャネルが一つのリソグラフィ及
びエッチング工程によりパターンできるようにするＴＦ
Ｔの製造技術を提供することを更なる目的とする。加え
て、上記ＴＦＴの製造方法を用いて素子（element）を
形成する方法も提供する。
造方法を提供し、シグナルラインとチャネルが一つのリ
ソグラフィ及びエッチング処理によりパターンすること
により、コストと時間を削減することを目的としてい
る。また、本発明は、異なる吸収性（absorptivity）を
備えるマルチフォトレジスト層を用いて、シグナルライ
ンとチャネルが一つのリソグラフィ及びエッチング処理
によりパターンできるＴＦＴの製造技術を提供すること
を目的とする。さらに、本発明は、異なる感光性（phot
osensitivity）を備えるマルチフォトレジスト層を用い
て、シグナルラインとチャネルが一つのリソグラフィ及
びエッチング工程によりパターンできるようにするＴＦ
Ｔの製造技術を提供することを更なる目的とする。加え
て、上記ＴＦＴの製造方法を用いて素子（element）を
形成する方法も提供する。
【０００７】
【課題を解決するための手段】上述の目的を達成するた
め、本発明は、基板にゲートを形成する工程と、前記ゲ
ートに絶縁層を形成する工程と、前記絶縁層に半導体層
を形成する工程と、前記半導体層にドープシリコン層を
形成する工程と、前記ドープシリコン層に金属層を形成
する工程と、前記金属層に第一フォトレジスト層を形成
する工程と、前記第一フォトレジスト層に第二フォトレ
ジスト層を形成する工程と、露光及び現像工程を施して
前記第一フォトレジスト層に第一パターン、前記第二フ
ォトレジスト層に第二パターンを、同時に形成する工程
と、エッチング処理を施して、前記第一パターンを前記
半導体層、前記ドープシリコン層及び前記金属層に転写
し、前記第二パターンを前記ドープシリコン層及び前記
金属層に転写する工程と、前記第一フォトレジスト層と
前記第二フォトレジスト層とを除去する工程と、からな
る薄膜トランジスタの製造方法とした。
め、本発明は、基板にゲートを形成する工程と、前記ゲ
ートに絶縁層を形成する工程と、前記絶縁層に半導体層
を形成する工程と、前記半導体層にドープシリコン層を
形成する工程と、前記ドープシリコン層に金属層を形成
する工程と、前記金属層に第一フォトレジスト層を形成
する工程と、前記第一フォトレジスト層に第二フォトレ
ジスト層を形成する工程と、露光及び現像工程を施して
前記第一フォトレジスト層に第一パターン、前記第二フ
ォトレジスト層に第二パターンを、同時に形成する工程
と、エッチング処理を施して、前記第一パターンを前記
半導体層、前記ドープシリコン層及び前記金属層に転写
し、前記第二パターンを前記ドープシリコン層及び前記
金属層に転写する工程と、前記第一フォトレジスト層と
前記第二フォトレジスト層とを除去する工程と、からな
る薄膜トランジスタの製造方法とした。
【０００８】本発明のＴＦＴの製造方法によれば、ま
ず、ゲート、絶縁層、半導体層、ドープシリコン層、金
属層が基板上に形成される。そして、第一フォトレジス
ト層は金属層上に形成され、この第一フォトレジスト層
上に第二フォトレジスト層が形成される。この後に露光
工程と現像工程が施されて、第一フォトレジストに第一
パターン、第二フォトレジストに第二パターンが同時に
形成される。そして、エッチング処理を施して第一パタ
ーンを半導体層、ドープシリコン層及び金属層に転写
し、第二パターンをドープシリコン層及び金属層に転写
する。その後、第一フォトレジスト層と第二フォトレジ
スト層は除去される。
ず、ゲート、絶縁層、半導体層、ドープシリコン層、金
属層が基板上に形成される。そして、第一フォトレジス
ト層は金属層上に形成され、この第一フォトレジスト層
上に第二フォトレジスト層が形成される。この後に露光
工程と現像工程が施されて、第一フォトレジストに第一
パターン、第二フォトレジストに第二パターンが同時に
形成される。そして、エッチング処理を施して第一パタ
ーンを半導体層、ドープシリコン層及び金属層に転写
し、第二パターンをドープシリコン層及び金属層に転写
する。その後、第一フォトレジスト層と第二フォトレジ
スト層は除去される。
【０００９】第一フォトレジスト層の吸収率又は感光性
は第二フォトレジストより低いことが好ましい。また、
第一フォトレジスト層と第二フォトレジスト層との間に
粘着層（adhesion layer）が形成されていてもよい。
このような粘着層を設けると、第一フォトレジスト層と
第二フォトレジスト層との粘着性が向上するからであ
る。
は第二フォトレジストより低いことが好ましい。また、
第一フォトレジスト層と第二フォトレジスト層との間に
粘着層（adhesion layer）が形成されていてもよい。
このような粘着層を設けると、第一フォトレジスト層と
第二フォトレジスト層との粘着性が向上するからであ
る。
【００１０】また、第一フォトレジスト層と第二フォト
レジスト層とをパターン形成する露光方法は特に制限は
なく、マルチ露光、ハーフトーンマスク露光、スリット
マスク露光のいずれかを用いることが可能である。
レジスト層とをパターン形成する露光方法は特に制限は
なく、マルチ露光、ハーフトーンマスク露光、スリット
マスク露光のいずれかを用いることが可能である。
【００１１】上記した本発明に係るＴＦＴの製造方法で
は、エッチング処理を施して、第一パターンを、半導体
層、ドープシリコン層及び金属層に転写し、第二パター
ンをドープシリコン層及び金属層に転写する前記工程
が、半導体層、ドープシリコン層及び金属層を第一フォ
トレジスト層と第二フォトレジスト層とをマスクとして
エッチング処理する工程と、第二パターンを第一フォト
レジスト層に転写する工程と、ドープシリコン層及び金
属層を、第二パターンを備える前記第一フォトレジスト
層をマスクとしてエッチング処理する工程と、からなる
ようにすることが望ましい。
は、エッチング処理を施して、第一パターンを、半導体
層、ドープシリコン層及び金属層に転写し、第二パター
ンをドープシリコン層及び金属層に転写する前記工程
が、半導体層、ドープシリコン層及び金属層を第一フォ
トレジスト層と第二フォトレジスト層とをマスクとして
エッチング処理する工程と、第二パターンを第一フォト
レジスト層に転写する工程と、ドープシリコン層及び金
属層を、第二パターンを備える前記第一フォトレジスト
層をマスクとしてエッチング処理する工程と、からなる
ようにすることが望ましい。
【００１２】上述した本発明に係るＴＦＴの製造方法
は、そのまま半導体素子の形成方法に応用できる。具体
的には、第一フォトレジスト層はエッチングされる素子
材層に形成され、第二フォトレジスト層が第一フォトレ
ジスト層上に形成される。露光と現像処理が施されて第
一フォトレジストに第一パターン、第二フォトレジスト
に第二パターンが同時に形成される。その後、エッチン
グ処理が施され、第一パターンと第二パターンとが素子
材層に転写された後、第一フォトレジスト層と第二フォ
トレジスト層は除去するものである。この本発明に係る
素子の形成方法によれば、製造に要するコストと時間を
削減することができる。
は、そのまま半導体素子の形成方法に応用できる。具体
的には、第一フォトレジスト層はエッチングされる素子
材層に形成され、第二フォトレジスト層が第一フォトレ
ジスト層上に形成される。露光と現像処理が施されて第
一フォトレジストに第一パターン、第二フォトレジスト
に第二パターンが同時に形成される。その後、エッチン
グ処理が施され、第一パターンと第二パターンとが素子
材層に転写された後、第一フォトレジスト層と第二フォ
トレジスト層は除去するものである。この本発明に係る
素子の形成方法によれば、製造に要するコストと時間を
削減することができる。
【００１３】
【発明の実施の形態】上述した本発明の目的、特徴、及
び長所をより一層明瞭にするため、以下に本発明の好ま
しい実施の形態について図面を参照しながら詳説する。
び長所をより一層明瞭にするため、以下に本発明の好ま
しい実施の形態について図面を参照しながら詳説する。
【００１４】本実施形態では、異なるフォトレジスト材
料により、異なる深さを備えるマルチフォトレジスト層
を形成する。マルチフォトレジスト層は、それぞれ層
で、異なる吸収率又は感光性を備え、それらの吸収率又
は感光性は上層から下層にかけて徐々に減少していくよ
うになっている。露光エネルギーを制御する時、マルチ
フォトレジスト層は現像後、異なる深さを備える多種の
パターン形成が可能となる。
料により、異なる深さを備えるマルチフォトレジスト層
を形成する。マルチフォトレジスト層は、それぞれ層
で、異なる吸収率又は感光性を備え、それらの吸収率又
は感光性は上層から下層にかけて徐々に減少していくよ
うになっている。露光エネルギーを制御する時、マルチ
フォトレジスト層は現像後、異なる深さを備える多種の
パターン形成が可能となる。
【００１５】図９で示されるように、露光と現像の後、
残留したフォトレジスト層の厚さは、露光エネルギーの
増加に伴い、減少する。ＰＲ１、ＰＲ２及びＰＲ３は異
なる吸収率を備える３種の材料を示す。吸収率は、ＰＲ
１からＰＲ３へ、だんだん大きくなる。露光エネルギー
がＥの時、残留のフォトレジスト層ＰＲ１の厚さはＨ
ａ、残留したフォトレジスト層ＰＲ２の厚さはＨｂ、残
留のフォトレジスト層ＰＲ３の厚さはＨｃである。マル
チフォトレジスト層がＰＲ１、ＰＲ２及びＰＲ３、下か
ら上に堆積した場合、現像後、マルチフォトレジスト層
はＨａ、Ｈｂ、Ｈｃの３種の異なる厚さのパターンを備
える。例えば、３種類の材料はマルチフォトレジスト層
を形成するのに用いられ、エッチングされる層上に堆積
する。最初、マルチフォトレジスト層の上層ＰＲ３のパ
ターンは、エッチングされる層とマルチフォトレジスト
層の中間層ＰＲ２に転写される。次に、マルチフォトレ
ジスト層の中間層ＰＲ２のパターンは、エッチングされ
る層とマルチフォトレジスト層の上層ＰＲ１に転写され
る。次に、マルチフォトレジスト層の上層ＰＲ１のパタ
ーンは、エッチングされる層に転写される。これによ
り、エッチングされる層は３種の深度のパターンを備え
ることになる。
残留したフォトレジスト層の厚さは、露光エネルギーの
増加に伴い、減少する。ＰＲ１、ＰＲ２及びＰＲ３は異
なる吸収率を備える３種の材料を示す。吸収率は、ＰＲ
１からＰＲ３へ、だんだん大きくなる。露光エネルギー
がＥの時、残留のフォトレジスト層ＰＲ１の厚さはＨ
ａ、残留したフォトレジスト層ＰＲ２の厚さはＨｂ、残
留のフォトレジスト層ＰＲ３の厚さはＨｃである。マル
チフォトレジスト層がＰＲ１、ＰＲ２及びＰＲ３、下か
ら上に堆積した場合、現像後、マルチフォトレジスト層
はＨａ、Ｈｂ、Ｈｃの３種の異なる厚さのパターンを備
える。例えば、３種類の材料はマルチフォトレジスト層
を形成するのに用いられ、エッチングされる層上に堆積
する。最初、マルチフォトレジスト層の上層ＰＲ３のパ
ターンは、エッチングされる層とマルチフォトレジスト
層の中間層ＰＲ２に転写される。次に、マルチフォトレ
ジスト層の中間層ＰＲ２のパターンは、エッチングされ
る層とマルチフォトレジスト層の上層ＰＲ１に転写され
る。次に、マルチフォトレジスト層の上層ＰＲ１のパタ
ーンは、エッチングされる層に転写される。これによ
り、エッチングされる層は３種の深度のパターンを備え
ることになる。
【００１６】第一実施形態：図１〜図２は、ＴＦＴの製
造方法を示す断面図である。図１において、ガラス基板
又は石英などの基板１００が提供される。第一金属層は
基板１００上に形成され、第一金属層はパターンされて
ゲート１０２とゲートラインが形成される。
造方法を示す断面図である。図１において、ガラス基板
又は石英などの基板１００が提供される。第一金属層は
基板１００上に形成され、第一金属層はパターンされて
ゲート１０２とゲートラインが形成される。
【００１７】図２に示すように、絶縁層１０４、半導体
層１０６、ドープシリコン層１０８、第二金属層１１０
がゲートライン１０２上に形成される。この絶縁層１０
４はゲート絶縁層で、酸化ケイ素又は窒化ケイ素からな
る。半導体層１０６は、アモルファスシリコン層であ
る。ドープシリコン層１０８は、ｎ型ドープアモルファ
スシリコン層である。
層１０６、ドープシリコン層１０８、第二金属層１１０
がゲートライン１０２上に形成される。この絶縁層１０
４はゲート絶縁層で、酸化ケイ素又は窒化ケイ素からな
る。半導体層１０６は、アモルファスシリコン層であ
る。ドープシリコン層１０８は、ｎ型ドープアモルファ
スシリコン層である。
【００１８】図３に示すように、第一フォトレジスト層
１１２は第二金属層１１０上に形成される。第二フォト
レジスト層１１４は第一フォトレジスト層１１２上に形
成される。第一フォトレジスト層１１２と第二フォトレ
ジスト層１１４は異なる吸収率を備える。第一フォトレ
ジスト層１１２の吸収率は第二フォトレジスト層１１４
より低い。第一フォトレジスト層１１２の吸収率は第二
フォトレジスト層１１４の０.２〜０.８倍が好ましい。
０．２未満であると、リソグラフ工程において第一フォ
トレジスト層に光を吸収させることが難しくなり、第一
フォトレジスト層への露光時間が非常に長くなり、大量
生産に適さない。０．８を越えると、第一フォトレジス
トと層第二フォトレジスト層との区別ができなくなるか
らである。また、第一フォトレジスト層１１２と第二フ
ォトレジスト層１１４は異なる感光性を備えてもよい。
その場合、第一フォトレジスト層１１２の感光性は第二
フォトレジスト層１１４より低いことが好ましいもので
ある。
１１２は第二金属層１１０上に形成される。第二フォト
レジスト層１１４は第一フォトレジスト層１１２上に形
成される。第一フォトレジスト層１１２と第二フォトレ
ジスト層１１４は異なる吸収率を備える。第一フォトレ
ジスト層１１２の吸収率は第二フォトレジスト層１１４
より低い。第一フォトレジスト層１１２の吸収率は第二
フォトレジスト層１１４の０.２〜０.８倍が好ましい。
０．２未満であると、リソグラフ工程において第一フォ
トレジスト層に光を吸収させることが難しくなり、第一
フォトレジスト層への露光時間が非常に長くなり、大量
生産に適さない。０．８を越えると、第一フォトレジス
トと層第二フォトレジスト層との区別ができなくなるか
らである。また、第一フォトレジスト層１１２と第二フ
ォトレジスト層１１４は異なる感光性を備えてもよい。
その場合、第一フォトレジスト層１１２の感光性は第二
フォトレジスト層１１４より低いことが好ましいもので
ある。
【００１９】図４に示すように、露光と現像処理を施
し、第一パターン１１３を第一フォトレジスト層１１２
に形成し、第二パターン１１５を第二フォトレジスト層
１１４に形成する。第一フォトレジスト層１１２と第二
フォトレジスト層１１４とにパターン形成する露光方法
は、特に制限はなく、マルチ露光、ハーフトーン露光、
スリットマスク露光のいずれを用いても行うことができ
る。
し、第一パターン１１３を第一フォトレジスト層１１２
に形成し、第二パターン１１５を第二フォトレジスト層
１１４に形成する。第一フォトレジスト層１１２と第二
フォトレジスト層１１４とにパターン形成する露光方法
は、特に制限はなく、マルチ露光、ハーフトーン露光、
スリットマスク露光のいずれを用いても行うことができ
る。
【００２０】この第一実施形態においては、露光と現像
の後、残留のフォトレジスト層の厚さが、吸収率の増加
に伴って減少するものとなる。図９におけるＰＲ１、Ｐ
Ｒ２及びＰＲ３は高から低へ異なる吸収率を備えるフォ
トレジストであることを示している。第一フォトレジス
ト層１１２はＰＲ１、第二フォトレジスト層１１４がＰ
Ｒ２で、露光エネルギーがＥである場合、第一フォトレ
ジスト層１１２と第二フォトレジスト層１１４は異なる
現像結果となる。第一フォトレジスト層１１２又は第二
フォトレジスト層１１４は選択的に露光することができ
る。第一フォトレジスト層１１２がＰＲ１、第二フォト
レジスト層１１４がＰＲ３である、つまり両者の吸収率
の差異が大きい場合、第二フォトレジスト層１１４は完
全に除去され、第一フォトレジスト層１１２は保留され
る。
の後、残留のフォトレジスト層の厚さが、吸収率の増加
に伴って減少するものとなる。図９におけるＰＲ１、Ｐ
Ｒ２及びＰＲ３は高から低へ異なる吸収率を備えるフォ
トレジストであることを示している。第一フォトレジス
ト層１１２はＰＲ１、第二フォトレジスト層１１４がＰ
Ｒ２で、露光エネルギーがＥである場合、第一フォトレ
ジスト層１１２と第二フォトレジスト層１１４は異なる
現像結果となる。第一フォトレジスト層１１２又は第二
フォトレジスト層１１４は選択的に露光することができ
る。第一フォトレジスト層１１２がＰＲ１、第二フォト
レジスト層１１４がＰＲ３である、つまり両者の吸収率
の差異が大きい場合、第二フォトレジスト層１１４は完
全に除去され、第一フォトレジスト層１１２は保留され
る。
【００２１】現像処理では、第一フォトレジスト層１１
２と第二フォトレジスト層１１４とが一の工程により現
像される。露光と現像処理の後、第一フォトレジスト層
１１２は第一パターン１１３を備え、第二フォトレジス
ト層１１４は第二パターン１１５を備える。第一フォト
レジスト層１１２と第二フォトレジスト層１１４は図４
で示されるようなＵ型フォトレジスト層１１６である。
２と第二フォトレジスト層１１４とが一の工程により現
像される。露光と現像処理の後、第一フォトレジスト層
１１２は第一パターン１１３を備え、第二フォトレジス
ト層１１４は第二パターン１１５を備える。第一フォト
レジスト層１１２と第二フォトレジスト層１１４は図４
で示されるようなＵ型フォトレジスト層１１６である。
【００２２】そして、図５に示すようにＵ型フォトレジ
スト層１１６はマスクとして用いられる。エッチング処
理が施された後、半導体層１０６、ドープシリコン層１
０８及び第二金属層１１０は、第一パターン１１３を備
える。その後、第二フォトレジスト層１１４の第二パタ
ーン１１５は、図６で示されるように第一フォトレジス
ト層１１２に転写される。この場合のエッチング方法
は、いわゆるドライエッチング法、例えば、酸素プラズ
マ（oxygen plasma）により、Ｕ型フォトレジスト層１
１６をエッチング処理する方法が採用できる。
スト層１１６はマスクとして用いられる。エッチング処
理が施された後、半導体層１０６、ドープシリコン層１
０８及び第二金属層１１０は、第一パターン１１３を備
える。その後、第二フォトレジスト層１１４の第二パタ
ーン１１５は、図６で示されるように第一フォトレジス
ト層１１２に転写される。この場合のエッチング方法
は、いわゆるドライエッチング法、例えば、酸素プラズ
マ（oxygen plasma）により、Ｕ型フォトレジスト層１
１６をエッチング処理する方法が採用できる。
【００２３】第二パターン１１５を備える第一フォトレ
ジスト層１１２はマスクとして用いられる（第二フォト
レジスト層１１４は部分的に残留する）。エッチングの
後、図７で示されるように、ドープシリコン層１０８及
び第二金属層１１０は、第二パターン１１５を備え、チ
ャネル１１９が形成される。そして、エッチングの後、
第一フォトレジスト層１１２と第二フォトレジスト層１
１４は除去される。図８で示されるようなＴＦＴが製造
される。
ジスト層１１２はマスクとして用いられる（第二フォト
レジスト層１１４は部分的に残留する）。エッチングの
後、図７で示されるように、ドープシリコン層１０８及
び第二金属層１１０は、第二パターン１１５を備え、チ
ャネル１１９が形成される。そして、エッチングの後、
第一フォトレジスト層１１２と第二フォトレジスト層１
１４は除去される。図８で示されるようなＴＦＴが製造
される。
【００２４】第二実施形態：第一フォトレジスト層１１
２と第二フォトレジスト層１１４との間の粘着力を更に
強くするため、図１０で示されるように、粘着層１４０
が第一フォトレジスト層１１２と第二フォトレジスト層
１１４間に提供される。粘着層１４０を形成する材料
は、へキサメチルジシラン（Hexamethyldisilazane、Ｈ
ＭＤＳ）又は界面活性剤（surfactants）である。その
他の各処理工程については上記図４〜図８の場合と同様
であるので省略する。尚、上記したＴＦＴの製造方法
は、半導体の素子を形成する場合に応用可能なものであ
る。
２と第二フォトレジスト層１１４との間の粘着力を更に
強くするため、図１０で示されるように、粘着層１４０
が第一フォトレジスト層１１２と第二フォトレジスト層
１１４間に提供される。粘着層１４０を形成する材料
は、へキサメチルジシラン（Hexamethyldisilazane、Ｈ
ＭＤＳ）又は界面活性剤（surfactants）である。その
他の各処理工程については上記図４〜図８の場合と同様
であるので省略する。尚、上記したＴＦＴの製造方法
は、半導体の素子を形成する場合に応用可能なものであ
る。
【００２５】
【発明の効果】以上説明したように、本発明に係るＴＦ
Ｔの製造方法又は素子の形成方法によれば、工程が簡潔
になり、従来の製法に比べ製造に要する時間とコストを
大きく削減できるものとなる。
Ｔの製造方法又は素子の形成方法によれば、工程が簡潔
になり、従来の製法に比べ製造に要する時間とコストを
大きく削減できるものとなる。
【図１】第一実施形態でのゲートライン形成時のＴＦＴ
断面図である。
断面図である。
【図２】第一実施形態での絶縁層や半導体層等の積層時
のＴＦＴ断面図である。
のＴＦＴ断面図である。
【図３】第一実施形態での第一及び第二フォトレジスト
層の積層時のＴＦＴの断面図である。
層の積層時のＴＦＴの断面図である。
【図４】第一実施形態でのフォトレジスト露光、現像時
のＴＦＴの断面図である。
のＴＦＴの断面図である。
【図５】第一実施形態でのエッチング処理時のＴＦＴの
断面図である。
断面図である。
【図６】第一実施形態でのドライエッチング時のＴＦＴ
断面図である。
断面図である。
【図７】第一実施形態でのチャンネル形成時のＴＦＴの
断面図である。
断面図である。
【図８】第一実施形態でのフォトレジスト剥離後のＴＦ
Ｔ断面図である。
Ｔ断面図である。
【図９】露光量とフォトレジストの残留厚さの関係を示
すグラフである。
すグラフである。
【図１０】第二実施形態に係るＴＦＴ断面図である。
【図１１】従来のＴＦＴ断面図である。
１０、１００・・・・・・・・基板
１２、１０２・・・・・・・・ゲートライン
１４、１０４・・・・・・・・絶縁層
１６、１０６・・・・・・・・半導体層
１８、１０８・・・・・・・・ｎ型ドープシリコン層
１９、１１９・・・・・・・・チャンネル
２０、１１０・・・・・・・・金属層
１１２、１１４、１１６・・・フォトレジスト層
１１３、１１５・・・・・・・パターン
１４０・・・・・・・・・・・粘着層
Claims (16)
- 【請求項１】 薄膜トランジスタの製造方法において、 基板にゲートを形成する工程と、 前記ゲートに絶縁層を形成する工程と、 前記絶縁層に半導体層を形成する工程と、 前記半導体層にドープシリコン層を形成する工程と、 前記ドープシリコン層に金属層を形成する工程と、 前記金属層に第一フォトレジスト層を形成する工程と、 前記第一フォトレジスト層に第二フォトレジスト層を形
成する工程と、 露光及び現像処理を施して前記第一フォトレジスト層に
第一パターン、前記第二フォトレジスト層に第二パター
ンを、同時に形成する工程と、 エッチング処理を施して、前記第一パターンを前記半導
体層、前記ドープシリコン層及び前記金属層に転写し、
前記第二パターンを前記ドープシリコン層及び前記金属
層に転写する工程と、 前記第一フォトレジスト層と前記第二フォトレジスト層
とを除去する工程と、からなることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項２】 前記第一フォトレジスト層の吸収率は前
記第二フォトレジスト層より低いものである請求項１に
記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記第一フォトレジスト層の吸収率は前
記第二フォトレジスト層の０．２〜０．８倍である請求
項２に記載の薄膜トランジスタの製造方法。 - 【請求項４】 前記第一フォトレジスト層の感光性は前
記第二フォトレジスト層より低いものである請求項１に
記載の薄膜トランジスタの製造方法。 - 【請求項５】 前記第一フォトレジスト層と前記第二フ
ォトレジスト層との間に粘着層を形成する工程を更に含
む請求項１〜請求項４に記載の薄膜トランジスタの製造
方法。 - 【請求項６】 前記粘着層の形成に用いる材料はヘキサ
メチルジシラン（Hexamethlydisilazane、ＨＭＤＳ）で
ある請求項５に記載の薄膜トランジスタの製造方法。 - 【請求項７】 前記第一フォトレジスト層と前記第二フ
ォトレジスト層とをパターン形成する露光方法は、マル
チ露光方法、ハーフトーンマスク露光方法、スリットマ
スク露光方法のいずれかである請求項１〜請求項６に記
載の薄膜トランジスタの製造方法。 - 【請求項８】 前記エッチング処理を施して、前記第一
パターンを前記半導体層、前記ドープシリコン層及び前
記金属層に転写し、前記第二パターンを前記ドープシリ
コン層及び前記金属層に転写する前記工程は、前記半導
体層、前記ドープシリコン層及び前記金属層を前記第一
フォトレジスト層と前記第二フォトレジスト層とをマス
クとしてエッチング処理する工程と、 前記第二パターンを前記第一フォトレジスト層に転写す
る工程と、 前記ドープシリコン層及び前記金属層を、前記第二パタ
ーンを備える前記第一フォトレジスト層をマスクとして
エッチング処理する工程と、を更に含むものである請求
項１〜請求項７に記載の薄膜トランジスタの製造方法。 - 【請求項９】 素子（element）の形成方法において、 エッチングされる素子材層に第一フォトレジスト層を形
成する工程と、 前記第一フォトレジスト層に第二フォトレジスト層を形
成する工程と、 露光及び現像処理を施して前記第一フォトレジスト層に
第一パターン、前記第二フォトレジスト層に第二パター
ンを、同時に形成する工程と、 エッチング処理を施して前記第一パターンと前記第二パ
ターンとを前記素子材層に転写する工程と、 前記第一フォトレジスト層と前記第二フォトレジスト層
とを除去する工程と、からなることを特徴とする素子の
形成方法。 - 【請求項１０】 前記第一フォトレジスト層の吸収率は
前記第二フォトレジスト層より低いものである請求項９
に記載の素子の形成方法。 - 【請求項１１】 前記第一フォトレジスト層の吸収率は
前記第二フォトレジスト層の０．２〜０．８倍である請
求項１０に記載の方法。 - 【請求項１２】 前記第一フォトレジスト層の感光性は
前記第二フォトレジスト層より低いものである請求項９
に記載の素子の形成方法。 - 【請求項１３】 前記第一フォトレジスト層と前記第二
フォトレジスト層との間に粘着層を形成する工程を更に
含むものである請求項９〜１２に記載の素子の形成方
法。 - 【請求項１４】 前記粘着層の形成に用いる材料はヘキ
サメチルジシラン（Hexamethyldisilazane、ＨＭＤＳ）
である請求項１３に記載の方法。 - 【請求項１５】 前記第一フォトレジスト層と前記第二
フォトレジスト層とをパターン形成する露光方法は、マ
ルチ露光方法、ハーフトーンマスク露光方法、スリット
マスク露光方法のいずれかである請求項９〜請求項１４
に記載の素子の形成方法。 - 【請求項１６】 前記エッチング処理を施して、前記第
一パターン及び前記第二パターンを前記素子材層に転写
する前記工程は、前記素子材層を、前記第一フォトレジ
スト層と前記第二フォトレジスト層とをマスクとしてエ
ッチング処理する工程と、 前記第二パターンを前記第一フォトレジスト層に転写す
る工程と、 前記素子材層を、前記第二パターンを備える前記第一フ
ォトレジスト層をマスクとしてエッチング処理する工程
と、 を更に含むものである請求項９〜請求項１５に記載の素
子の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090113936A TW488080B (en) | 2001-06-08 | 2001-06-08 | Method for producing thin film transistor |
| TW90113936 | 2001-06-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045893A true JP2003045893A (ja) | 2003-02-14 |
Family
ID=21678495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139436A Pending JP2003045893A (ja) | 2001-06-08 | 2002-05-15 | 薄膜トランジスタの製造方法及び素子の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6635581B2 (ja) |
| JP (1) | JP2003045893A (ja) |
| KR (1) | KR100469007B1 (ja) |
| TW (1) | TW488080B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
| US7550043B2 (en) | 2002-12-20 | 2009-06-23 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
| US9564517B2 (en) | 2007-10-23 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873087B1 (en) * | 1999-10-29 | 2005-03-29 | Board Of Regents, The University Of Texas System | High precision orientation alignment and gap control stages for imprint lithography processes |
| EP2264522A3 (en) | 2000-07-16 | 2011-12-14 | The Board of Regents of The University of Texas System | Method of forming a pattern on a substrate |
| EP1303793B1 (en) | 2000-07-17 | 2015-01-28 | Board Of Regents, The University Of Texas System | Method and system of automatic fluid dispensing for imprint lithography processes |
| EP1352295B1 (en) * | 2000-10-12 | 2015-12-23 | Board of Regents, The University of Texas System | Template for room temperature, low pressure micro- and nano-imprint lithography |
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| US7077992B2 (en) | 2002-07-11 | 2006-07-18 | Molecular Imprints, Inc. | Step and repeat imprint lithography processes |
| US6908861B2 (en) * | 2002-07-11 | 2005-06-21 | Molecular Imprints, Inc. | Method for imprint lithography using an electric field |
| US8349241B2 (en) | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US6980282B2 (en) * | 2002-12-11 | 2005-12-27 | Molecular Imprints, Inc. | Method for modulating shapes of substrates |
| GB0230129D0 (en) * | 2002-12-24 | 2003-01-29 | Koninkl Philips Electronics Nv | Method of fabricating a device |
| TWI226501B (en) * | 2003-01-03 | 2005-01-11 | Quanta Display Inc | Method of forming a thin film transistor liquid crystal display |
| AU2003236121A1 (en) * | 2003-04-11 | 2004-11-01 | Quanta Display Inc. | Method for fabrcating a thin film transistor liquid crystal display |
| EP1489460A3 (en) * | 2003-06-20 | 2008-07-09 | FUJIFILM Corporation | Light-sensitive sheet comprising support, first light-sensitive layer and second light-sensitive layer |
| US8211214B2 (en) | 2003-10-02 | 2012-07-03 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| KR101007686B1 (ko) * | 2003-12-11 | 2011-01-13 | 엘지디스플레이 주식회사 | 액정표시패널의 제조방법 |
| US8076386B2 (en) | 2004-02-23 | 2011-12-13 | Molecular Imprints, Inc. | Materials for imprint lithography |
| TWI252587B (en) * | 2004-12-14 | 2006-04-01 | Quanta Display Inc | Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display |
| CN100368910C (zh) * | 2004-12-28 | 2008-02-13 | 中华映管股份有限公司 | 像素结构的制造方法 |
| US7906058B2 (en) | 2005-12-01 | 2011-03-15 | Molecular Imprints, Inc. | Bifurcated contact printing technique |
| US7803308B2 (en) | 2005-12-01 | 2010-09-28 | Molecular Imprints, Inc. | Technique for separating a mold from solidified imprinting material |
| EP1957249B1 (en) | 2005-12-08 | 2014-11-12 | Canon Nanotechnologies, Inc. | Method and system for double-sided patterning of substrates |
| US7670530B2 (en) | 2006-01-20 | 2010-03-02 | Molecular Imprints, Inc. | Patterning substrates employing multiple chucks |
| US8142850B2 (en) | 2006-04-03 | 2012-03-27 | Molecular Imprints, Inc. | Patterning a plurality of fields on a substrate to compensate for differing evaporation times |
| US8850980B2 (en) | 2006-04-03 | 2014-10-07 | Canon Nanotechnologies, Inc. | Tessellated patterns in imprint lithography |
| JP5306989B2 (ja) | 2006-04-03 | 2013-10-02 | モレキュラー・インプリンツ・インコーポレーテッド | 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法 |
| US7802978B2 (en) | 2006-04-03 | 2010-09-28 | Molecular Imprints, Inc. | Imprinting of partial fields at the edge of the wafer |
| US8012395B2 (en) | 2006-04-18 | 2011-09-06 | Molecular Imprints, Inc. | Template having alignment marks formed of contrast material |
| KR101448903B1 (ko) | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| JP5427390B2 (ja) * | 2007-10-23 | 2014-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7803521B2 (en) * | 2007-11-19 | 2010-09-28 | International Business Machines Corporation | Photoresist compositions and process for multiple exposures with multiple layer photoresist systems |
| KR101455308B1 (ko) * | 2007-12-03 | 2014-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법 |
| KR101446249B1 (ko) | 2007-12-03 | 2014-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| CN101939694B (zh) * | 2008-02-27 | 2014-01-29 | 株式会社半导体能源研究所 | 液晶显示器件及其制造方法以及电子装置 |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989275B2 (en) * | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7883943B2 (en) * | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| JP5364422B2 (ja) * | 2008-04-17 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US20100138765A1 (en) * | 2008-11-30 | 2010-06-03 | Nokia Corporation | Indicator Pop-Up |
| US8207026B2 (en) * | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| JP5503995B2 (ja) * | 2009-02-13 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5539765B2 (ja) * | 2009-03-26 | 2014-07-02 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| US8299466B2 (en) | 2009-11-03 | 2012-10-30 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| US9530808B2 (en) * | 2013-09-12 | 2016-12-27 | Boe Technology Group Co., Ltd. | TFT array substrate, manufacturing method thereof, and display device |
| CN103779232B (zh) * | 2014-01-28 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种薄膜晶体管的制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| JPH0555178A (ja) * | 1991-08-27 | 1993-03-05 | Fujitsu Ltd | 多層レジストを用いるパターニング方法 |
| US5286607A (en) | 1991-12-09 | 1994-02-15 | Chartered Semiconductor Manufacturing Pte Ltd. | Bi-layer resist process for semiconductor processing |
| JP3254251B2 (ja) * | 1992-08-25 | 2002-02-04 | 大日本印刷株式会社 | 凹版印刷版の製造方法 |
| KR970009858B1 (ko) * | 1994-01-12 | 1997-06-18 | 엘지반도체 주식회사 | 다층 레지스트 패턴 형성방법 |
| US5494839A (en) * | 1994-05-03 | 1996-02-27 | United Microelectronics Corporation | Dual photo-resist process for fabricating high density DRAM |
| JP2872086B2 (ja) * | 1995-08-30 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5741624A (en) * | 1996-02-13 | 1998-04-21 | Micron Technology, Inc. | Method for reducing photolithographic steps in a semiconductor interconnect process |
| US6120942A (en) * | 1997-02-18 | 2000-09-19 | Micron Technology, Inc. | Method for making a photomask with multiple absorption levels |
| KR100590750B1 (ko) * | 1999-03-08 | 2006-06-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| JP3700460B2 (ja) * | 1999-04-05 | 2005-09-28 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| KR100720085B1 (ko) * | 1999-07-27 | 2007-05-18 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
-
2001
- 2001-06-08 TW TW090113936A patent/TW488080B/zh not_active IP Right Cessation
-
2002
- 2002-04-08 KR KR10-2002-0018852A patent/KR100469007B1/ko active IP Right Grant
- 2002-04-11 US US10/121,537 patent/US6635581B2/en not_active Expired - Lifetime
- 2002-05-15 JP JP2002139436A patent/JP2003045893A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550043B2 (en) | 2002-12-20 | 2009-06-23 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
| JP2005078087A (ja) * | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板とその製造方法 |
| US9564517B2 (en) | 2007-10-23 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6635581B2 (en) | 2003-10-21 |
| US20020187592A1 (en) | 2002-12-12 |
| KR100469007B1 (ko) | 2005-02-02 |
| KR20020095050A (ko) | 2002-12-20 |
| TW488080B (en) | 2002-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003045893A (ja) | 薄膜トランジスタの製造方法及び素子の形成方法 | |
| JP3410617B2 (ja) | 薄膜のパターニング方法 | |
| WO2013149477A1 (zh) | 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置 | |
| EP1520208B1 (en) | Mask and manufacturing method using mask | |
| TW462073B (en) | Manufacturing method of semiconductor device | |
| JP2004200651A (ja) | トップゲート型薄膜トランジスタの形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| JP2002237594A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス | |
| US7678626B2 (en) | Method and system for forming a thin film device | |
| US20060147817A1 (en) | Photomask and manufacturing method thereof, fabrication process of an electron device | |
| JP2002151381A (ja) | パターン形成方法 | |
| CN105161454A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP3351028B2 (ja) | アルミ系金属膜のパターニング方法 | |
| JP2004104134A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| US7129026B2 (en) | Lithographic process for multi-etching steps by using single reticle | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009109768A (ja) | レジストパターン形成方法 | |
| JPH0850302A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JP2000352821A (ja) | パタン形成方法および半導体装置の製造方法および感放射線組成物 | |
| KR100660280B1 (ko) | 폴리실리콘 게이트 전극 형성 방법 | |
| JP2985884B1 (ja) | 半導体装置の製造方法 | |
| JPH04363027A (ja) | パタン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050303 |