JPH0555178A - 多層レジストを用いるパターニング方法 - Google Patents

多層レジストを用いるパターニング方法

Info

Publication number
JPH0555178A
JPH0555178A JP21524691A JP21524691A JPH0555178A JP H0555178 A JPH0555178 A JP H0555178A JP 21524691 A JP21524691 A JP 21524691A JP 21524691 A JP21524691 A JP 21524691A JP H0555178 A JPH0555178 A JP H0555178A
Authority
JP
Japan
Prior art keywords
resist
gas
etching
plasma
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21524691A
Other languages
English (en)
Inventor
Takamasa Sato
高雅 佐藤
Satoshi Mihara
智 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21524691A priority Critical patent/JPH0555178A/ja
Publication of JPH0555178A publication Critical patent/JPH0555178A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 多層レジストを用いるパターニンク方法にお
いて、露出したアルミ合金膜の表面にコロージョンが生
じないようにし、さらに下層レジストのパターニングか
らアルミ合金膜のエッチング,レジスト剥離までを同一
もしくは連結チャンバーで行い、コロージョンを低減し
て、スループットを向上させることを目的とする。 【構成】 多層レジストをマスクとしてアルミ合金膜を
エッチングするに当たり、中間層もしくは上層のレジス
トをマスクとして、下層のレジストを酸素+塩素系ガス
または臭素系ガスのプラズマによりエッチングし、この
エッチングの終了直前または終了後にこのエッチングに
連続して酸素+塩素系ガスまたは臭素系ガスのプラズマ
からSF6 、NF3 、CF4 、窒素、酸素、水素または水のい
ずれかを含むガスのプラズマに変更する。また、下層レ
ジストのパターニング後、これに連続して下地のアルミ
合金膜のエッチングを同一チャンバーもしくは連結チャ
ンバーにて行う。さらに、下地のアルミ合金膜をエッチ
ングした後、これに引き続いてレジスト剥離を同一チャ
ンバーもしくは連結チャンバーにて行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層レジストを用いる
パターニング方法に関する。特に、本発明は、半導体プ
ロセスにおいて、多層レジストをマスクとして用いてエ
ッチングすることにより、パターンを形成する方法に関
する。
【0002】近年、半導体産業におけるプロセス過程
で、アルミ合金膜のエッチング後のコロージョン等が配
線の接触不良等の原因として問題となってきおり、その
解決が要求されている。そのため、コロージョンの発生
を防止し、付随する問題をなくす必要がある。また、ア
ルミ合金膜のエッチングの困難さから工程の複雑さが増
し、それに伴うスループットの低下が生じているめ、こ
の点の問題も同時に考慮する必要がある。
【0003】
【従来の技術】従来、多層レジストのパターン形成にお
いて、中間層もしくは上層レジストをマスクとして下層
レジストをエッチングする際には、ガスとして酸素を用
いていたため、次の工程のアルミ合金膜のエッチング前
にはコロージョンの発生等のような問題は生じていなか
った。ただし、アルミ合金膜のエッチング後には、エッ
チング時に使用する塩素ガスの影響によりコロージョン
が生じてしまうため、その対策のために硝酸後処理を行
う必要があった。その後、基板はレジスト剥離のためア
ッシング工程に付され、かくしてアルミ配線が完成す
る。
【0004】しかし、最近になり、下層レジストをエッ
チングする際のガスに酸素+ハロゲン系ガス(塩素ガ
ス,臭素ガス等)を用いることが提案されている。しか
して、この場合には、その残留ガスの影響により、アル
ミ合金膜エッチング前にコロージョンが発生してしま
い、アルミ合金膜のエッチング自体に悪影響を及ぼす。
【0005】
【発明が解決しようとする課題】すなわち、かかる方法
では、下層レジストのパターニングを行う際のプロセス
ガス中の塩素等の腐食性ガスがレジスト中および表面に
残留し、下層レジストのパターニング後の大気暴露によ
りアルミ合金膜表面にコロージョンを生じさせ、次工程
のアルミ合金膜のエッチングに悪影響を与えるため、ス
ループットや歩留りの低下につながるという問題があ
る。
【0006】本発明は、多層レジストを用いるパターニ
ンク方法において、酸素+ハロゲンガスプラズマにより
下層レジストのパターニングを行う場合に、露出したア
ルミ合金膜の表面にコロージョンが生じないようにし、
さらに下層レジストのパターニングからアルミ合金膜の
エッチング,レジスト剥離までを同一もしくは連結チャ
ンバーで行い、コロージョンを低減して、スループット
を向上させることを目的とする。
【0007】
【課題を解決するための手段】本発明によれば、上記課
題を解決するため、多層レジストをマスクとしてアルミ
合金膜をエッチングするに当たり、中間層もしくは上層
のレジストをマスクとして、下層のレジストを酸素+塩
素系ガスまたは臭素系ガスのプラズマによりエッチング
し、このエッチングの終了直前または終了後にこのエッ
チングに連続して酸素+塩素系ガスまたは臭素系ガスの
プラズマからSF6 、NF3 、CF4 、窒素、酸素、水素また
は水のいずれかを含むガスのプラズマに変更することを
特徴とするパターニング方法が提供される。
【0008】本発明は、また、上記の方法による下層レ
ジストのパターニング後、これに連続して下地のアルミ
合金膜のエッチングを同一チャンバーもしくは連結チャ
ンバーにて行うことを特徴とするパターニング方法を提
供する。
【0009】本発明は、さらに、上記の方法により下地
のアルミ合金膜をエッチングした後、これに引き続いて
レジスト剥離を同一チャンバーもしくは連結チャンバー
にて行うことを特徴とするパターニング方法を提供す
る。
【0010】本発明において、上記の塩素系ガスとして
はCl2 、HCl 、BCl3、SiCl4 、CCl4等を挙げることがで
き、また臭素系ガスとしてはBr2 、HBr 、BBr3等を挙げ
ることができる。また、不活性ガスとしては、窒素ガス
等がある。
【0011】図1は、本発明に係る方法の好ましい態様
を示す工程図である。図中、工程1から2においては、
中間層レジストをマスクとする酸素+塩素系ガスまたは
臭素系ガスのプラズマおよび不活性ガスまたは酸素+窒
素ガスのプラズマによる下層レジストのパターニングが
行われのであり、工程2にパターニング後の様子が示さ
れている。この酸素+塩素系ガスまたは臭素系ガスのプ
ラズマエッチング後のSF6 、NF3 、CF4 、窒素、酸素、
水素または水のいずれかを含むガスのプラズマ照射によ
り、下層レジスト表面に付着した残留塩素もしくは臭素
が除去され、コロージョンの発生が防止されて、次工程
のアルミ合金膜のエッチングに悪影響が及ばないように
なる。さらに、工程2から3においては、同一もしくは
連結チャンバーを用いることによって大気に暴露させる
ことなく、下層レジストをマスクとして、例えば、Cl2
+SiCl4 プラズマにより、アルミ合金膜のエッチングが
行われる。この連続工程によって、従来大気にさらさ
れ、レジスト表面に付着していた残留ハロゲン系ガスと
大気中の水分との反応により生じていた腐食は生じなく
なり、さらに人手を介さないため歩留り向上にもつなが
る。
【0012】エッチングされたアルミ合金膜は、次い
で、やはり同一もしくは連結チャンバーにおいて、第一
に、例えば、フッ素を含むガスプラズマに暴露されてレ
ジスト表面に生じているシリコンを含む薄膜が除去さ
れ、アッシング工程を経て始めて大気にさらされ、工程
5の後処理によって最終的なコロージョンおよび残査の
防止対策が施される。
【0013】以上の連続工程により、従来大気にさらさ
れることにより生じていた腐食を防止することが可能に
なり、さらには自動化によって作業者のミス等を減少さ
せ得ることになり、歩留りの向上が可能となる。
【0014】
【作用】本発明では、図1に示すように、下層レジスト
のパターニング終了直前または終了後にプロセスガスを
酸素+塩素系ガスまたは酸素+臭素系ガスからSF6 、NF
3 、CF4 、窒素、酸素、水素または水のいずれかを含む
ガスに変更することによって、パターニング終了時点で
レジストおよびアルミ合金膜の表面に残留する塩素もし
くは臭素を除去し、コロージョンの発生を防止すること
ができ、さらに下層レジストのパターニング、アルミ合
金膜のエッチング、レジスト剥離のためのアッシング工
程を同一もしくは連結チャンバーにおいて一貫して行う
ことにより、工程間に作業者が介する機会を減少させ、
人によるミスを減少させることができ、大気暴露による
腐食の発生を防止することができる。
【0015】
【実施例】以下、実施例により、本発明をさらに説明す
る。 実施例1 図2は、本発明方法の一実施例を示す工程図である。Al
合金膜は1μmのAl−2%Cu膜であり、下層レジストはN
PR 2μm (長瀬産業株式会社)、中間層レジストはOCD
-7F115 (東京応化)を5000Åとした。
【0016】まず工程1から2へ、中間層レジストをマ
スクとして下層レジストを、O2:160SCCM、Cl2:40SCCMの
プラズマでエッチングする。そのときの条件は、基板温
度−30℃,圧力 0.1 Torr 、出力200 Wである。下層レ
ジストエッチングの終了20秒前に上記プロセスガスを
O2:100SCCM、N2:100SCCMに切り換え、下層レジストのパ
ターニングを終了する。このガスの切り換えによって、
下層レジストおよび露出したアルミ合金膜表面の残留塩
素が除去され、アルミ合金膜エッチング前にはコロージ
ョンは発生しない。
【0017】下層レジストのエッチング後、工程3のAl
−Cuエッチングのため、同一チャンバーにおいて、基板
をCl2:15SCCM、SiCl4: 150SCCMのプラズマでエッチング
する。その時の条件は、基板温度30℃,圧力 0.01 Tor
r、出力400 Wである。同一チャンバーによって連続処
理することによって、下層レジストエッチング後に基板
表面は大気にさらされることがないため、コロージョン
の発生はさらに抑えられ、工程3のAl−Cu膜のエッチン
グを行うことができる。
【0018】Al−Cu膜のエッチングを終了した基板は、
ここでも大気にさらされないよう連続するチャンバーを
用いて、工程4のO2ダウンフローアッシングにより、レ
ジストが剥離される。これにより、従来法においてはコ
ロージョン対策のために必要であった硝酸後処理のよう
な追加の処理を省略することができるのである。アッシ
ング後、基板は初めて大気にさらされ、最終的なコロー
ジョン対策の硝酸後処理で一連の作業が終了する。
【0019】以上において、下層レジストの下地がアル
ミ合金でなくとも、コロージョンの様に大気中にさらす
ことによって問題が生じる場合に、この同一および連続
チャンバー処理は有効である。
【0020】さらに、同一チャンバーであるため、酸素
ダウンフローアッシングによるレジストアッシング前に
SF6 、NF3 またはCF4 プラズマで基板表面をさらすこと
で、中間層レジストからのSiによる残査を除去すること
が可能となる。また、下層レジストエッチング後に窒
素、水素および水を含むガスのプラズマを20秒曝らした
結果、アルミ合金膜エッチング前にはコロージョンは発
生しなかった。
【0021】実施例2 図3は、本発明方法の他の実施例を示す工程図である。
Al合金膜は1μm のAl−2%Cu膜であり、下層レジスト
はNPR 2μm (長瀬産業株式会社)、中間層レジストは
OCD-7F115(東京応化)を5000Åとした。
【0022】まず工程1から2へ、中間層レジストをマ
スクとして下層レジストを、O2:160SCCM、HBr2:40sccm
のプラズマでエッチングする。そのときの条件は、基板
温度−30℃,圧力 0.1Torr、出力200 Wである。下層レ
ジストのエッチング終了20秒前に上記プロセスガスを
O2:100SCCMに切り換え、下層レジストのパターニングを
終了する。このガスの切り換えによって、下層レジスト
および露出したアルミ合金膜表面の残留臭素は除去さ
れ、アルミ合金膜エッチング前にはコロージョンは発生
しない。
【0023】下層レジストのエッチング後、工程3のAl
−Cuエッチングのため、同一チャンバーにおいて、基板
をCl2:15SCCM、SiCl4: 150SCCMのプラズマでエッチング
する。その時の条件は、基板温度30℃,圧力0.01Torr、
出力400 Wである。同一チャンバーによって連続処理す
ることによって、下層レジストのエッチング後に基板表
面は大気にさらされることがないため、コロージョンの
発生はさらに抑えられ、工程3のAl−Cu膜のエッチング
を行うことができる。
【0024】Al−Cu膜のエッチングを終了した基板は、
ここでも大気にさらされないよう連続チャンバーを用い
て、工程4のO2ダウンフローアッシングにより、レジス
トが剥離される。これにより、従来法においてはコロー
ジョン対策のために必要であった硝酸後処理のような追
加の処理を省略することができるのである。アッシング
後、基板は初めて大気にさらされ、最終的なコロージョ
ン対策の硝酸後処理で一連の作業が終了する。
【0025】以上においても、下層レジストの下地がア
ルミ合金でなくとも、コロージョンの様に大気中にさら
すことによって問題が生じる場合に、この同一および連
続チャンバー処理は有効である。
【0026】さらに同一チャンバーであるため、酸素ダ
ウンフローアッシングによるレジストアッシング前にSF
6 、NF3 またはCF4 プラズマで基板表面をさらすこと
で、中間層レジストからのSiによる残査を除去すること
が可能となる。
【0027】
【発明の効果】以上に説明したように、本発明によれ
ば、多層レジストを用いるパターニングにおいて、中間
層もしくは上層のレジストをマスクとして下層のレジス
トをパターニングする直前または終了後にプロセスガス
を酸素+ハロゲン系ガスからSF6 、NF3 、CF4 、窒素、
酸素、水素または水のいずれかを含むガスに切り換える
ことによって、パターニング終了時に下層レジストおよ
びアルミ合金膜表面に残留するハロゲン分子を除去する
ことができるため、コロージョンの発生を防止できる。
さらに、連続して次工程の下地のエッチングを同一チャ
ンバーもしくは連結チャンバーにて行うことにより、基
板表面は大気中の水分に曝されることがないため、さら
なるロージョンの防止をすることができる。また、人間
の介する機会を減少させ、スループットの向上に寄与す
るところが大きい。
【図面の簡単な説明】
【図1】図1は、本発明に係る方法の好ましい態様を示
す工程図である。
【図2】図2は、本発明方法の一実施例を示す工程図で
ある。
【図3】図3は、本発明方法の他の実施例を示す工程図
である。
【符号の説明】
1:中間層レジスト 2:下層レジスト 3:Al合金膜 4:Si基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 多層レジストをマスクとしてアルミ合金
    膜をエッチングするに当たり、中間層もしくは上層のレ
    ジストをマスクとして、下層のレジストを酸素+塩素系
    ガスまたは臭素系ガスのプラズマによりエッチングし、
    このエッチングの終了直前または終了後にこのエッチン
    グに連続して酸素+塩素系ガスまたは臭素系ガスのプラ
    ズマからSF6 、NF3 、CF4 、窒素、酸素、水素または水
    のいずれかを含むガスのプラズマに変更することを特徴
    とするパターニング方法。
  2. 【請求項2】 請求項1の方法による下層レジストのパ
    ターニング後、これに連続して下地のアルミ合金膜のエ
    ッチングを同一チャンバーもしくは連結チャンバーにて
    行うことを特徴とするパターニング方法。
  3. 【請求項3】 請求項2の方法により下地のアルミ合金
    膜をエッチングした後、これに引き続いてレジスト剥離
    を同一チャンバーもしくは連結チャンバーにて行うこと
    を特徴とするパターニング方法。
JP21524691A 1991-08-27 1991-08-27 多層レジストを用いるパターニング方法 Withdrawn JPH0555178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21524691A JPH0555178A (ja) 1991-08-27 1991-08-27 多層レジストを用いるパターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21524691A JPH0555178A (ja) 1991-08-27 1991-08-27 多層レジストを用いるパターニング方法

Publications (1)

Publication Number Publication Date
JPH0555178A true JPH0555178A (ja) 1993-03-05

Family

ID=16669139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21524691A Withdrawn JPH0555178A (ja) 1991-08-27 1991-08-27 多層レジストを用いるパターニング方法

Country Status (1)

Country Link
JP (1) JPH0555178A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450565B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR100469007B1 (ko) * 2001-06-08 2005-02-02 우 옵트로닉스 코포레이션 박막 트랜지스터 형성방법
KR100781444B1 (ko) * 2006-08-31 2007-12-03 동부일렉트로닉스 주식회사 듀얼 다마신 패턴 형성 방법
WO2009073308A1 (en) * 2007-12-03 2009-06-11 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor subtrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469007B1 (ko) * 2001-06-08 2005-02-02 우 옵트로닉스 코포레이션 박막 트랜지스터 형성방법
KR100450565B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR100781444B1 (ko) * 2006-08-31 2007-12-03 동부일렉트로닉스 주식회사 듀얼 다마신 패턴 형성 방법
WO2009073308A1 (en) * 2007-12-03 2009-06-11 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor subtrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes
US7704849B2 (en) 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US8252658B2 (en) 2007-12-03 2012-08-28 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor substrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes
US8802573B2 (en) 2007-12-03 2014-08-12 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor substrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes
US9524875B2 (en) 2007-12-03 2016-12-20 Micron Technology, Inc. Methods of etching trenches into silicon of a semiconductor substrate

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
KR100450564B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
JPH0555178A (ja) 多層レジストを用いるパターニング方法
JP3282314B2 (ja) アルミニウム系金属パターンの形成方法
KR100262506B1 (ko) 반도체 소자의 제조 방법
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
US6713397B2 (en) Manufacturing method of semiconductor device
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP3082396B2 (ja) 半導体装置の製造方法
JP2001196377A (ja) 半導体装置の製造方法
KR100363178B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
JP2000031123A (ja) 半導体装置の製造方法
KR100600259B1 (ko) 반도체 소자의 제조 방법
JPH0745587A (ja) 半導体装置の製造方法
JP2987977B2 (ja) アルミニウム系金属膜のドライエッチング方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH05175159A (ja) 半導体素子の製造方法
JPH05136135A (ja) アルミニウム膜パターンの形成方法
JP3077224B2 (ja) ドライエッチング方法
KR100237020B1 (ko) 반도체 소자의 금속층 형성 방법
KR100450565B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR20000044876A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112