KR20010082601A - 범프 형성 방법, 전자 부품, 및 땜납 페이스트 - Google Patents

범프 형성 방법, 전자 부품, 및 땜납 페이스트 Download PDF

Info

Publication number
KR20010082601A
KR20010082601A KR1020000082597A KR20000082597A KR20010082601A KR 20010082601 A KR20010082601 A KR 20010082601A KR 1020000082597 A KR1020000082597 A KR 1020000082597A KR 20000082597 A KR20000082597 A KR 20000082597A KR 20010082601 A KR20010082601 A KR 20010082601A
Authority
KR
South Korea
Prior art keywords
coating layer
electrode pads
substrate
openings
bump
Prior art date
Application number
KR1020000082597A
Other languages
English (en)
Other versions
KR100691679B1 (ko
Inventor
사꾸야마세이끼
야마기시야수오
미즈꼬시마사따까
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010082601A publication Critical patent/KR20010082601A/ko
Application granted granted Critical
Publication of KR100691679B1 publication Critical patent/KR100691679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 복수의 전극패드가 설치된 기판에 대하여, 복수의 전극패드에 대응해서 복수의 개구부가 형성된 마스크를 설치하는 공정과, 개구부 내에 땜납 페이스트를 충전하는 공정과, 땜납 페이스트를 가열처리하는 공정을 구비한 범프 형성 방법에 관한 것이다. 땜납 페이스트는 땜납분말을 함유하고 있다. 이 땜납분말로는 마스크의 두께 이상에서 이 두께의 1.5배 이하의 입경을 갖는 것의 비율이 10중량% 이하인 것을 사용한다. 바람직하게는 땜납분말로서 개구부의 개구 직경의 40% 이상의 입경을 갖는 것의 비율이 10중량% 이하인 것, 또는 마스크 두께의 40∼100%의 입경을 갖는 것의 비율이 30중량% 이상의 것을 사용한다

Description

범프 형성 방법, 전자 부품, 및 땜납 페이스트{METHOD OF FORMING BUMPS, ELECTRONIC COMPONENTS, AND SOLDER PASTE}
본 발명은 기판에 설치된 전극패드 위에 범프를 형성하는 방법, 범프가 형성된 전자부품, 땜납 페이스트에 관한 것이다.
근년에 있어서는 전자부품실장의 고밀도화에의 요구가 강화되고 있으며, 베어 칩 실장방식이 주목되고 있다. 이 베어 칩실장방식으로는 와이어 본딩법에 의한 페이스 업 방식과, 금속범프를 사용한 페이스 다운방식이 있다. 근년에는 페이스 다운방식의 실장형태가 주류로 되어가고 있다. 페이스 다운방식에서의 금속범프에 의한 접속은 저저항 접속을 기대할 수 있는 방법이다. 그 반면, 이 방법은 반도체 칩의 전극패드에 대응한 미세한 피치에 범프형성, 안정된 접속신뢰성을 얻기 위한 범프 높이의 정밀도 확보, 저비용화 등, 많은 요구가 있다.
범프 형성 방법으로는 종래부터 도금법이나 증착법 등이 있다. 이들 범프 형성 방법은 막대한 설비투자가 필요하고, 범프 높이나 금속 조성의 제어가 어렵다는 등의 문제가 있었다. 그래서 저비용으로 금속 페이스트를 공급할 수 있는 인쇄법도 주목받고 있다.
인쇄법으로는 메탈 마스크를 사용하는 방법이 있다. 그외 특개평7-273439호나 특개평11-340270호 등에 개시되어 있는 바와 같이, 수지 마스크를 이용한 방법도 있다. 메탈 마스크를 사용하는 방법은 전극패드의 형성위치에 대응하여 미리 개구부가 형성된 메탈 마스크를 기판 위에 올려놓는다. 수지 마스크를 사용하는 방법은 기판 위에 수지층을 형성한 후에 전극패드에 대응하는 부위를 제거하여 개구부가 형성된다. 그 후는 양 방법 모두 마스크 위에 올려놓은 땜납 페이스트를 스퀴지를 사용하여 개구부 내에 밀어넣은 후에 가열함으로써 범프가 형성된다. 메탈 마스크를 사용하는 방법으로는, 개구부 내에 땜납 페이스트를 충전한 후에 메탈 마스크가 제거된다. 수지 마스크를 사용하는 방법으로는 범프의 형성 후에 필요에따라서 수지 마스크가 제거된다.
그러나, 땜납 페이스트를 구성하는 땜납분말 중 입경이 큰 것의 비율이 크면 (예를 들면 평균입경이 30∼40μm ), 형성되는 범프의 크기가 불균일하게 되기 쉬웠다. 그 원인으로서 마스크 위를 반복하여 스퀴지를 이동시켰을 때에, 일단 개구부에 충전된 땜납분말이 떨어져 나가는 것, 땜납 페이스트를 개구부 내에 충전한 후에 메탈 마스크를 제거하는 경우에는, 그 때 개구부의 내면에 부착된 땜납 페이스트가 마스크와 함께 제거되는 것을 들 수 있다.
이와 같은 문제를 회피하기 위해서는 입경이 작은 땜납분말의 비율이 작은 것을 사용할 필요가 있다. 예를 들면 마스크 두께의 1/3 이하의 입경(범용되고 있는 마스크의 두께를 고려하면, 실질적으로는 15μm 이하의 입경)의 땜납분말의 비율이 큰 것을 사용하면 좋다.
한편 땜납분말의 제작방법으로는, 예를 들면 디스크 애터마이즈법이나 가스 애터마이즈법이 있다. 이들의 방법으로는 입경의 작은 분말을 안정되게 제조함은 곤란하다. 그 때문에 어느 정도의 범위의 입도분포를 갖는 분말을 제조한 후에, 분급에 의해서 미분말을 채취하고 있음이 실정이다. 그런데 미분말을 분급함은 상당한 노동력을 요할 뿐만 아니라, 다량의 미분말을 채취함이 곤란하다. 예를 들면 20μm 이하의 땜납분말은 현재의 기술로는 전체의 약20% 정도밖에 채취할 수 없는 것으로 되어 있으며, 비용면에서도 불리하다. 또한 입경이 작은 미분말은 비표면적이 커서 산화되기 쉽기 때문에, 이러한 땜납분말에 의해서 구성되는 땜납 페이스트는 수명이 짧다는 문제도 있다.
도1a∼도1e는 본 발명의 제1 실시형태에 의한 범프 형성 방법에서의 마스크를 형성하는 공정을 설명하기 위한 단면도.
도2a 및 도2b는 기판의 둘레에 스퀴징 보조수단을 설치하는 공정을 설명하기 위한 단면도 및 평면도.
도3a 및 도3b는 인쇄공정을 설명하기 위한 단면도 및 평면도.
도4a 및 도4b는 인쇄공정을 설명하기 위한 단면도 및 평면도.
도5a∼도5d는 최종적인 범프형성공정을 설명하기 위한 단면도.
도6a∼도6f는 본 발명의 제2 실시형태에 의한 범프 형성 방법을 설명하기 위한 단면도.
도7a는 도6a의 주요부를 확대한 단면도, 도7b는 도6b의 주요부를 확대한 단면도.
도8은 본 발명의 제2 실시형태에 의한 범프 형성 방법을 거쳐서 얻어지는 전자소자의 일례를 나타낸 사시도.
도9는 도8의 전자소자(메인 칩)에 서브 칩을 실장한 상태를 나타낸 사시도.
도10a 및 도10b는 도8의 전자소자(메인 칩)에 대한 서브 칩의 실장공정을 설명하기 위한 사시도.
도11은 도9의 상태로 된 메인 칩을 재배선기판에 실장한 상태를 나타낸 사시도.
도12a 및 도12b는 도9의 상태로 된 메인 칩을 재배선기판에 실장하는 공정을 설명하기 위한 단면도.
도13a∼도13h는 본 발명의 제3 실시형태에 의한 범프 형성 방법을 설명하기 위한 단면도.
도14a∼도14d는 도13의 전자소자(메인 칩)에 서브 칩을 실장하고, 이것을 재배치기판에 실장하는 공정을 설명하기 위한 단면도.
도15는 본 발명의 제4 실시형태에 의한 반도체 칩의 단면도.
도16은 도15의 반도체 칩에 서브 칩을 탑재한 상태를 나타낸 단면도.
도17은 도16의 상태로 된 반도체 칩을 재배선기판에 탑재한 상태를 나타낸 단면도.
도18a 및 도18b는 종래의 범프 형성 방법에서의 인쇄 공정을 설명하기 위한 단면도 및 평면도.
본 발명의 제1 측면에 의해 제공되는 범프 형성 방법으로는, 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서, 상기 복수의 전극패드에 대응한 복수의 개구부를 갖는 마스크를 설치하는 공정과, 상기 각 개구부에 땜납 페이스트를 충전하는 공정과, 상기 땜납 페이스트를 가열처리하는 공정을 구비한 범프형성방법으로서, 상기 땜납 페이스트는 땜납분말과 플럭스 비히클을 포함하고, 상기 땜납분말은 상기 마스크의 두께 이상에서 이 두께의 1.5배 이하의 입경인 것의 비율이 10중량% 이하 임을 특징으로 한다.
또 본 발명에서 「기판」이라고 하는 경우에는 특별한 제한이 없는 한 전극패드가 형성된 모든 기판을 포함하고, 회로기판이나 실리콘 웨이퍼는 말할 필요도 없고, 반도체 칩 등도 포함하는 것으로 한다. 또 「개구 직경」은 개구부가 원형이 아닌 경우에는, 개구부의 면적에 상당하는 면적을 갖는 원(圓)의 직경을 가리킨다.
이 범프 형성 방법에서 사용되는 땜납 페이스트에는, 마스크의 두께와의 관계에서, 당해 두께와 비교하여 상대적으로 입경이 큰 땜납분말의 비율이 작아아진다. 이에 의해서 마스크 위에 땜납 페이스트를 도포한 후에, 개구부 내에 확실하게 땜납 페이스트의 충전할 스퀴지를 마스크 위에서 반복하여 이동시켰어도, 일단 개구부에 충전된 땜납분말이 떨어져 없어질 위험성은 적어진다. 또 마스크로서 메탈 마스크를 사용한 경우에는, 땜납 페이스트를 개구부 내에 충전한 후에 메탈 마스크를 제거하였어도, 그 때 개구부의 내면에 부착된 땜납 페이스트가 메탈 마스크와 함께 제거될 위험성은 적어진다. 이 때문에 상기 방법으로 범프를 형성하면, 범프의 크기에 불균일이 잘 생기지 않는다.
또 상기한 입경 범위에 속하는 땜납분말은 작으면 작을수록 그 효과가 현저하게 나타나므로, 그와 같은 땜납분말의 비율은, 가장 바람직하게는 O중량%로 된다. 또 상술한 효과를 더 확실하게 얻기 위해서는 개구부의 개구 직경의 40% 이상의 입경을 갖는 것을 10중량% 이하로 하는 것이 바람직하다.
바람직한 실시형태에서는, 땜납분말로는 마스크 두께의 40∼100%의 입경을 갖는 것이 30중량% 이상 함유되는 것, 더 바람직하게는 50중량% 이상 함유되는 것이 사용된다.
이와 같은 땜납 페이스트에는 마스크의 두께와의 관계에서, 당해 두께와 비교해서서 적절한 입경의 땜납분말의 비율이 커져서 상대적으로 입경이 작은 땜납분말의 비율이 작아진다. 마스크의 두께가 예를 들면 50∼100μm 정도이면, 입경이 20μm 이하인 땜납분말의 비율은 작아진다. 앞에서도 언급한 바와 같이 입경이 20μm 이하인 땜납분말을 조정함은 노력을 요할 뿐만 아니라 수율도 나쁘고, 비용에도 불리하지만, 그와 같은 입경의 땜납분말의 비율을 저감하면 자연히 그와 같은 불이익은 저감된다. 또 입경이 작은 것의 비율이 적어지면, 땜납분말 전체로는 산화가 잘 되지 않게 되고, 땜납 페이스트의 수명이 길어지는 이점도 있다.
또 땜납분말 전체로서의 평균입경은, 마스크의 두께나 이에 형성된 개구부의 직경 등으로부터 적당히 설정되지만, 예를 들면 5∼20μm로 된다.
땜납분말을 구성하는 땜납성분으로는 예를 들면 Sn, Pb, Ag, Sb, Bi, Cu,In, 및 Zn으로 되는 군에서 선택하는 적어도 1종을 함유하는 것이 바람직하게 사용된다. 보다 구체적으로는, 예를 들면 63% Sn-Pb(융점 : 183℃), Sn-3.5%Ag (융점: 221℃), 5%Sn-Pb (융점 : 315℃) 등이 바람직하게 사용된다.
한편 플럭스 비히클로서는 예를 들면 로진, 활성제, 및 용제를 함유하는 것이 사용된다.
로진은 주로 땜납 페이스트의 점착성을 증진하는 역할을 한다. 로진으로는 공지의 여러가지를 사용할 수 있으며, 예를 들면 중합 로진, 수소첨가 로진, 에스테르화 로진 등을 사용할 수 있다.
활성제는 주로 개개의 땜납분말의 표면이나 전극패드의 표면에 형성된 산화막을 땜납 페이스트를 가열처리했을 때에 제거하는 역할을 한다. 활성제로는 예를 들면 유기산 또는 유기아민을 사용할 수 있다. 이는, 유기산은 많은 경우 분자구조의 골격에 카복실기를 갖고, 유기아민은 분자구조의 골격에 아미노기를 가져서, 모두 땜납 페이스트 중에서 땜납분말 표면 및 전극 표면의 산화막 제거능력을 발휘할 수 있기 때문이다.
활성제로는 예를 들어 세바신산, 숙신산, 아디핀산, 글루탈산, 트리에탄올아민, 모노에탄올아민으로 되는 군으로부터 선택하는 적어도 1종의 유기산 또는 유기아민이 사용된다. 활성제가 그 작용을 최대한 가질려면 땜납의 융점 부근에서 분해 또는 기화하는 것을 사용하는 것이 바람직하다. 한편 땜납의 융점 이하의 온도에서는 땜납 페이스트 중의 활성제는, 산화막 제거능력을 최대한으로 발휘하도록 페이스트 중에 균일하게 분산할 필요가 있으므로 용제 또는 로진과 상용성이 있는 것을 사용함이 바람직하다. 이 때문에 예를 들면 Sn-Ag계의 땜납을 사용하는 경우에는, 유기산으로서 세바신산(분해온도: 230∼290℃), 숙신산(분해온도: 200∼250℃), 아디핀산(분해온도: 230∼280℃) 등이 바람직하게 사용된다.
또 땜납 페이스트에서의 활성제의 함유량은, 예를 들면 0.1∼2중량%로 된다. 이는 활성제의 함유량이 부당하게 많은 경우는 땜납 페이스트의 점도의 상승을 초래하여 땜납 페이스트의 유동성이 손상되고, 마스크의 개구부 내에 충전이 곤란하게 되기 때문이다. 한편 활성제의 함유량이 부당하게 적은 경우에는, 땜납분말 등의 산화막을 충분히 제거할 수 없기 때문이다.
용제는 주로 땜납 페이스트의 점도를 조정하는 역할을 하는 것이고, 그 점도는 예를 들면 100∼400Pa·s범위로 조정된다. 이는 땜납 페이스트의 점도가 100Pa·s보다도 작으면, 개구부에 땜납 페이스트가 충전되었을 때에, 수지분(로진)이 개구부로부터 압출되어, 땜납의 습윤성이 저해되기 때문이다. 한편 땜납 페이스트의 점도가 400Pa ·s보다 크면 개구부 내에 땜납 페이스트가 유입하기 어렵기 때문이다.
용제는 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 땜납분말의 융점보다 높은 비점을 갖는 제2 용제와 조합하여 사용하는 것이 바람직하다.
그렇게 하면 땜납 페이스트를 가열한 경우에는 땜납분말이 용융되기 전에 제1 용제가 기화되고, 땜납분말이 용융하기 시작한 후에 제2 용제가 기화된다. 이에 의해서 제1 용제 및 제2 용제에 의해서 땜납 페이스트의 점도의 조정에 필요한 용제량을 충분히 확보하면서도, 땜납분말이 용융하기 시작한 후에 기화하는 용제의양은 작게 할 수 있다. 그 결과 용제의 기화시에 기화열로서 땜납으로부터 빼앗기는 열량이 적어져서 가열시의 땜납의 온도 저하가 억제되는 결과, 미용융의 땜납분말이 잔존되는 문제가 억제된다.
한편 땜납이 용융하기 시작한 후에는, 제2 용제가 기화하기 시작하지만, 그 후의 일정기간은 일정량의 제2 용제가 잔존하게 된다. 땜납의 용융시에는 로진 등의 수지분의 유동성을 유지하고, 또 활성제가 용제의 기화에 수반되어 제거됨을 회피하고, 활성제를 땜납의 구석 구석까지 널리 미치게 하여 활성제를 유효하게 작용시키기 위해서는 땜납 용융시에 일정량의 용제가 잔존해 있는 것이 필요하다. 이 역할을 제2 용제가 하게 된다.
이와 같이 제1 용제와 제2 용제를 조합함으로써, 땜납 페이스트를 원하는 점도로 하여, 마스크의 개구부에의 땜납 페이스트의 충전을 확실하게 함과 동시에, 활성제가 유효하게 작용하여 땜납분말이 서로 용융하여 균일한 땜납범프를 형성할 수 있다. 그 결과 고정밀 땜납범프를 형성함이 가능하게 되어, 반도체소자 등과 같이 미세한 피치로 설치된 전극 패드 위에 미세한 피치로 정확히 땜납범프를 형성할 수 있게 된다.
이와 같은 효과를 보다 확실하게 얻기 위해서 제1 용제로는, 땜납분말의 융점보다 5∼50℃ 낮은 비점을 갖는 것을 사용함이이 바람직하고, 제2 용제로서는 땜납분말의 융점보다 5∼50℃ 높은 비점을 갖는 것을 사용하는 것이 바람직하다. 즉 제1 용제의 비점이 부당하게 낮은 경우에는, 제1 용제가 실온에서 증발하여 땜납 페이스트의 점도가 상승하게 됨이 우려되고, 당해 비점이 부당하게 높을 경우에는당해 비점과 땜납분말의 융점이 근사하여, 땜납분말 용융시에 제1 용제의 기화에 의해서 빼앗기는 열량을 충분히 저감할 수 없기 때문이다. 한편 제2 용제의 비점이 부당하게 높을 경우에는, 땜납 페이스트의 가열공정에서 제2 용제를 충분히 기화시킬 수 없고, 당해 비점이 부당하게 낮으면 당해 비점과 땜납분말의 융점이 근사하고, 제2 용제의 기화에 수반되어 활성제가 제거되어 활성제를 충분히 기능시킬 수 없기 때문이다.
사용되는 제1 용제 및 제2 용제의 종류는 땜납의 융점, 주로 땜납분말의 조성에 의해서 결정된다. 대표적인 땜납분말의 조성과, 그에 적합한 제1 용제 및 제2 용제와의 조합을 다음 표1에 나타낸다.
또 제1 용제 및 제2 용제는 상술한 바와 같은 제1 용제 및 제2 용제의 역할을 충분히 하도록, 땜납 페이스트에 대하여 각각2∼6중량%의 조성범위로 함유시킴이 바람직하다.
플럭스 비히클에는 땜납 페이스트에 대하여 형태유지성을 부여하기 위해 요변제(thixotrophy agent)를 혼합하여도 좋다. 요변제로는 공지의 여러가지를 사용할 수 있으며, 경화 피마자유, 하이드록시스테아린산 등을 사용할 수 있다.
땜납 페이스트의 구성성분으로 사용되는 모든 성분은, 할로겐 원소 및 알칼리 금속원소를 함유하지 않는 것, 또는 그 함유량이 아주 적은 것을 사용함이 바람직하다. 이는 땜납 범프형성 후에 할로겐 원소나 알칼리 금속원소가 잔존하면, 부식에 의한 반도체소자의 열화나 마이그레이션에 의한 전극간의 쇼트가 생기기 때문이다. 특히 플럭스 비히클의 할로겐 원소 및 알칼리 금속원소의 함유량은 100ppm 이하가 바람직하다.
바람직한 실시형태에 있어서 상기 마스크는, 상기 기판 위에 제1 피복층을 형성하는 공정과, 이 제1 피복층 위에 제2 피복층을 형성하는 공정과, 상기 제1 피복층 및 상기 제2 피복층에 대하여, 노광 및 에칭액을 사용한 현상에 의해서, 상기 복수의 전극패드에 대응하여 상기 복수의 개구부를 형성하는 공정을 거쳐서 상기 기판 위에 설치되고, 또 상기 제1 피복층은 상기 제2 피복층을 현상하기 위한 상기 에칭액에 의해서 용해되는 재료에 의해서 형성되어 있고, 상기 제2 피복층의 현상과 동시에 상기 제1 피복층을 에칭처리한다.
이와 같은 범프 형성 방법으로는, 노광후의 형상에 있어서, 제2 피복층에서의 전극패드에 대응한 부분만이 선택적으로 제거되고, 제2 피복층에 상기 개구부를 구성하는 제1 개구부가 형성된다. 한편 제1 피복층은 제2 피복층의 현상에 사용되는 에칭액에 용해되는 재료에 의해서 형성되어 있기 때문에, 상기 에칭액에 의해서 제1 피복층도 동시에 에칭처리된다. 이 때 제1 피복층은 제2 피복층의 하층으로서 형성되어 있기 때문에, 제1 개구부가 형성된 제2 피복층은 제1 피복층에 대해서는에칭용의 마스크로서 기능한다. 따라서 제1 피복층은 제2 피복층에 형성된 제1 개구부에 대응하고, 또 전극패드에 대응하는 부분만이 선택적으로 제거되어 상기 개구부를 구성하는 제2 개구부가 형성된다. 이와 같이 상기한 범프형성 방법으로는, 개구부의 형성에서 제1 피복층 및 제2 피복층의 각각에 대하여 별개로 에칭처리할 필요는 없어 작업효율적으로 유리하게 된다.
또 「노광」이라는 용어에서는, 특단의 한정이 없는 한 X선이나 전자선(전자 빔) 등의 조사도 포함된다.
제1 피복층을 형성하기 위한 재료는 제2 피복층을 현상하기 위한 에칭액에 의해서 용해되는 것이면 좋고, 사용하는 에칭액의 종류에 따라서 적당히 선택하면 된다.
한편 제2 피복층을 형성하기 위한 재료로는, 감광성을 갖는 고분자화합물, 또는 감광성을 갖는 화합물과 다른 화합물의 혼합물 등이 사용되나, 광을 조사한 부분이 경화되는 네가티브형 및 광을 조사한 부분이 분해되는 포지티브형 중의 어떤 것도 사용할 수 있다. 또 「감광성」이라는 용어의 의미에는, 광조사에 의해서 경화(반응) 또는 분해(반응)하는 성질 뿐만 아니라, 전자선(전자 빔)이나 X선 등의 조사에 의해서 경화(반응) 또는 분해(반응)하는 성질도 포함한다.
네가티브형 피복층을 형성할 수 있는 재료로는, 중합성 비닐기를 갖는 비닐에스테르, 스티렌, 아크릴산에스테르, 메타크릴산에스테르 등의 단량체, 또는 이들의 단량체로 되는 올리고머, 불포화 폴리에스테르수지 및 우레탄아크릴레이트 이외에, 중합성 불포화 이중결합을 갖는 아크릴계 단량체 또는 올리고머 등을 예시할수 있다. 물론 감광성을 갖는 화합물로만 네가티브형 피복층을 형성하여도 좋고, 감광성을 갖는 화합물과 다른 화합물, 예를 들면 아크릴계, 엑폭시계, 또는 이미드계 등 고분자화합물과의 혼합물에 의해서 네가티브형 피복층을 형성하여도 좋다.
포지티브형 피복층을 형성할 수 있는 재료로는 광분해를 받기 쉬운 에테르 결합을 갖는 고분자화합물(예를 들면 폴리에틸렌옥사이드, 셀룰로스, 폴리아세탈 등) 이외에 광조사에 의해서 래디칼이 생기기 쉬운 폴리에틸렌 등의 고분자화합물, 디아조화합물 등과 같이 광조사에 의해서 분해되는 저분자화합물과 다른 화합물의 혼합물 등을 들 수 있다.
바람직한 실시형태에서는, 상기 제1 피복층은 수용성 또는 알칼리성 수용액에 용해되기 쉬운 고분자를 함유하는 재료에 의해서 형성되어 있다.
이 범프 형성 방법으로는, 물 또는 알칼리성 수용액 등의 수용액에 의해서, 적어도 제1 피복층을 용해시키면 제2 피복층도 동시에 제거할 수 있다. 즉 제2 피복층이 제1 피복층과 동일하게 수용성 또는 알칼리성 수용액에 용해되기 쉬운 고분자를 포함하는 재료에 의해서 형성되어 있으면, 물 또는 알칼리성 수용액 등의 수용액에 의해서 제2 피복층도 동시에 용해 제거된다. 한편 제2 피복층이 물에 난용성(難溶性) 또는 알칼리성 수용액에 난용성인 고분자를 주성분으로서 포함하는 재료에 의해서 형성되어 있는 경우에는, 제1 피복층만이 적극적으로 용해된다. 제1 피복층은 제2 피복층의 하층으로서 형성되어 있기 때문에, 제1 피복층을 용해시키면 기판에 대한 제2 피복층의 부속성이 없어진다. 이 상태에서는 제2 피복층 자체가 용해하지 않아도, 제2 피복층을 필름상 그대로 용이하게 제거할 수 있다. 이 경우 제2 피복층을 용해할 필요가 없으므로, 물 또는 알칼리성 수용액 등의 수용액의 사용량을 작게 할 수 있는 이점이 있다. 따라서 이 관점에서는 제2 피복층은, 물에 난수용성 또는 알칼리성 수용액에 난용성인 고분자를 주성분으로 한 재료에 의해서 형성함이 바람직하다.
제2 피복층을 물에 난수용성 또는 알칼리성 수용액에 난용성으로 하는 경우에는, 제2 피복층에 아크릴산에스테르 등의 아크릴계, 비스페놀A형 등의 에폭시계, 비스말레이미드형 폴리이미드 등의 이미드계 등의 고분자를 함유시킴이 바람직하다. 물론 이들의 고분자를 조합하여 사용하여도 좋다.
또 제1 피복층에 함유되는 수용성 또는 알칼리성 수용액에 쉽게 용해되는 고분자로는, 동물성 젤라틴이나 식물성 전분과 같은 천연고분자, 전분 유도체나 섬유소유도체와 같은 반합성 고분자 이외에 여러가지 합성고분자를 사용할 수 있다. 합성고분자로는 단독중합체(스트레이트 중합체) 및 공중합체 모두 사용할 수 있다. 단독중합체로서는 폴리비닐알콜, 폴리비닐피롤리돈 등의 비닐계, 폴리아크릴아미드나 폴리아크릴산 등과 같은 아크릴계 이외에, 폴리에틸렌옥사이드 등을 들 수 있다. 공중합체로는, 폴리초산비닐부분의 검화물 등과 같은 랜덤계, 폴리(스티렌-에틸렌옥사이드)등과 같은 블록계, 폴리(에틸렌-비닐알콜)-g-(에틸렌옥사이드)와 같은 그라프트계 등을 들 수 있다.
바람직한 실시형태에서는, 상기 복수의 전극패드는 복수의 군으로 나누어지는 것이며, 상기 마스크는 상기 복수의 전극패드를 덮도록 피복층을 형성하는 공정과, 상기 피복층에 대하여, 상기 복수의 개구부를 각 군마다 용적이 다른 것으로상기 복수의 전극패드에 대응하여 형성하는 공정을 거쳐서 형성된다.
이와 같은 범프 형성 방법에 의하면 각 개구부 내에 충전되는 땜납 페이스트의 양은, 각 전극패드의 군마다 다른 것으로 된다. 이 때문에 각 전극패드 위에 형성되는 범프는 각 군마다 다른 사이즈로 함이 가능하게 된다.
예를 들면 복수군 중의 제1 전극패드군의 각각에 대응하여 형성되는 제1 개구부가, 복수군 중의 제2 전극패드군의 각각에 대응하여 형성되는 제2 개구부보다 용적이 큰 경우에는, 제1 개구부에 충전되는 땜납 페이스트의 양 쪽이, 제2 개구부에 충전되는 땜납 페이스트의 양보다 많아진다. 이 때문에 최종적으로 형성되는 범프에 대해서는 제1 전극패드 위에 형성되는 범프 쪽이 제2 전극패드 위에 형성되는 범프보다 커진다.
바람직한 실시형태에서는, 상기 복수의 전극패드는 제1 전극패드로 되는 군과 제2 전극패드로 되는 군으로 나누어지고, 상기 각 제1 전극패드는 상기 각 제2 전극패드보다 작은 면적으로 형성되어 있고, 또 상기 복수의 개구부는 상기 복수의 제1 전극의 페드에 대응하여 형성된 복수의 제1 개구부와, 상기 복수의 제2 전극패드에 대응함과 동시에, 상기 각 제1 개구부보다 용적의 작은 복수의 제2 개구부를 갖고 있다.
이와 같은 범프 형성 방법에 의하면, 예를 들면 땜납 용융시에 개구부의 내면에 용융땜납이 접촉하지 않는 조건하에서는, 피복층의 두께가 균일하면, 개구부 용적이 큰 쪽이 거기에 형성되는 땜납범프는 높아진다. 즉 개구부가 클수록 충전되는 땜납 페이스트의 양이 많아지기 때문에, 전극패드 위에 형성되는 범프도 높아진다. 또 전극패드가 작으면, 전극패드와 범프의 접합면적이 작아지며 보다 구형에 가까운 범프로 되므로, 이 관점에서도 범프의 높이를 높거나 또는 낮게 할 수 있다.
이와 같이, 피복층에 대하여 크기가 다른 개구부를 형성하고, 또 전극패드의 면적을 상이한 것으로 하면, 전극패드에서 범프 정점까지의 거리가 상이한 복수범프군을, 동일한 공정으로 동시에 형성할 수 있게 된다.
이상에서는 높이가 다른 2종류 범프를 형성하는 예를 설명하였으나, 물론 본 발명은 높이가 다른 3종류 이상의 범프를 형성하는 경우에도 적용할 수 있다. 예를 들면 개구용적이 다른 제1 개구부 및 제2 개구부에 부가하여, 이들과는 용적이 다른 제3 개구부를 설치하여도 좋고, 물론 제4 이상의 개구부를 설치하여도 좋다.
피복층은 예를 들면 용융수지를 도포함으로써, 또는 수지필름을 부설함으로써 형성된다. 다만 수지필름을 부설하여 피복층을 형성하는 쪽이 피복층을 형성하는 공정이 용이하게 될 뿐만 아니라, 균일한 두께의 피복층을 용이하게 형성하는 것이 가능한 점에서 유리하다.
피복층은 예를 들면 폴리메틸메타크릴레이트, 폴리아크릴레이트, 폴리메틸이소프로페닐케톤 등을 베이스 수지로 한 절연성이 높은 수지에 의해서 구성할 수 있고, 바람직하게는 다관능의 아크릴레이트 등의 광중합형 단량체를 함유한 감광성재료로 구성된다.
바람직한 실시형태에서는, 상기 복수의 전극패드는 복수의 제1 전극패드 및복수의 제2 전극패드를 가짐과 동시에, 상기 복수의 개구부는 복수의 제1 개구부, 복수의 제2 개구부, 및 복수의 제3 개구부를 가지며, 상기 마스크는 상기 복수의 제1 전극패드를 덮고, 상기 복수의 제2 전극패드를 노출시켜서 제1 피복층을 형성하는 공정과, 이 제1 피복층에 대해서 상기 복수의 제1 전극패드에 대응하여 상기 복수의 제1 개구부를 형성하는 공정과, 상기 제1 피복층과 상기 제2 전극패드를 덮도록 제2 피복층을 형성하는 공정과, 상기 제2 피복층에 대하여, 상기 복수의 제2 전극패드에 대응하여 상기 복수의 제2 개구부를 형성하고, 상기 복수의 제1 개구부에 대응하여 상기 복수의 제3 개구부를 형성하는 공정을 거쳐서 형성된다.
이와 같은 범프 형성 방법에 의하면, 제1 전극패드가 형성된 영역은 제1 피복층 및 제2 피복층에 의해서 마스크가 구성되고, 제2 전극패드가 형성된 영역은 제2 피복층만으로 마스크가 구성되어 있다. 그리고 제1 전극패드 위에는 제1 개구부 및 제3 개구부가 설치되고, 제2 전극패드 위에는 제2 개구부가 형성되어 있다. 제2 개구부와 제3 개구부는 쌍방 모두 제2 피복층에 형성되어 있으므로, 제2 피복층의 두께가 균일하면 그 깊이는 동일하게 된다. 이 때문에 제1 전극패드 위에는 제2 전극패드 위에 비해서 제1 개구부의 깊이(제1 피복층의 두께)만큼 큰 깊이를 갖는 개구부가 형성되게 된다. 따라서 상기 마스크를 사용한 경우에는 제1 전극패드 위에 놓여지는 땜납 페이스트의 양은 제2 전극패드 위에 놓이는 양보다 많아지고, 거기에 형성되는 땜납범프의 높이도 커진다. 그 결과 상기 범프 형성 방법으로는, 기판표면에서 범프정점까지의 거리가 유의(有意)하게 상이한 복수범프군을 형성할 수 있게 된다.
제3 개구부는 제2 개구부에 비해서 크게 형성되는 것이 바람직하다. 그렇게 되면 제1 전극패드 위에 놓여지는 땜납 페이스트의 양을, 제2 전극패드 위에 놓여지는 땜납 페이스트의 양에 비해서 크게 할 수 있는 결과, 제1 전극패드 위에 형성되는 범프의 높이와, 제2 전극패드 위에 형성되는 범프의 높이를 보다 유의하게 다르게 할 수 있다.
바람직한 실시형태에서는, 제3 개구부는 상기 제1 개구부보다 큰 개구면적을 갖도록 형성되고, 또 상기 제2 피복층만을 선택적으로 제거하는 공정을 더 포함하고 있어, 상기 제1 피복층은 기판 위에 설치된 채로 남게 된다.
이와 같은 범프 형성 방법으로는, 범프의 형성 후에서도 제3 개구부보다 개구면적이 작은 제1 개구부를 갖는 제1 피복층이 남게되므로, 제1 전극패드 위에는 남게 된 제1 피복층에 밑바닥이 들어올려진 모양으로, 제1 피복층의 표면에서 예를 들면 구형(球形)부분이 돌출된 범프가 형성된다. 한편 제2 전극패드 위에는, 예를 들면 직접적으로 구형의 범프가 형성된다. 이 때문에 제1 전극패드 위의 범프와 제2 전극패드 위의 범프는 그 높이를 확실하게 상이하게 할 수 있다.
제1 피복층 및 제2 피복층의 각각은 예를 들면 용융수지를 도포함으로써, 또는 수지필름을 부설함으로써 형성된다. 다만 수지필름을 부설하여 피복층을 형성하는 쪽이, 피복층을 형성하는 공정이 용이하게 될 뿐만 아니라, 균일한 두께의 피복층을 간이하게 형성함이 가능한 점에서 유리하다.
제1 피복층은 예를 들면 에폭시아크릴레이트, 에폭시, 및 폴리이미드 등을 베이스 수지로 한 절연성이 높은 수지로 구성할 수 있다.
제2 피복층은 예를 들면 폴리메틸메타크릴레이트, 폴리아크릴레이트, 및 폴리메틸이소프로페닐케톤 등을 베이스 수지로 한 절연성이 높은 수지로 구성할 수 있고, 바람직하게는 다관능의 아크릴레이트 등의 광중합형 단량체를 함유한 감광성 재료로 구성된다. 한편 제1 피복층은 제2 수지막에 제2 개구부 및 제3 개구부를 형성할 때에 그 에칭액 등에 의해서 처리침식을 받지 않는 제2 수지막과는 다른 화학적 성질을 나타낸 재료일 필요가 있다. 예를 들면 제1 수지막으로는, 에폭시아크릴레이트, 에폭시, 폴리이미드 등의 재료로 구성되는 수지막을 사용할 수 있다. 이와 같은 구성에 의하면, 수지막을 형성하는 공정이 용이하게 될 뿐만 아니라 균일한 두께의 수지막을 용이하게 형성함이 가능하다.
바람직한 실시형태에 있어서는, 상기 개구부 내에 땜납 페이스트의 충전은 기판지지체 위에 상기 기판을 지지시키는 공정과, 상기 마스크의 높이 위치와 상기 기판의 주위와의 높이 위치와의 차이를 완화하는 스퀴징용 보조수단을 설치하는 공정과, 상기 마스크 또는 상기 스퀴징용 보조수단 상에 땜납 페이스트를 준비하는 공정과, 스퀴지를 이동시켜서 상기 땜납 페이스트를 상기 개구부 내에 떨어뜨려 넣는 공정을 거쳐서 행해진다.
또 개구부에 땜납 페이스트의 충전은, 상기한 각 공정을 포함하고 있으면 좋고, 반드시 상기한 순서로 각 공정을 행할 필요는 없다. 예를 들면 기판 위에 피복층을 형성한 후에 개구부를 형성하고, 그리고 다음에 기판지지체 위에 기판을 지지시켜서 개구부에 땜납 페이스트를 충전하여도 좋다.
이와 같은 범프 형성 방법으로는 스퀴징 보조수단을 설치함으로써, 기판 위에서의 피복층의 높이위치와, 기판 주위와의 높이위치의 차이는 완화된다. 이 때문에 피복층 위 뿐만아니라, 스퀴징용 보조수단 위를 따르도록 하여 스퀴지를 이동시킬 수 있다. 즉 기판 위의 땜납 페이스트 뿐만 아니라, 스퀴징용 보조수단 위의 땜납 페이스트도 동시에 이동시켜서 개구부 내에 충전용으로 사용할 수 있다. 이것은 폭 치수가 균일하지 않은 기판(예를 들면 실리콘 웨이퍼)에 범프를 형성하는 경우에서도, 각각 개구부에 대하여 용이하게 또 확실하게 땜납 페이스트를 충전할 수 있음을 의미한다.
도18a 나타낸 것과 같이 실리콘 웨이퍼와 같은 원반상의 기판(15)의 전극패드(15a) 위에 범프를 형성하는 경우에는, 마스크(16)의 개구부(16a)에 땜납 페이스트(P)를 충전할 때에, 다음과 같은 문제가 생겼다. 개구부(16a)에 땜납 페이스트(P)의 충전은 마스크(16)에서의 특정의 가장자리부(16A)에 땜납 페이스트(P)를 준비해두고, 스퀴지(S)를 반대측의 가장자리부(16B)에 이동시킴으로써 행해진다. 이 때 스퀴지(S)의 이동경로에 착안하면 도18b에 나타낸 것과 같이 스퀴지(S)의 이동방향에 직교하는 방향의 기판(15)(마스크(16))의 치수는, 처음에는 스퀴지(S)의 이동에 수반되어 커지고, 최대 치수의 부분을 통과한 후는 작아진다. 따라서 스퀴지(S)의 출발부위의 근방에 땜납 페이스트(P)를 준비하고 있으면, 준비된 땜납 페이스트(P)의 길이치수에 대략 대응한 폭으로 밖에 땜납 페이스트(P)를 이동시킬 수 없다. 그 때문에 상기 최대 치수부분의 가장자리부분에 형성된 개구부(16a')에 대하여는 충분한 양의 땜납 페이스트(P')를 확실하게 충전하는 것이 곤란하게 되어었다. 또 마스크(16)의 둘레에 빠듯하게 개구부(16a)가 형성되어 있으면, 그 개구부(16a)에 땜납 페이스트를 충전하려고 마스크(16)의 반대의 가장자리부(16B)까지 스퀴지(S)를 이동시킨 경우에, 땜납 페이스트(P)가 마스크(16)로부터 떨어져 나간다. 이 때문에 그 땜납 페이스트(P)를 재차 스퀴지(S)를 사용하여 스퀴지(S)의 출발부분까지 이동시킬 수 없어, 땜납 페이스트의 유효이용을 도모할 수 없는 등의 문제도 있었다.
이에 대하여 상기한 땜납범프 형성방법으로는, 기판의 주위가 스퀴징용 보조수단에 의해서 둘러싸이고 있기 때문에 스퀴지의 이동방향으로 직교되는 방향의 치수에 대해서는, 스퀴징 보조수단도 포함시켜서 생각하면, 기판의 최대치수보다 크게 할 수 있고, 또 스퀴지의 이동방향의 치수에 대해서도 기판의 치수보다 크게 할 수 있다.
따라서 피복층 위 또는 스퀴징용 보조수단 위에, 기판의 최대치수를 대응하여, 또는 그 이상의 길이 치수로 되도록 땜납 페이스트를 준비해두고, 이것을 스퀴지에 의해서 이동시키면 기판의 최대치수 또는 그 근방의 영역에 형성된 개구부에 대하여도, 땜납 페이스트를 확실하게 충전할 수 있게 된다. 또 충전시에서의 스퀴지의 이동방향의 치수를 크게 할 수 있으면, 스퀴지가 기판의 가장자리부에 도달한 경우에서도, 땜납 페이스트를 스퀴징 보조수단 위에 퇴피시켜 둘 수 있으므로, 그 땜납 페이스트를 재차 이용할 수 있게 된다.
상기한 효과를 보다 확실하게 얻기 위해서는 스퀴징용 보조수단과, 피복층은 한 면 또는 대략 한 면으로 하는 것이 바람직하지만, 스퀴지의 이동을 손상시키지 않는 범위에서 그 높이에 다소의 차이가 있어도 괜찮다.
스퀴징용 보조수단은 예를 들면 기판의 주위를 둘러싸도록 하여 수지층을 형성함으로써, 또는 기판의 형상에 대응한 개구를 갖는 평판 등을 기판의 주위를 둘러싸도록 하여 배치함으로써 설치된다. 또 스퀴징 보조수단은 피복층에 설치된 모든 개구부를 노출시킬 수 있는 개구를 갖고 있으면 좋고, 스퀴지의 이동에 해가 되지 않는 한, 개구 둘레의 가장자리부를 피복층 위에 덮어씌워, 스퀴징 보조수단의 표면이 피복층의 표면보다 고위로 되도록 스퀴징 보조수단을 설치하여도 좋다. 물론 스퀴징용 보조수단은 반드시 기판의 주위 전체를 둘러싸도록 하여 설치할 필요는 없고, 본 발명의 목적이 달성할 수 있는 범위에 있어서는, 적어도 기판의 주위에서의 필요영역에만 설치하면 된다. 또 스퀴징용 보조수단은 반드시 일체화된 하나의 부재나 요소에 의해서 설치할 필요도 없고, 복수의 부재나 요소를 조합하여, 스퀴징용 보조수단을 구성하도록 하여도 좋다.
다만 수지층은 범프 형성 후에 제거한 후에는 재사용을 할수 없으나, 평판은 반복 사용할 수 있으므로, 이와 같은 관점에서는 평판을 배치하여 스퀴징용 보조수단을 설치함이 바람직하다. 또 평판에 의해서 스퀴징용 보조수단을 구성하면 피복층의 개구부에 충전되지 않았던 과잉의 땜납 페이스트를, 스퀴징용 보조수단 상에 퇴피시켜 둘 수 있고, 다음의 기판에 대하여 범프를 형성할 때에 스퀴징용 보조수단으로 퇴피시킨 땜납 페이스트를 재사용할 수 있게 된다.
또 수지층에 의해서 스퀴징용 보조수단을 형성하는 경우에는, 피복층을 제거할 때에 동시에 수지층도 제거하도록, 예를 들면 피복층과 같은 에칭액에 용해되는 재료로 수지층을 형성하는 것이 바람직하다.
한편 기판지지체는 기판의 적어도 일부를 수용가능한 요(凹)부를 갖는 것을 사용함이 바람직하다. 그렇게 하면 개구부에 땜납 페이스트를 충전하도록, 기판 위에 스퀴지를 이동시킨 경우에도, 기판지지체에 대하여 기판이 이동하게 되는 것을 억제할 수 있다. 또 기판지지부에 대한 기판의 세트는 요부 내에 기판을 수용하면 좋고, 접착제 등을 사용하여 기판지지체에 대하여 기판을 고정시킬 필요도 없기 때문에 비용면에서나 작업효율면에서도 유리하다.
본 발명의 제2측면에 의하면, 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서, 상기 기판 위에 제1 피복층을 형성하는 공정과, 상기 제1 피복층 위에 제2 피복층을 형성하는 공정과, 상기 제1 피복층 및 제2 피복층에 대하여, 노광 및 에칭액을 사용한 현상에 의해서, 상기 복수의 전극패드에 대응하여 복수의 개구부를 형성하는 공정과, 상기 각 개구부에 금속을 충전하는 공정과, 상기 금속을 가열에 의해서 상기 전극패드에 일체화하는 공정을 포함하고, 또 상기 제1 피복층은 상기 제2 피복층을 현상하기 위한 상기 에칭액에 의해서 용해되는 재료에 의해서 형성되어 있고, 상기 제2 피복층의 현상과 동시에, 상기 제1 피복층을 에칭처리하여 상기 개구부를 형성하는 것을 특징으로 하는 범프 형성 방법이 제공된다.
이와 같은 범프 형성 방법에 의하면 제2 피복층의 에칭처리에 의해서 제2 피복층에 상기 개구부를 구성하는 제1 개구부가 형성됨과 동시에, 제2 피복층을 마스크로 하여 제1 피복층에도 상기 개구부를 구성하는 제2 개구부가 형성된다. 따라서 개구부의 형성에서는, 각 피복층에 대하여 개별로 에칭처리하지 않고, 실질적으로 제2 피복층에 대한 에칭처리에 의해서 개구부를 형성할 수 있다.
바람직한 실시형태에서는, 상기 제1 피복층은 수용성 또는 알칼리성 수용액에 용해되기 쉬운 고분자를 함유한 재료에 의해서 형성되어 있다.
이와 같은 범프 형성 방법에 의하면, 물 또는 알칼리성 수용액을 사용하여 적어도 제1 피복층을 용해시키면, 제2 피복층도 동시에 용해되고, 또는 제2 피복층이 기판으로부터 분리되므로 마스크 전체를 제거할 수 있다.
본 발명의 제3측면에서는 복수의 군으로 나누어지는 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서, 상기 각 군마다 용적이 다른 크기가 되도록, 상기 복수의 전극패드에 대응한 복수의 개구부를 갖는 마스크를 설치하는 공정과, 상기 개구부에 땜납 페이스트를 충전하는 공정과, 가열처리에 의해서 땜납 페이스트로 범프를 형성하는 공정을 가짐을 특징으로 하는 범프 형성 방법이 제공된다.
이와 같은 범프형성방법에 의하면, 각 개구부 내에 충전되는 땜납 페이스트의 양이 각 전극패드의 군마다 상이한 것으로 되기 때문에, 각 전극패드 위에 형성되는 범프를 크기가 다른 것으로 할 수 있고, 범프의 높이를 각 군마다 상이한 것으로 할 수도 있게 된다.
범프의 높이를 각 군마다 상이하게 하기 위해서는, 예를 들면 복수의 전극패드를, 제1 전극패드의 군과 이것보다 면적의 큰 제2 전극패드의 군으로 나누고, 제1 전극패드에 대응하여 형성된 제1 개구부용적을 제2 전극패드에 대응하는 제2 개구부의 용적보다 작게 함이 고려된다.
전극패드에 놓혀진 땜납 페이스트의 양이 많을수록 큰 범프가 형성되고, 또피복층의 두께가 균일하고, 용융땜납이 개구부의 내면에 접촉하지 않으면, 전극패드의 면적이 작을수록 범프의 높이가 커진다. 그 때문에 개구부와 전극패드와의 관계를 상기한 것으로 하면, 보다 확실하게 상이한 높이의 범프를 형성할 수 있게 된다.
피복층은 예를 들면 기판 위에 용융수지를 도포함으로써, 또는 기판 위에 수지필름을 부설함으로써 형성된다. 이 피복층을 구성하는 성분으로는, 예를 들면 폴리메틸메타크릴레이트, 폴리아크릴레이트, 및 폴리메틸이소프로페닐케톤을 들 수 있고, 이들의 성분은 단독으로 사용하거나 복수종을 병용하여도 좋다.
본 발명의 제4측면에서는, 복수의 제1 전극패드 및 복수의 제2 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서, 상기 복수의 제1 전극패드를 덮고, 상기 복수의 제2 전극패드가 노출된 상태로 제1 피복층을 형성하는 공정과, 상기 제1 피복층에 대하여, 상기 복수의 제1 전극패드에 대응하여 복수의 제1 개구부를 형성하는 공정과, 상기 제1 피복층과 상기 복수의 제2 전극패드를 덮도록 하여 제2 피복층을 형성하는 공정과, 상기 제2 피복층에 대하여, 상기 복수의 제2 전극패드에 대응하여 복수의 제2개구를 형성하고, 상기 복수의 제1 개구부에 대응하여 복수의 제3개구부를 형성하는 공정과, 상기 각 제1 개구부, 상기 각 제2 개구부, 및 상기 각 제3개구부에 땜납 페이스트를 충전하는 공정과, 가열처리에 의해서, 땜납 페이스트로부터 범프를 형성하는 공정과, 상기 제2 피복층을 제거하는 공정을 가짐을 특징으로 하는 범프 형성 방법이 제공된다.
이와 같은 범프 형성 방법으로는, 제1 전극패드가 형성된 영역과, 제2 전극패드가 형성된 영역에서는 마스크의 두께가 상이한 것으로 되어 있다. 따라서 제1 전극패드에 형성되는 범프와 제2 전극패드 위에 형성되는 범프와는, 그 높이를 상이한 것으로 할 수 있도록 된다.
제2 개구부와 제3 개구부에서 그 내부에 충전되는 땜납 페이스트의 양을 현저하게 상이하게 하여 제1 전극패드 위의 범프와 제2 전극패드 위의 범프로, 그 높이를 확실하게 상이하게 하도록, 제3개구부의 면적을 제2 개구부의 면적보다 크게 하는 것이 바람직하다.
또 제3 개구부를 제1 개구부보다 큰 개구면적을 갖도록 형성하는 동시에, 제2 피복층만을 선택적으로 제거하여 제1 피복층은 기판 위에 설치한 채로 남기어도 좋다.
그렇게 하면 범프의 형성 후에도 제1 피복층이 남겨져 있으므로, 제1 전극패드 위에는 제1 피복층에 밑바닥이 들어 올려진 모양으로 제1 피복층으로부터, 예를 들면 구상부분이 돌출된 범프가 형성되는 한편, 제2 전극패드 위에는 예를 들면 직접적으로 구형상범프가 형성된다. 이 때문에 제1 전극패드 위의 범프와 제2 전극패드 위의 범프에는 그 높이를 확실하게 상이하게 할 수 있게 된다.
제1 피복층 및 제2 피복층은, 예를 들면 기판 위에 용융수지를 도포함으로써, 또는 기판 위에 수지필름을 부설함으로써 형성된다.
제1 피복층은 예를 들면 에폭시아크릴레이트, 에폭시, 및 폴리이미드 등을 베이스 수지로 한 절연성이 높은 수지로 구성할 수 있다.
제2 피복층은 예를 들면 폴리메틸메타크릴레이트, 폴리아크릴레이트, 및 폴리메틸이소프로페닐케톤 등을 베이스 수지로 한 절연성이 높은 수지에 의해서 구성할 수 있다.
본 발명의 제5측면에서는, 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서, 기판지지체 위에 상기 기판을 지지시키는 공정과, 적어도 상기 기판을 덮게 하여 피복층을 형성하는 공정과, 상기 피복층에 대하여, 상기 복수의 전극패드에 대응하여 복수의 개구부를 형성하는 공정과, 상기 기판 위에서의 상기 피복층의 높이 위치와 상기 기판 주위와의 높이 위치의 차이를 완화하는 스퀴징용 보조수단을 상기 기판의 주위를 둘러싸도록 하여 설치하는 공정과, 상기 피복층 또는 상기 스퀴징용 보조수단 위에 금속페이스트(땜납 페이스트를 포함함) 또는 금속분말을 준비하는 공정과, 스퀴지의 이동에 의해서 상기 금속페이스트 또는 금촉분말을 상기 개구부 내에 떨어뜨려 넣는 공정과, 상기 금속페이스트 또는 금속분말을 가열용융·고화시켜서 상기 전극패드 위에 일체화시키는 공정과, 상기 스퀴징용 보조수단을 제거하는 공정을 포함함을 특징으로 하는 범프 형성 방법이 제공된다.
또 이 범프 형성 방법에서는, 상기한 각 공정을 포함하고 있으면 좋고, 반드시 상기한 순서로 각 공정을 행할 필요는 없다. 예를 들면, 기판 위에 피복층을 형성한 후에 개구부를 형성하고, 그로부터 기판지지체 위에 기판을 지지시켜서 땜납 페이스트를 개구부에 충전하여도 좋다.
이와 같은 범프 형성 방법으로는 스퀴징 보조수단을 설치함으로써, 기판 위에서의 피복층의 높이 위치와, 기판의 주위와의 높이 위치의 차이가 완화된다. 이 때문에 피복층 위 뿐만 아니라, 스퀴징 보조수단도 이용하여 금속분말이나 금속페이스트를 이동시킬 수 있게 되어, 폭의 치수가 균일하지 않는 기판에 범프를 형성하는 경우에도, 확실하게 개개의 개구부 내에 금속분말 등을 충전할 수 있게 된다.
상기한 효과를 보다 확실하게 얻기 위해서는, 스퀴징용 보조수단과, 피복층은 한 면 또는 대략 한 면으로 하는 것이 바람직하지만, 스퀴지의 이동을 손상하지 않는 범위에서 그들 높이에 다소의 차이가 있어도 상관없다.
스퀴징용 보조수단은 예를 들면 기판의 주위를 둘러싸게 하여 수지층을 형성함으로써, 또는 기판의 형상에 대응한 개구를 갖는 평판 등을 기판의 주위를 둘러싸도록 배치함으로써 설치된다. 또 스퀴징 보조수단은 피복층에 설치된 모든 개구부를 노출시킬 수 있는 개구를 갖고 있으면 좋고, 스퀴지의 이동을 손상하지 않는 한은, 개구의 둘레의 가장자리부를 피복층 위에 덮어 씌워, 스퀴징 보조수단의 표면이 피복층의 표면보다 높은 위치로 되도록 스퀴징 보조수단을 설치하여도 좋다.
한편 기판지지체는 기판의 적어도 일부를 수용할 수 있는 요부를 갖는 것을 사용함이 바람직하다. 그렇게 하면 기판지지체에 대하여 기판이 이동하는 것이 억제되므로 스퀴지의 이동을 매끄럽게 할 수 있다.
상술한 본 발명의 제1에서 제5의 측면중 어느 것에서도, 가열처리된 땜납 페이스트로 형성된 상기 범프에 플럭스를 도포하고, 재차 가열처리하여 범프의 형태를 갖추는 공정을 더 구비하고 있는 것이 바람직하다.
플럭스로는 예를 들면 폴리퍼와 헥실렌글리콜을 함유한 것이 사용된다.
상술한 본 발명의 제1에서 제5의 측면의 어느 것에 있어서도, 상기 개구부의 면적은 이에 대응하는 전극패드 면적의 25배 이하로 함이 바람직하다. 그렇게 하면땜납용융시에 전극패드 위에 확실하게 용융땜납을 한데 모을 수 있어, 구형상의 양호한 땜납을 형성할 수 있게 된다.
본 발명의 제6측면에서는 기판과, 이 기판의 동일표면 위에 형성된 복수의 제1 전극패드 및 복수의 제2 전극패드와, 상기 복수의 제1 전극패드에 대응하여 형성된 복수의 제1 범프와, 상기 복수의 제2 전극패드에 대응하여 형성된 복수의 제2 범프를 구비하고, 상기 각 제1 전극패드의 면적은 상기 각 제2 전극패드의 면적보다 작고, 상기 각 제1 범프의 정점의 위치가 상기 각 제2 범프의 정점의 위치보다 높게 되어 있음을 특징으로 하는 전자부품이 제공된다.
본 발명의 제7측면에 있어서는 기판과, 이 기판의 동일표면 위에 형성된 복수의 제1 전극패드 및 복수의 제2 전극패드와, 상기 기판에서의 상기 복수의 제1 전극패드가 형성된 영역에 형성되고, 상기 복수의 제1 전극패드에 대응한 복수의 개구부를 갖는 피복층과, 상기 복수의 제1 전극패드에 대응하여 설치되고, 상기 피복조로부터 구상 부분이 돌출하는 복수의 제1 범프와, 상기 복수의 제2 전극패드에 대응하여 설치되고, 구상 부분이 대응하는 제2 전극패드 위에 직접적으로 형성된 복수의 제2 범프를 구비하고, 상기 각 제1 범프의 정점의 위치는 상기 각 제2 범프의 정점의 위치보다 높게 되어 있음을 특징으로 하는 전자부품이 제공된다.
피복층은 예를 들면 에폭시아크릴레이트, 에폭시 및 폴리이미드 등을 베이스수지로 한 절연성이 높은 수지로 구성할 수 있다.
상술한 본 발명의 제6 및 제7의 측면에 기재한 전자부품의 바람직한 실시형태에서는, 실장대상물을 더 갖는 전자부품으로서, 이 실장대상물이 상기 복수의제2 범프를 통해서 상기 기판 위에 탑재되어 있고, 상기 각 제1 범프의 정점의 높이위치가 상기 실장대상물의 높이위치의 1.2배 이상의 높이위치로 된 전자부품이 제공된다.
이 구성으로는 예를 들면 기판과의 사이에 실장대상물을 개재한 상태로, 제1 범프를 통해서 추가의 실장대상물을 기판 위에 탑재할 수 있고, 또 제1 범프를 통해서 기판을 다른 기판에 실장할 수 있다. 이와 같은 구성을 채용할 수 있으면, 기판에 전자부품을 실장할 때의 실장효율을 높일 수 있고, 또 복수의 반도체 칩 등으로 되는 전자부품의 소형화를 달성할 수 있다.
본 발명의 제6 및 제7 측면에서는 크기가 다른 2종류의 범프를 갖는 전자부품에 대하여, 또한 본 발명의 제1에서 제4 측면에서는 필요에 따라서 크기가 다른 2종류의 범프의 형성방법에 대하여 설명하였다. 그러나 본 발명은 크기가 다른 3종류 이상의 범프를 형성하는 경우에 있어서, 임의의 2개의 범프에 대소관계를 갖게 하는 경우에 적용가능하며, 반드시 크기가 다른 2종류의 범프를 형성하는 경우에만 적용되는 것은 아니다.
본 발명의 제8 측면에서는 땜납분말과, 용제를 포함한 땜납 페이스트이고, 상기 용제는 상기 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 상기 땜납분말의 융점보다 높은 비점을 갖는 제2 용제를 포함함을 특징으로 하는 땜납 페이스트가 제공된다.
이와 같은 땜납 페이스트는 땜납범프의 형성에 적절하게 사용할 수 있다. 본 발명의 제1 측면에 있어서도, 바람직한 실시형태에서는 본 발명의 제8 측면에 기재한 땜납 페이스트와 동일한 땜납 페이스트를 사용하는 것은 상술한 바와 같다. 따라서 본 발명의 제8 측면의 땜납 페이스트를 땜납범프의 형성에 사용한 경우에는, 본 발명의 제1 측면에서 동일한 땜납 페이스트를 사용한 경우와 같은 효과를 얻을 수 있다.
즉, 땜납용융시에는 제1 용제가 이미 기화되어 있으므로, 땜납이 용융하기 시작한 후에 용제의 기화열로서 땜납으로부터 빼앗기는 열량이 저감되고, 미용융의 땜납분말이 잔존하는 문제가 억제되는 효과를 얻을 수 있다. 땜납용융 후에도, 제2 용제의 일정량이 잔존하기 때문에, 로진 등의 수지분의 유동성을 유지하고, 또 활성제가 용제의 기화에 수반되어 제거되는 것을 회피하여, 활성제를 땜납의 구석 구석까지 골고루 미치게 하여 활성제를 유효하게 작용시킬 수 있다. 그 결과 크기가 균일한 양호한 구상의 땜납범프를 형성할 수 있는 효과를 얻을 수 있다.
이와 같은 효과를 보다 확실하게 얻기 위해서는, 제1 용제로서는 땜납분말의 융점보다 5∼50℃ 낮은 것을 사용함이 바람직하고, 제2 용제로서는 땜납분말의 융점보다 5∼50℃ 높은 것을 사용하는 것이 바람직하다. 동일한 이유에서 땜납 페이스트 중의 제1 용제의 함유량을 2∼6중량%, 제2 용제의 함유량을 2∼6중량%로 함이 바람직하다.
사용할 제1 용제 및 제2 용제의 종류는, 사용되는 땜납분말의 종류(융점)에 의해서 결정되는 것이며, 본 발명의 제8 측면에서도, 본 발명의 제1 측면에 있어서 예시한 것(표1 참조)을 사용하는 것이 바람직하다.
실시예
이하 본 발명의 바람직한 실시형태를 도면을 참조하여 구체적으로 설명한다.
우선 본 발명의 제1 실시형태에 의한 범프 형성 방법에 대하여 도1 내지 도5를 참조하여 구체적으로 설명한다. 또 제1 실시형태에서는, 원형상의 기판에 범프를 형성하는 방법에 대하여 설명한다.
제1 실시형태에 의한 범프 형성 방법은, 마스크를 형성하는 공정, 스퀴징 보조수단을 설치하는 공정, 인쇄공정, 및 최종적으로 범프를 형성하는 공정으로 대별된다.
마스크를 형성하는 공정은 도1a에 나타내는 기판(1)의 위치맞춤, 도1b에 나타낸 제1 피복층(21)의 형성, 도1c에 나타내는 제2 피복층(22)의 형성, 및 도1d 및 도1e에 나타내는 개구부(23)의 형성의 각 작업으로 된다.
기판(1)의 위치맞춤은 도1a에 나타낸 것과 같이 기판지지체(4)의 요부(40) 내에, 기판(1)을 수용함으로써 행해진다. 요부(40)는 기판(1)의 평면에서 본 면적에 대응한 개구면적을 갖는 동시에, 기판(1)의 두께보다 작은 깊이를 갖고 있다. 이 때문에 요부(40) 내에는 기판(1)은 그 하부위치만이 수용되어서 위치맞춤되어, 기판(1)의 이동이 저해된다.
이와 같은 수법에 의한 기판(1)의 위치맞춤으로는, 기판(1)을 기판지지체(4)에 고정하기 위해서 접착제 등을 사용할 필요가 없어 작업성이 개선된다. 또 기판(1)에는 복수의 전극패드(10)가 설치되어 있다.
제1 피복층(21)의 형성은 수용성이 높은 고분자인 폴리비닐알콜이나 폴리아크릴산 등의 용액을 스핀 코트나 스크린 인쇄 등의 공지의 수법에 의해서 도포한후에, 가열건조시킴으로써 하게 된다(도1b 참조). 제1 피복층(21)의 두께는, 예를 들면 0.01 ∼10μm 정도로 설정된다.
제2 피복층(22)의 형성은 광중합성 또는 광분해성(감광성)이 높은 재료를 포함한 수지필름을 제1 피복층(21) 위에 열압착함으로써 행해진다(도1c 참조). 수지필름으로는 예를 들면 광조사부분이 중합하는 네가티브형으로 구성된 것, 즉 아크릴레이트산에스테르나 메타크릴산에스테르 등에 광중합개시제를 혼합시킨 것이 사용된다. 제2 피복층(22)의 두께는, 제1 피복층(21)의 두께나 형성할 범프의 높이에 따라서 설정되나, 예를 들면 높이가 75μm의 범프를 형성하는 경우에는 그 두께는 20∼60μm 정도로 된다.
개구부(23)의 형성은 도1d 및 도1e에 나타낸 것과 같이 제2 피복층(22)에 대하여 제2 개구부(22a)를 형성하는 동시에, 제1 피복층(21)에 대하여도 동시에 제1 개구부(21a)를 형성함으로써 행해진다.
제2 개구부(22a)의 형성에서는, 예를 들면 제2 피복층(22)을 네가티브형 수지를 사용하여 형성하는 경우에는, 우선 도1d에 나타낸 것과 같이 전극패드(10)에 대응하는 부분이 광불투과부(50)로 된 포토마스크(5)를 배치한 상태로 광을 조사한다. 그 후 도1e에 나타낸 것과 같이, 포토 마스크(5)를 제거하여, 테트라메틸암모늄 하이드로옥사이드수용액 등의 에칭액에 의해서 광조사되지 않았든 부분(비중합부)을 제거함으로써 제2 개구부 (22)가 형성된다. 이 때 제2 개구부(22a)가 형성된 제2 피복층(22)은, 제1 피복층(21)에 대하여는 마스크로서 기능한다. 그리고 제1 피복층(21)을 수용성이 높은 고분자 재료에 의해서 형성해두면, 상기 에칭액(수용액)에 의해서 제1 피복층(21)에 대하여도, 전극패드(10)에 대응하는 부분만이 선택적으로 제거되어사 제1 개구부(21)가 형성된다. 이와 같이 하여 제1 및 제2 피복층(21, 22)에 개구부(23 (21a, 22a))가 형성되고, 전극패드(10)를 노출한 상태로 기판(1)을 덮는 마스크(2)가 형성된다.
또 개구부(23)의 개구면적은 전극패드(10)의 면적의 25배 이하로 하는 것이 바람직하다.
스퀴징 보조수단을 설치하는 공정은, 도2a 및 도2b에 나타낸 것과 같이 중앙부에 개구부(60)가 형성된 4각형 프레임상의 평판(6)을, 기판(1)의 주위를 둘러싸게 하여 배치함으로써 행해진다. 평판(6)은 예를 들면 테프론 등의 수지나 스텐레스 등의 금속으로 전체가 형성되어 있다. 그리고 평판(6)의 개구부(60)는 기판(1)의 평면에서 본 면적에 대략 대응한 개구면적을 갖고 있고, 평판(6)의 두께는 기판(1) 위의 제2 피복층(22)의 높이위치와, 기판(1) 둘레에서의 제2 피복층(22)의 높이 위치와의 차이에 대략 대응하고 있다. 이 때문에 평판(6)을 배치한 상태에서는 기판(1)의 둘레에서의 제2 피복층(22)의 높이 위치가, 기판(1) 위에서의 제2 피복층(22)의 높이 위치와 동일 또는 대략 동일로 되어 있다. 그 결과 기판(1) 위의 제2 피복층 (22) 위 뿐만 아니라, 스퀴징 보조수단(6) 위도 스퀴지(S)나 땜납 페이스트(P) 등을 이동시킬 수 있다(도3 및 도4 참조).
물론 스퀴지(S)의 이동을 손상하지 않는 범위에 있어서는, 스퀴징 보조수단(6)과 제2 피복층(22)의 높이 위치가 상이하여도 상관없다. 이 경우 스퀴징 보조수단(6)보다 제2 피복층(22)의 높이위치 쪽이, 예를 들면 200μm 정도 낮아도 좋다.
인쇄공정은 도3a, 도3b, 도4a 및 도4b에 나타낸 것과 같이 스퀴지(S)에 의해서 땜납 페이스트(P)를 이동시켜서, 땜납 페이스트(P)를 개구부(23) 내에 충전함으로써 하게 된다.
우선 도3a 및 도3b에 나타낸 것과 같이, 스퀴징 보조수단(6)의 일변을 따르도록 하여, 스퀴징 보조수단(6) 내지 제2 피복층(22) 위에 땜납 페이스트(P)를 준비한다. 이 때 준비하는 땜납 페이스트(P)의 영역 길이(L)는 기판(1)의 최대폭 치수(W)보다 길어지도록 준비해두는 것이 바람직하다. 본 실시형태에서는 제2 피복층(22)과 동일 또는 대략 동일높이로 되도록 스퀴징 보조수단(6)이 설치되어 있기 때문에, 스퀴징 보조수단(6)도 이용하여 땜납 페이스트(P)를 준비해 둘 수 있다. 이에 의해서 기판(1)의 폭이 균일하지 않은 경우에도, 기판(1)의 최대폭 치수(W)보다 길어지도록 땜납 페이스트(P)를 준비해 둘 수 있게 된다. 이 경우에는 스퀴지(S)로는 그 길이 치수가 기판(1)의 최대폭 치수(W)보다 긴 것이 사용된다.
이와 같은 인쇄공정으로 사용되는 땜납 페이스트(P)로는, 땜납분말과 플럭스 비히클을 포함한 것이 사용되며, 바람직하게는 점도는 100∼400Pa·s인 것이 사용된다.
땜납으로는 Sn, Pb, Bi, Zn, Cu, Cd, Sb 등을 성분으로 한 것을 사용할 수 있고, 대표적으로는 63%Sn-Pb, Sn-3.5%Ag,5%Sn-Pb 등이 사용된다.
땜납분말로는 가령 마스크(2)의 두께 이상에서 이 두께의 1.5배 이하의 입경을 갖는 입자의 비율이 10중량% 이하인 것이 사용된다. 바람직하게는 땜납분말로는, 개구부(23)개구 직경의 40% 이상의 입경을 갖는 입자의 비율이 10중량% 이하인 것이 사용되고, 더욱 바람직하게는 마스크(2)의 두께의 40∼100%의 입경을 갖는 입자의 비율이 30중량% 이상인 것이 사용된다.
플럭스 비히클은 로진, 활성제, 및 용제를 함유한 것이 사용되고, 바람직하게는 할로겐 원소 및 알칼리 금속원소의 합계함유량이 100ppm 이하인 것이 사용된다.
로진으로는 예를 들면 중합 로진, 수소첨가 로진, 에스테르화 로진 등을 사용할 수 있다. 땜납 페이스트(P)에서의 로진의 함유량은 예를 들면 2∼6중량%로 된다.
활성제로서는 세바신산, 숙신산, 아디핀산, 글루탐산, 트리에타놀아민, 모노에타놀아민 등의 유기산 또는 유기아민을 사용할 수 있다. 땜납 페이스트(P)에서의 활성제의 함유량은 예를 들면 0.01∼2중량%로 된다.
용제로는 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 상기 땜납분말의 융점보다 높은 비점을 갖는 제2 용제 를 포함한 것을 사용함이 바람직하다. 더욱 바람직하게는 제1 용제로서는, 땜납분말의 융점보다 5∼50℃ 낮은 비점을 갖는 것, 제2 용제로는 땜납분말의 융점보다 5∼50℃ 높은 비점을 갖는 것이 사용된다. 땜납 페이스트(P)에서의 제1 용제 및 제2 용제의 함유량은 각각 2∼6중량% 정도로 된다.
이어서 도4a 및 도4b에 나타낸 것과 같이 땜납 페이스트(P)를 덮게 하여 스퀴지(S)를 배치하고, 이 스퀴지(S)를 스퀴징 보조수단(6) 및 제2 피복층(22) 위에접하게 하여 이동시킨다. 이 과정에서는 스퀴지(S)의 길이 및 땜납 페이스트(P)의 준비영역의 길이(L)가 기판(1)의 최대폭(W)보다 길기 때문에 모든 개구부(23) 위를 스퀴지(S) 및 땜납 페이스트(P)가 이동하여, 모든 개구부(23) 내에 땜납 페이스트(P')가 떨어뜨려진다. 각 개구부(23) 내에의 땜납 페이스트(P)의 충전을 확실하게 하기 위해 앞에서의 이동경로와는 반대로 스퀴지(S)를 이동시켜도 좋다.
본 실시형태로 사용되는 땜납 페이스트(P)는, 마스크(2)의 두께와의 관계에서, 당해 두께에 비해서 상대적으로 입경의 큰 땜납분말의 비율이 작아져 있다. 이에 의해서 스퀴지(S)를 마스크(2) 위에서 반복하여 이동시켰어도, 일단 개구부(23)에 충전된 땜납분말이 스퀴지(S)에 의해서 떨어져 나갈 위험성은 적어진다.
최종적으로 범프를 형성하는 공정은, 우선 도5a에 나타낸 것과 같이 스퀴지(S) 및 스퀴징 보조수단(6)을 제거한 후에 땜납 페이스트를 가열처리하여, 마스크(2)를 제거함으로써 행해진다.
스퀴징 보조수단(6)을 제거할 때에, 스퀴징 보조수단(6) 위에 개구부(23)에 충전되지 않았던 잉여의 땜납 페이스트(P)를 퇴피시켜 두면, 스퀴징 보조수단(6)과 동시에 잉여의 땜납 페이스트(P)를 제거할 수 있다. 그러나 다음에 별도의 기판(1)에 대하여 땜납 페이스트(P)의 인쇄를 할 때에, 땜납 페이스트(P)를 퇴피시켜 둔 스퀴징 보조수단(6)을 사용하는 경우에는 당해 땜납 페이스트(P)를 사용할 수 있다.
땜납 페이스트(P)의 가열처리는 스퀴지(S) 및 스퀴징 보조수단(6)을 제거한인쇄 후의 기판(1)을 가열로 내에 반입함으로써 행해진다. 가열로 내의 온도는 사용하는 땜납 페이스트(특히 땜납성분)의 종류에 의해서 결정되나, 대강 250∼450℃ 정도로 된다. 이 가열처리에 의해서, 땜납 페이스트(P')가 용융되지만, 그 때의 땜납의 표면장력에 의해서 용융땜납은 구상으로 된다. 그리고 용융땜납을 냉각하여 고화시키면, 도5b에 나타낸 것과 같이 구상의 범프(B)가 전극패드(10)에 일체화된 상태로 형성된다.
본 실시형태에서는, 땜납 페이스트(P)로서 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 상기 땜납분말의 융점보다 높은 비점을 갖는 제2 용제를 포함한 것이 사용된다. 이 때문에 땜납용융시에는 제1 용제가 이미 기화되어 있으므로, 땜납이 용융하기 시작한 후에 용제의 기화열로서 땜납으로부터 빼앗기는 열량이 저감되어, 미용융의 땜납분말이 잔존하는 문제가 억제된다. 땜납용융 후에도 제2 용제의 일정량이 잔존하기 때문에, 로진 등의 수지분의 유동성을 유지하고, 또 활성제의 기화에 수반되어 제거되는 것을 회피하고, 활성제를 땜납의 구석 구성까지 골고루 미치게 하여 활성제를 유효하게 작용시킬 수 있다. 그 결과 크기의 불균일이 덜한 양호한 구상의 땜납범프를 형성할 수 있다. 또 상술과 같이 개구부(23) 내에 일단 충전된 땜납분말이, 반복하여 행해지는 스퀴징에 의해서 떨어져 나가는 일도 없기 때문에, 개구부(23) 내에 땜납 페이스트(P')의 충전량이 일정화되어, 이 점에서도 범프의 크기에 불균일이 잘 생기지 않게 된다.
마스크(2)의 제거는 도5c 및 도5d에 나타낸 것과 같이 제1 피복층(21)을 물이나 수용액 등의 처리액에 의해서 용해제거한 후, 제2 피복층(22)을 기판(1)으로부터 박리함으로써 행해진다. 즉 제2 피복층(22)을 물에 대하여 용해하지 않는 재료에 의해서 형성해 두면, 도5c에 나타낸 것과 같이 제1 피복층(2)만이 선택적으로 제거된다. 이에 의해서 제2 피복층(3)과 기판(1)과의 사이의 접착이 풀려서, 도5d에 나타낸 것과 같이 제2 피복층(3)을 제거할 수 있다.
물론 제2 피복층(3)도 용해할 수 있는 수용액에 의해서 제1 피복층(2)을 용해시키면, 그 수용액에 의해서 수용성의 제2 피복층(3)도 또한 용해하기 때문에 제1 및 제2 피복층(2, 3)을 동시에 용해 제거할 수 있다.
기판(1)으로부터 마스크(2)를 제거한 후는, 도5d에 나타낸 것과 같이 기판(1)은 기판지지체(4)로부터 제거되지만, 기판(1) 기판지지체(4)의 요부(40)에 수용되어 있는 것 뿐이므로, 기판(1)은 기판지지체(4)로부터 용이하게 떼어낼 수 있다.
본 실시형태에서는, 마스크(2)는 수지 등에 의해서 피복층(21, 22)을 형성함으로써 설치하였으나, 마스크로서는 전극패드에 대응한 개구부가 미리 설치된 메탈 마스크를 사용하여, 이것을 기판 위에 재치함으로써 마스크를 설치하여도 좋다. 이와 같은 마스크를 사용한 경우에서도, 본 실시형태에서 사용되는 땜납 페이스트는 마스크의 두께에 비해서 상대적으로 입경의 큰 땜납분말의 비율이 작아져 있으므로, 땜납 페이스트를 개구부 내에 충전한 후에 메탈 마스크를 제거하였어도, 그 때 개구부의 내면에 부착된 땜납 페이스트가 메탈 마스크와 함께 제거될 위험성도 적어진다. 이 때문에 메탈 마스크를 사용한 범프 형성 방법에서도, 범프의 크기에 불균일은 잘 생기지 않는다.
다음에 도6, 도7을 참조하여 본 발명의 제2 실시형태에 의한 범프 형성 방법에 대하여 설명하겠다. 도6a∼도6f는 본 발명의 제2 실시형태에 의한 범프 형성 방법의 설명도, 도7a 및 도7b는 각각 도6a 및 도6b의 주요부의 확대도이다. 또 본실시형태에서는, 뒤에서 개개의 전자소자로 되는 복수 영역의 각각에 전극패드 및 배선이 형성된 웨이퍼(기판)의 상태에서, 각 영역에 대하여 일괄해서 땜납범프를 형성하는 경우에 대하여 설명하겠다.
본 실시형태의 범프 형성 방법은 도6a에 나타낸 것과 같이 전극패드(10a, 10b)를 복수의 군으로 나누어, 도6f에 나타낸 것과 같이 각 군마다 높이가 다른 범프(Ba, Bb)를 형성함을 목적으로 하고 있다. 그 때문에 마스크(2)에 형성되는 개구부(23a, 23b)의 크기를 각 군마다 상이한 것으로서 형성하지만, 기본적인 공정은 먼저 설명한 본 발명의 제1 실시형태에 의한 범프 형성 방법과 동일하다. 구체적으로는 다음과 같다.
도6a에 나타낸 것과 같이 기판(1) 위에는 복수의 제1 전극패드(10a)와 복수의 제2전극(10b)가 각각 복수개씩 형성되어 있다. 이들 전극패드(10a, 10b)는 도7a에 나타낸 것과 같이, 기판(1)에 대하여 패턴형성된 배선(도시 생략)에서의 단자로 될 부위를 노출시키도록 하여 절연막(11)을 형성한 후, 노출된 부위 및 그 둘레의 가장자리를 덮게 하여 금도금 등을 실시함으로써 형성되어 있다. 그 때문에 각 전극패드(10a, 10b)는 둘레의 가장자리부에 대하여 중앙부가 우묵하게 된 형상으로 되어 있다. 또 범프(Ba)와 범프(Bb)의 높이를 확실하게 다르게 하도록, 제1 전극패드(10a)는 제2 전극패드(10b)보다 작은 면적으로 형성해 둠이 바람직하다.
이와 같은 기판(1)에 대하여 도6b에 나타낸 것과 같이, 예를 들면 각 전극패드(10ba, 10b)를 덮어서 감광성 및 절연성을 갖는 수지재료에 의해서 피복층(2A)을 형성한다. 피복층(2A)는 예를 들면 상기 수지재료를 필름 위에 성형하고, 그것을 기판(1) 위에 열압착함으로써 형성된다. 이와 같이 하여 형성되는 피복층(2A)는 도7b에 나타낸 것과 같이 절연층(11)에 대하여는 밀착된다. 또 그에 대하여 각 전극패드(10ba, 10b)가 우묵하게 된 형상으로 되어 있으므로, 피복층(2A)은 각 전극패드(10a, 10b)의 중앙부에 대하여는 밀착하지 않고, 약간의 공간을 둔 상태로 된다.
또 피복층(2A)를 구성하는 수지재료로서는 폴리메틸메타크릴레이트, 폴리아크릴레이트, 및 폴리메틸이소프로페닐케톤 등을 들 수 있다.
이어서 본 발명의 제1 실시형태의 경우와 같이, 피복층(2A)에서의 각 전극패드(10a, 10b)에 대응하는 부위에 대하여, 노광처리 및 현상처리를 실시한다. 이에 의해서 도6c에 나타낸 것과 같이, 피복층(2A)에 대하여 각 전극패드(10ba, 10b)에 대응하여 개구부(23a, 23b)가 형성되고, 기판(1) 위에 마스크(2)가 설치된다. 이 때 노광처리에 사용하는 포토 마스크의 각 창부를 소정의 면적으로 형성해 둠으로써, 제1 전극패드(10a)에 대응하는 부위에 대하여는 상대적으로 개구면적 및 용적이 큰 제1 개구부(23a)를 형성하고, 제2 전극패드(10b)에 대응하는 부위에 대하여는, 상대적으로 개구면적 및 용적의 작은 제2 개구부(23b)를 형성한다.
또 현상처리는 예를 들면 에칭처리를 사용하여 피복층(2A)에서의 각 개구부(23a, 23b)를 형성할 부위를 제거함으로써 행해진다. 피복층(2A)이 각 전극패드(10ba, 10b)의 중앙부에 대하여 떠있는 상태로 되어 있으면 피복층(2A)이 적절히 제거되고, 그 결과 각 개구부(23a, 23b)의 형성 후에 각 전극패드(10a, 10b)의 중앙부에 피복층(2A)가 남게 되는 일도 없다.
제1 및 제2 개구부(23a, 23b)를 형성한 후는, 도6d에 나타낸 것과 같이 이들 개구부(23a, 23b)에 땜납 페이스트(Pa, Pb)를 충전한다. 이 땜납 페이스트(Pa, Pb)의 충전은 예를 들면 본 발명의 제1 실시형태에서 설명한 인쇄공정과 동일하게 하여 형성된다. 물론 땜납 페이스트(Pa, Pb)로서는 본 발명의 제1 실시형태로 사용한 것과 동일한 것을 사용할 수 있다.
다음에 가열처리에 의해서, 각 개구부(23a, 23b)에 충전되어 있는 땜납 페이스트(Pa, Pb)를 가열하여 용융시킨다. 이에 의해서 땜납 페이스트(Pa, Pb)에 함유되어 있는 땜납성분 이외의 용제 등의 성분이 휘발 소실됨과 동시에, 도6e에 나타낸 것과 같이 땜납성분이 그 표면장력에 의해서 대략 구형으로 한데 모인다. 그 후의 냉각과정에서는, 그 대로의 형상으로 땜납이 고화되고, 각 전극패드(10a, 10b)에 고착되어 복수의 땜납범프(Ba, Bb)가 형성된다. 이 때 상대적으로 용적의 큰 제1 개구부(23a)에는 상대적으로 용적이 크고 높은 제1 범프(Ba)가 형성되고, 상대적으로 용적이 작은 개구부(23b)에는 상대적으로 체적이 작고 낮은 제2 범프(Bb)가 형성된다.
그 후 도6f에 나타낸 것과 같이 기판(1)으로부터 마스크(2)를 박리하고, 또는 적당한 용제를 사용하여 마스크(2)를 용해시킴으로써, 기판(1)으로부터 마스크(2)를 제거한다.
이와 같이 하여 높이가 다른 제1 범프(Ba)와 제2 범프(Bb)가 형성된 기판(웨이퍼)(1)은 다이아몬드 커터 등을 사용하여 개개의 전자소자형성 영역으로 분할함으로써, 예를 들면 도8에 나타낸 것과 같이 중앙부에 뒤가 낮은 제2 범프(Bb)가 모인 영역이 2개소 설치되고, 기타의 영역에 뒤가 높은 범프(Ba)가 설치된 전자소자(7)로 된다.
도8에 나타낸 것과 같은 전자소자(메인 칩) (7)에는 예를 들면 도9에 나타낸 것과 같이 다른 전자소자(서브 칩)(81, 82)가 실장된다. 이들의 서브칩(81, 82)은 도10a에 나타낸 것과 같이 제2 범프(Bb)가 모인 영역에 대응한 면적을 갖고, 그 표면에 배선부(도시 생략)에 도통함과 동시에, 메인 칩(7)의 제2 범프(Bb)에 대응하여 전극패드((81a, 82a))가 설치되어 있다. 서브 칩(81, 82)으로는 메모리(LSI)나 아날로그소자 등이 사용된다.
서브칩((81, 82))의 실장은 도10b에 나타낸 것과 같이 각 서브칩(81, 82)의 전극패드(81a, 82a)를 메인 칩의 제2 범프(Bb)에 위치맞춤하여 대향접촉시키고, 그 상태에서 저범프(18)를 가열용융하여 그 후에 냉각함으로써 행해진다.
서브칩(81, 82)을 실장한 메인 칩(7)은, 예를 들면 도11에 나타낸 것과 같이 재배선기판(9)에 실장된다. 재배선기판(9)에는 배선부(도시생략)에 도통함과 동시에 메인 칩(7)의 제1 범프(Ba)에 대응하여 복수의 전극패드(90)가 설치되어 있다. 이와 같은 재배선기판(9)에 대한 메인 칩(7)의 실장은, 도12a에 나타낸 것과 같이 우선 메인 칩(7)을 반전시켜서 재배선기판(9)의 전극패드(90)에 대하여 메인 칩(7)의 제1 범프(Ba)를 위치맞춤한다.
이어서 도12b에 나타낸 것과 같이 메인 칩(7)의 제1 범프(Ba)를 재배선기판(9)의 전극패드(90)에 대하여 각각 대향접촉시키고, 그 상태에서 제1 범프(Ba)를 가열용융한 후에 냉각하고, 재배선기판(9)에 메인 칩(7)을 고정함으로써, 멀티 칩 패키지(X)가 형성된다.
이 때, 서브칩(81, 82)은 메인 칩(7)과 재배선기판(9) 사이에 수용된 모양으로 된다. 이와 같은 상태를 적절히 달성하기 위해서는 재배선기판(9)에의 메인 칩(7)의 실장시에 제1 범프(Ba)가 변형하는 것을 고려하면, 메인 칩(7)의 제1 전극패드(10a)로부터의 제1 범프(Ba)의 정점까지의 거리는, 제1 전극패드(10a)에서 서브 칩(81, 82)의 외측표면까지의 거리의 1.2배 이상이 바람직하다.
다음에 도13을 참조하여 본 발명의 제3 실시형태에 의한 범프 형성 방법을 설명하겠다. 또 본 실시형태에서는 뒤에서 개개의 전자소자로 되는 복수의 영역의 각각, 전극패드 및 배선이 형성된 웨이퍼(기판)의 상태로, 각 영역에 대하여 일괄해서 땜납범프를 형성하는 경우에 대하여 설명하겠다.
본 실시형태의 범프 형성 방법은 도13a에 나타낸 것과 같이 전극패드(10a', 10b')를 복수의 군으로 나누어서, 도13h에 나타낸 것과 같이 각 군마다 높이가 다른 범프(Ba', Bb')를 형성함을 목적으로 하고 있다. 그 때문에 마스크(2)의 형성방법이 앞에서 설명한 본 발명의 제1 및 제2 실시형태에 의한 범프형성방법이 다르지만, 기본적인 공정은 앞에서 설명한 본 발명의 제1 및 제2 실시형태에 의한 범프 형성 방법과 동일하다. 구체적으로는 다음과 같다.
도13a에 나타낸 것과 같이 기판(1') 위에는, 복수의 제1 전극패드(10a')와복수의 제2전극(10b')이 각각 복수개씩 형성되어 있다. 이 기판(1') 에 대하여 도13b에 나타낸 것과 같이, 각 전극패드(10a', 10b')를 덮도록 절연성의 제1 피복층(21')을 형성한다. 제1 피복층(21')은, 예를 들면 절연성 수지재료에 의해서 형성된 필름을 열압착함으로써 형성된다. 제1 피복층(21')을 구성하는 수지로서는, 에폭시아크릴레이트, 에폭시, 폴리이미드 등을 들 수 있다.
이어서 도13c에 나타낸 것과 같이 공지의 기술, 예를 들면 포토리소그래피에 의해서 제1 피복층(21')에 대하여, 제l전극패드(10a')에 대응하는 부위에 제1 개구부(21a')를 형성한다. 제1 개구부(21a')는 그 개구면적이 제1 전극패드(10a')의 면적보다 작아지도록 형성된다. 제1 개구부(21a')의 형성과 동시에 제1 피복층(21') 에서의 제2 전극패드(10b')가 형성된 영역에 대응하는 부위를 제거하고, 제2 전극패드(10b')를 노출시킨다.
계속해서, 도13d에 나타낸 것과 같이 제1 피복층(21')및 제2 전극패드(10b')를 덮도록 하여 제2 피복층(22')을 형성한다. 제2 피복층(22')은 제2 실시형태로 형성한 피복층(2A)(도6b 참조)과 동일한 수지재료를 사용하여 형성할 수 있다.
이어서 도13e에 나타낸 것과 같이 제2 실시형태와 같은 방법에 의해서, 예를 들면 포토리소그래피에 의해서 제2 피복층(22')에 대하여 복수의 제2 및 제3개구부(22a', 22b')를 형성한다. 제2 개구부(22b')는 제2 전극패드(10b')에 대응하는 부위에, 상대적으로 개구면적 및 용적이 작은 것으로서 형성된다. 제3개구부 (22a')는 제1 전극패드(10a')에 대응하는 부위에 형성되고, 제1 개구부(21a')에 연통하고, 제1 및 제2 개구부(21a', 22b')보다 상대적으로 개구면적 및 용적의 큰것으로 된다.
이와 같이 하여 제1 피복층(21') 및 제2 피복층(22')을 형성하고, 또한 제1에서 제3의 개구부(21a', 22a', 22b')를 형성함으로써, 마스크(2')가 형성된다.
계속해서 도13f에 나타낸 것과 같이 제1에서 제3개구(21a' , 22a', 22b')에 땜납 페이스트(Pa', Pb')를 충전한다. 땜납 페이스트(Pa', Pb')는 본 발명의 제1 실시형태에서 설명한 방법을 채용할 수 있다.
다음에 가열처리에 의해서, 각 개구부(2la', 22a', 22b')에 충전된 땜납 페이스트(Pa', Pb')를 용융시킨다. 이에 의해서 땜납 페이스트(Pa', Pb')에 함유되어 있는 땜납성분 이외의 용제 등의 성분이 휘발소실된다. 그리고 도13g에 나타낸 것과 같이, 제1 개구부(21a') 내에 충전된 땜납 페이스트(Pa')는 그 내부에 충전된 채로 용융된다. 제3개구부(22a') 내에 충전된 땜납 페이스트(Pa')는 땜납성분이 그 표면장력에 의해서 대략 구상(球狀)으로 한데 모인다. 그 후의 냉각과정에서는 그 대로의 형상이 유지되고, 제1 개구부(21a') 내에 충전된 땜납 페이스트(Pa')를 통해서 제1 전극패드(10a') 위에 고착되어서 제1 범프(Ba')로 된다. 제2 개구부(22b') 내에 충전된 땜납 페이스트(Pb')도 또한, 땜납성분이 그 표면장력에 의해서 대략 구형으로 한데 모이고, 그 후의 냉각과정에서 그 대로의 형상이 유지되어 제2 전극패드(10b') 위에 고착되어 제2 범프(Bb')로 된다.
최후에 도13h에 나타낸 것과 같이 제2 피복층(22')을 기판(1') 위에서 제거함으로써, 기판(1')에서의 각 전극패드(10a', 10b')위에 범프(Ba', Bb')가 형성된다. 이 때 제1 피복층(21')이 제거되지 않고서 잔존한 채로 되고, 제1 범프(Ba')는 제1 피복층 (21')에 의해서 밑바닥이 들어 올려진 모습으로 형성된다. 그리고 제3개구부(22a')가 제2 개구부(22b')보다 용적이 크게 되어 있음으로써, 제1 범프(Ba')의 구상의 부분이 제2 범프(B')보다 커진다. 그 결과 제1 범프(Ba')는 전극패드(10a', 10b')에서 그 정점까지의 거리가 제2 범프(Bb')보다 커진다.
이와 같이 하여 높이가 다른 제1 범프(Ba')와 제2 범프(Bb')가 형성된 기판(웨이퍼)(1')은 제2 실시형태의 경우와 같이, 예를 들면 다이아몬드 커터 등을 사용하여 분할함으로써 개개의 전자소자로 된다. 이 전자소자(7')는 도8에 나타낸 것과 같은 제2 실시형태의 전자소자(7)와 동일하게 도13h에 잘 나타내고 있는 바와 같이 중앙부에 뒤가 낮은 제2 범프(Bb')가 모아지고, 기타의 영역에 뒤가 높은 범프(Ba')가 설치되어 있다.
이 전자소자(메인 칩)(7')는 본 발명의 제2 실시형태의 경우와 같이, 고밀도화가 도모된 멀티 칩 패키지(X')를 구성할 수 있다.
이 경우 우선, 도14a 및 도14b에 나타낸 것과 같이, 전자소자(메인 칩)(7')에 다른 전자소자(서브 칩)(8')가 실장된다. 이 서브칩(8')으로는 메모리(LSI)나 아날로그소자 등이 사용된다. 서브칩(8')의 실장은 서브칩(8')에 설치된 전극패드 (80')를 메인칩(7')의 제2 범프(Bb')에 위치맞춤하여 대향접촉시키고, 그 상태에서 제2 범프(Bb')를 가열용융하고, 그 후에 냉각함으로써 행해진다.
서브칩(8')을 실장한 메인칩(7')은 예를 들면 도14c 및 도 14d에 나타낸 것과 같이 재배선기판(9')에 실장된다. 재배선기판(9')에 대한 메인칩(7')의 실장은, 도14c에 나타낸 것과 같이 우선 메인칩(7')을 반전시켜서 재배선기판(9')의 전극패드(90')에 대하여 메인 칩(7')의 제1 범프(Ba')를 위치맞춤한다. 이어서 도 14d에 나타낸 것과 같이 메인칩(7')의 제1 범프(Ba')를 재배선기판(9')의 전극패드(90')에 대하여 각각 대향접촉시키고, 그 상태에서 제1 범프(Ba')를 가열용융한 후에 냉각하고, 재배선기판(9')에 메인 칩(7')을 고정함으로써 멀티 칩 패키지(X')가 형성된다.
이 때 서브 칩(8')은 메인 칩(7')과 재배선기판(9') 사이에 수용된 모양으로 된다. 이와 같은 상태를 적절히 달성하기 위해서는 재배선기판(9')에 메인 칩(7')의 실장시에 제1 범프(Ba')가 변형함을 고려하면, 메인 칩(7')의 제1 전극패드 (10a')에서 제1 범프(Ba')의 정점까지의 거리는, 제1 전극패드(10a')에서 서브 칩((8')의 외측표면까지의 거리의 1.2배 이상이 바람직하다.
다음에 도15 내지 도17을 참조하여 본 발명의 제4 실시형태에 의한 반도체 칩(전자부품)(7") 및 이것을 사용한 멀티 칩 패키지(X")에 대하여 설명한다.
도15에 나타낸 것과 같이 반도체 칩(7")의 칩 기판의 표면에는 상대적으로 면적의 작은 제1 전극패드(10a"), 상대적으로 면적의 큰 제2 전극패드(10b"), 및 이들에 도통하는 배선부(도시하지 않음)가 형성되어 있다. 제1 및 제2 전극패드(10a", 10b")에는, 각각 상대적으로 큰 제1 범프(Ba") 및 상대적으로 작은 제2 범프(Bb")가 접합형성되어 있다.
반도체 칩(7")은 제2 실시형태에 의한 범프 형성 방법과 동일한 공정을 거쳐서 얻을 수 있지만, 구조상 제1 전극패드(10a")와 제2 전극패드(10b")는 면적에 차이가 있는 점에서 상이하다.
본 발명의 제2 실시형태에 의한 범프형성 방법으로는, 제1 전극패드(10a")에는 제2 전극패드(10b") 위보다도, 보다 다량의 땜납 페이스트가 놓인다(도6d 참조). 그 때문에 당해 범프 형성 방법을 채용함으로써, 제1 전극패드(10a") 위에 상대적으로 높은 제1 범프(Ba")가 형성되고, 제2 전극패드(10b") 위에는 상대적으로 낮은 제2 범프(Bb")가 형성된다.
또 제1 전극패드(10a")의 면적이 상대적으로 작기 때문에, 제1 범프(Ba")와 제1 전극패드(10a")와의 접합면적이 작아지기 때문에, 제1 범프(Ba")의 형상은 구형에 가까워진다. 한편 제2 전극패드(10b")의 면적이 상대적으로 크기 때문에, 제2 범프(Bb")와 제2 전극패드(10b")의 접합면적이 커지므로 제2 범프(Bb")는 구형(球形)의 일부가 비교적 크게 결여된 형상으로 된다. 이 것은 각 전극패드 위에 동일량의 땜납 페이스트를 놓은 경우에는 전극패드의 면적이 작은 쪽이 높은 범프를 형성할 수 있음을 의미한다. 따라서 본 실시형태의 반도체 칩(7")과 같이, 전극패드 (10a", 10b")의 면적에 차이를 설치함에 의해서도 제1 및 제2 범프(Ba", Bb")의 높이의 차이를 유의하게 확보할 수 있게 된다.
도16은 도15에 나타낸 반도체 칩(7")에 서브 칩(81", 82")을 탑재한 상태에서의 단면도이다. 서브 칩(81", 82")은 예를 들면 메모리(LSI)나 아날로그소자이고, 반도체 칩(7")의 제2 범프(Bb")에 대응하는 전극패드(81a", 82a") 및 이에 도통하는 배선부(도시하지 않음)가 형성된 구조를 갖는다. 서브 칩(81", 82")의 전극 패드(81a", 82a")는 제2 범프(Bb")를 거쳐서 반도체 칩(7")의 제2 전극패드(10b")와 도통되어 있다. 그리고 당해 반도체칩(7")을 다른 실장대상물에 탑재할 때에제1 범프(Ba")가 변형됨을 고려하면, 제1 전극패드(10a")에서 제1 범프(Ba")의 정점까지의 거리는 제2 전극패드(10b")에서 서브 칩(81", 82")의 외표면까지의 거리의 1.2배 이상이 바람직하다.
도17은 서브 칩(81", 82")을 탑재한 상술의 반도체 칩(7")을 재배선기판(9")에 탑재함으로써 구성한 멀티 칩 패키지(전자부품) (X")를 나타낸 단면도이다. 재배선기판(9")에는 반도체 칩(7")의 제1 범프(Ba")에 대응하는 전극 패드(90") 및 이에 도통하는 배선부(도시하지 않음)가 형성된 구조를 갖는다. 재배선기판(9")의 전극패드(90")가 제1 범프(Ba")를 거쳐서 반도체 칩(7")의 제1 전극패드(10a") 2와 도통되어 있다. 제2 범프(Bb")를 거쳐서 반도체 칩(7")에 탑재되어 있는 서브 칩(81", 82")은 반도체 칩 (7")과 재배선기판(9") 사이에 수용되어 있으며, 멀티 칩(패키지 (X")의 고밀도화가 도모되어 있다.
[실시예]
이하 실시예에 의해서 본 발명을 설명한다.
실시예1∼7 및 비교예1∼4에서는, 땜납 페이스트 중의 땜납분말의 입경과, 형성되는 범프 높이의 불균일과의 관계를 고찰한다.
(실시예1∼7)
로진으로서 폴리퍼를 45g, 용제로서 2-메틸-2,4펜타디올을 20g 및 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 세바신산을 10g, 요변제로서 경화피마자유를 5g 사용하여, 이들을 혼합해서 플럭스 비히클을 조제하였다. 당해 플럭스 비히클과, 표2에 나타낸 입도분포를 갖는 Sn-3.5%Ag 땜납분말을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 이하와 같이 땜납 범프를 형성하였다.
150μm의 피치로 1만개의 전극패드(70×70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 두께 50μm의 아크릴레이트막을 형성하고, 노광·현상에 의해서 전극패드에 대응하는 부위에 직경 125μm의 개구부를 형성하여 마스크로 하였다. 이 개구부에 상기한 땜납 페이스트를 충전하여, 260 ℃까지 가열함으로써 땜납 페이스트를 용융시킴과 동시에, 땜납을 일체화시켜서 범프를 형성하였다. 그 때의 평균범프의 높이 및 불균일을 표2에 나타냈다. 표2에서는 불균일은 표준편차에 의해서 나타냈다.
(비교예1∼4)
로진으로서 폴리퍼를 45g, 용제로서 2-메틸-2,4펜타디올을 20g 및 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 세바신산을 10g, 요변제로서 경화피마자유를 5g 사용하고, 이들을 혼합하여 플럭스 비히클을 조제하였다. 당해 플럭스 비히클과, 표3에 나타낸 입도분포를 갖는 Sn-3.5% Ag 땜납분말을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
150μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 두께 50μm의 아크릴레이트막을 형성하고, 노광·현상에 의해서 전극 패드에 대응하는 부위에 직경 125μm의 개구부를 형성하여 마스크로 하였다. 이 개구부에 상기한 땜납 페이스트를 충전하고, 260℃까지 가열함으로써 땜납 페이스트를 용융시킴과 동시에, 땜납을 일체화시켜서 범프를 형성하였다. 그 때의 평균범프의 높이 및 불균일을 표3에 나타냈다. 표3에 있어서는 불균일은 표준편차에 의해서 나타냈다.
표2 및 표3에서 알 수 있는 바와 같이 땜납분말로는, 마스크의 두께 이상에서 마스크 두께의 1.5배 이하의 입경(50 ∼75μm)을 갖는 입자의 비율이 10중량% 이하, 개구부의 개구 직경의 40% 이상의 입경(>50μm)을 갖는 입자의 비율이 10중량% 이하, 마스크 두께의 40∼100%의 입경(20∼50μm )을 갖는 입자의 비율이 30중량% 이상인 것을 사용함이 바람직하다.
실시예8∼11 및 비교예5∼8에 있어서는 땜납 페이스트에 사용되는 용제의 종류와 형성되는 범프의 높이의 불균일에 대하여 고찰하겠다.
〔실시예8〕
로진으로서 폴리퍼를 50g, 제1 용제로서 2-메틸-2,4펜타디올을 20g, 제2 용제로서 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 세바신산을 10g 사용하고, 이들을 혼합하여 플럭스 비히클을 제조하였다. 당해 플럭스 비히클과 평균입경이 16μm인 Sn-3.5% Ag 땜납분말(표2의 분말(1))을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 만들었다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자형성 영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 먼저 당해 반도체소자의 전극에 대응하는 위치에 직경160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 미리 당해 반도체소자에 위치맞춤을 한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼의 전극패드 위에 인쇄하였다. 다음에 260℃까지 가열함으로써 땜납 페이스트를 용융시킴과 동시에, 땜납을 일체화시켜서 범프를 형성하였다.
이와 같이 형성된 범프는 높이가 약80μm이고, 최대 높이와 최저 높이의 차이(이하「불균일」로 기재함.)는 1.2μm라는 고정밀도의 범프였다. 또 범프형성 후의 범프 내의 할로겐원소 및 알칼리금속원소의 잔사는 10ppm 이하이고, 반도체소자에 대한 영향은 나타나지 않았다.
(실시예9)
로진으로서 폴리퍼를 55g, 제1 용제로서 2-메틸-2,4펜타디올을 15g, 제2 용제로서 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 숙신산을 10g 사용하고, 이들을 혼합하여 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과, 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 만들었다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자 전극패드에 대응하는 위치에 직경160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 미리 당해 반도체소자에 위치맞춤을 한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼 전극패드 위에 인쇄하였다. 다음에 260℃까지 가열함으로써 땜납 페이스트를 용융시킴과 동시에 땜납을 일체화시켜서 범프를 형성하였다.
이와 같이 형성된 범프은 높이가 약 78μm이고, 불균일은 1.3μm인 고정밀의 범프였다. 또 범프형성 후의 범프 내의 할로겐 원소 및 알칼리 금속원소의 잔사는 10ppm 이하이고, 반도체소자에 대한 영향은 나타나지 않았다.
(실시예10)
로진으로서 폴리퍼를 50g, 제1 용제로서 2-메틸-2,4펜타디올을 20g, 제2 용제로서 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 세바신산을 5g및 숙신산을 5g 사용하고, 이들을 혼합하여 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과, 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말(1))을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자 전극패드에 대응하는 위치에 직경 160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 사전에 당해 반도체소자에 위치맞춤 한 후에 재치하고, 상술의 땜납 페이스트를 당해 웨이퍼전극패드 위에 인쇄하였다. 다음에 260℃까지 가열함으로써 땜납 페이스트를 용융시키는 동시에, 땜납을 일체화시켜서 범프를 형성하였다.
이와 같이 형성된 범프는 높이는 약 81μm이고, 불균일은 1.8μm라는 고정밀도의 범프였다. 또 범프형성 후 범프 내의 할로겐원소 및 알칼리금속원소의 잔사는 10ppm 이하이고, 반도체소자에 대한 영향은 나타나지 않았다.
(실시예11)
로진으로서 폴리퍼를 45g, 제1 용제로서 2-메틸-2,4펜타디올을 20g, 제2 용제로서 디에틸렌글리콜모노부틸에테르를 20g, 활성제로서 유기산인 세바신산을 10g 및 유기아민인 트리에타놀아민을 5g 사용하고, 이 들을 혼합하여서 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과, 평균입경이 16μm인 Sn-3.5%Ag 땜납분말 (표2의 분말(1))을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 먼저 당해 반도체소자 전극패드에 대응하는 위치에 직경160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 미리 당해 반도체소자에 위치맞춤 한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼전극패드 위에 인쇄하였다. 다음에 260℃까지 가열함으로써 땜납 페이스트를 용융시키는 동시에, 땜납을 일체화시켜서 범프를 형성하였다.
이와 같이 형성된 범프는 높이가 약80μm이고, 불균일은1.4μm라는 고정밀도의 범프였다. 또 범프형성 후 범프 내의 할로겐원소 및 알칼리금속원소의 잔사는 10ppm 이하이고, 반도체소자에 대한 영향은 나타나지 않았다.
(비교예5)
로진으로서 폴리퍼를 50g, 용제로서 땜납분말의 융점보다 저비점인 2-메틸-2,4펜타디올만을 40g, 활성제로서 유기산인 세바신산을 10g 사용하고, 이들을 혼합하여 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과, 평균입경인 16μm의 Sn-3.5%Ag 땜납분말(표2의 분말1)을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자의 전극패드에 대응하는 위치에 직경160μm의 개구부를갖는 메탈 마스크(두께40μm)를 미리 당해 반도체소자에 위치맞춤한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼 전극패드 위에 인쇄하였다. 다음에 260℃에서 가열하였다.
그 결과 일부에 땜납 볼이 생기는 등, 용융시에 일체화할 수 없는 땜납이 생겼다. 그 결과 형성된 땜납범프는 높이가 평균59μm이고, 불균일은 9μm인 정도(精度)가 나쁜 것이었다.
(비교예6)
로진으로서 폴리퍼를 50g, 용제로서 땜납분말의 융점보다 저비점인 2-메틸-2,4펜타디올을 20g 및 에틸렌글리콜디부틸 에테르를 20g, 유기산으로서 세바신산을 10g 사용하고, 이들을 혼합해서 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과, 평균입경이 16μm인 Sn-3.5%Ag 땜납분말을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자 전극패드에 대응하는 위치에 직경 160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 미리 당해 반도체소자에 위치맞춤한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼전극패드 위에 인쇄하였다. 다음에 260℃에서 가열하였다.
그 결과 일부에 땜납 볼이 생기는 등, 용융시에 일체화될 수 없는 땜납이 생겼다. 그 결과 형성된 땜납범프는 높이가 평균50μm이고, 불균일은 12μm인 정도가 나쁜 것이었다.
(비교예7)
로진으로서 폴리퍼를 50g, 용제로서 땜납분말의 융점보다 고비점인 디에틸렌글리콜모노부틸에테르 40g, 활성제로서 유기산인 세바신산을 10g 사용하고, 이 들을 혼합하여 플럭스 비히클을 준비하였다. 당해 플럭스 비히클과 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 1 : 9중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 이하와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자전극 패드에 대응하는 위치에 직경 160μm의 개구부를 갖는 메탈 마스크(40μm)를 미리 당해 반도체소자에 위치맞춤한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼 전극패드 위에 인쇄하였다. 다음에 260℃에서 가열하였다.
그 결과 미용융때문에 일체화되지 않은 땜납분말이 범프표면 위에 남게 되어, 소망하는 범프를 형성할 수가 없었다.
(비교예8)
로진으로서 폴리퍼를 50g, 용제로서 땜납분말의 융점보다 고비점인 디에틸렌글리콜모노부틸 에테르를 20g 및 1, 5-펜탄디올을 20g, 활성제로서 유기산인 세바신산을 10g 사용하고, 이 들을 혼합하여 플럭스 비히클을 준비하였다. 당해 플럭스비히클과, 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 1 : 9의 중량비율로 혼련하여 땜납 페이스트를 제조하였다. 이 땜납 페이스트를 사용하여 아래와 같이 땜납범프를 형성하였다.
200μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 웨이퍼에 대하여, 메탈 마스크인쇄법에 의해서 땜납범프를 형성하였다. 우선 당해 반도체소자 전극패드에 대응하는 위치에 직경 160μm의 개구부를 갖는 메탈 마스크(두께 40μm)를 미리 당해 반도체소자에 위치맞춤을 한 후에 올려놓고, 상술의 땜납 페이스트를 당해 웨이퍼의 전극패드 위에 인쇄하였다. 다음에 260℃에서 가열하였다.
그 결과 미용융때문에 일체화되지 않은 땜납분말이 범프 표면 위에 남게 되어, 소망하는 범프를 형성할 수가 없었다.
실시예12∼20에서는 앞에서 설명한 제1 실시형태에 의한 범프 형성 방법에 대하여 고찰한다.
(실시예12)
본 실시예에서는 다음 방법에 의해서 범프의 형성을 시도하였다. 우선 150μm의 피치로 1만개의 전극패드(ψ70μm)가 설치된 반도체소자 형성영역을 30개 갖는 두께0.6mm, 직경6인치(약15.3cm)의 실리콘 웨이퍼 위에, 5.0중량%의 폴리비닐알콜을 함유한 수용액을 스핀 코팅법에 의해서 도포한 후에, 약110℃에서 30분간 가열하여 두께가 약0.1μm인 제1 피복층을 형성하였다. 이어서 두께50μm의 감광성아크릴레이트수지 필름(상품명: NIT-250 ; 니치고모튼사 제)를 105℃, 3.5kg/mm2로 열압착하여 제2 피복층을 형성하였다.
이 제2 피복층을 전극패드에 대응하는 부위에 광불투과부가 형성된 마스크를 통해서 노광하여, 광이 조사된 영역을 중합시켰다. 노광 후의 제2 피복층을 2.3체적%의 테트라메틸암모늄하이드로옥사이드를 함유한 수용액(에칭액)에 의해서 현상하고, 광이 조사되지 않았던 부분을 제거하여 직경125μm의 개구부로 하였다. 이 때 앞의 에칭액이 수용액으로 되어, 제1 피복층이 수용성의 수지에 의해서 형성되어 있기 때문에, 제1 피복층에서의 전극패드에 대응하는 부분도 동시에 제거되고, 제1 피복층에도 개구부가 형성되어서 전극패드가 노출된다.
그 후 인쇄법에 의해서 제1 피복층 및 제2 피복층의 개구부내에 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 충전하고, 265℃에서 땜납을 리플로시킨 후에 고화시켰다. 이어서 5.0체적%의 모노에탄올아민 수용액으로 제1 및 제2 피복층의 각각을 용해제거하였다. 그 결과 높이 75±1.5μm의 범프가 형성되었다.
(실시예13)
본 실시예에서는 5.0중량%의 폴리아크릴산을 함유한 수용액을 스핀 코팅법에 의해서 도포한 후에, 약110℃에서 30분간 가열하여 두께가 약0.1μm인 제1 피복층을 형성한 것 이외는, 실시예12와 동일하게 하여 범프를 형성하였다. 그 결과 높이 75±1.5μm의 범프가 형성되었다.
(실시예14)
본 실시예에서는 실시예12와 동일하게 하여 제1 및 제2 피복층을 형성한 후에 각 피복층에 개구부를 형성하였다. 그 후 개구부 내에 플럭스를 도포한 후에 평균입경 15μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 충전하고, 당해 땜납분말을 265℃에서 리플로한 후에 고화시켰다. 그리고 5.0체적%의 모노에탄올아민 수용액으로 제1 및 제2 피복층의 각각을 용해제거하였다. 그 결과, 높이 80±2.0μm의 범프가 형성되었다.
(실시예15)
본 실시예에서는 실시예12와 동일하게 하여, 제1 및 제2 피복층을 형성한 후에 각 피복층에 개구부를 형성하였다. 다만 제2 피복층의 두께를 25μm로 하였다. 그 후 관통 구멍 내에 플럭스를 도포한 후에, 280℃의 용융땜납욕(Sn-3.5%Ag)에 기판을 침지시켰다. 그리고 5.0체적%의 모노에탄올아민수용액으로 제1 및 제2 피복층의 각각을 용해 제거하였다. 그 결과 높이 75±2.5μm의 범프가 형성되었다.
(실시예16)
본 실시예에서는 실시예15와 동일하게 하여 제1 및 제2 피복층을 형성한 후에 각 피복층에 개구부를 형성하였다. 그 후 도금에 의해서 개구부 내에 땜납(Sn-3.5%Ag)을 충전한 후에 플럭스를 도포하고, 이것을 265℃에서 리플로한 후에 고화시켰다. 그리고 5.0체적%의 모노에탄올아민 수용액으로 제1 및 제2 피복층의 각각을 용해 제거하였다. 그 결과 높이 75±1.0μm의 범프가 형성되었다.
(실시예17)
본 실시예에서는 다음과 같이 하여 범프의 형성을 시도하였다. 우선 테프론제의 기판 지지체(200×200×2mm)에 150μm피치로 직경 70μm의 원형전극이 합계 30만개 형성된 두께 0.6mm, 직경 6인치(약15.3cm)의 실리콘 웨이퍼를 기판으로 하여 올려놓았다.
이어서 감광성 아크릴레이트수지필름(상품명: NIT-250; 니치고모튼사 제)을 100℃, 3.5kg/mm2로 열압착하여 피복층을 형성하였다. 이 피복층을 전극패드에 대응하는 부분에 광불투과부가 형성된 마스크를 통해서 노광하여 광이 조사된 영역을 중합시켰다. 노광후 피복층을 2.3체적%의 테트라메틸암모늄하이드로옥사이드를 함유한 수용액(에칭액)에 의해서 현상하고, 광이 조사되지 않았던 부분을 제거하여 직경 125μm의 개구부를 형성하여 마스크로 하였다.
그 후 실리콘 웨이퍼와 대략 동일형상의 개구를 갖는 두께0.6mm의 평판을 기판을 둘러싸도록 배치하였다. 이어서 인쇄법에 의해서 피복층의 개구부 내에 페이스트상의 땜납(땜납분말로서 평균입경이 16μm인 Sn-3.5%Ag(표2의 분말1))을 충전한 후, 평판을 떼낸 뒤에 땜납 페이스트를 265℃에서 리플로한 후에 고화시켰다. 그리고 5.0체적%의 모노에탄올아민 수용액으로 피복층을 용해제거하였다. 그 결과 높이 75±1.5μm의 범프가 형성되었다.
(실시예18)
본 실시예에서는 실리콘 웨이퍼의 평면에서 본 면적에 대응한 개구를 갖고, 또한 깊이가 0.45mm인 요부가 형성된 기판지지체에, 요부 내의 그 하부가 수용되도록 하여 실리콘 웨이퍼를 고정하였다. 이 상태에서 실시예17과 동일하게 하여 피복층을 형성함과 동시에, 당해 피복층에 기판전극패드에 대응하는 개구부를 형성하여 마스크로 하였다.
이어서 실리콘 웨이퍼와 대략 동일형상의 개구를 갖는 두께0.15mm의 평판을 기판을 둘러싸도록 하여 배치하였다. 그 후 실시예17과 동일하게 하여 개구부 부내에 땜납의 충전, 땜납의 리플로·고화, 및 피복층의 제거를 행하였다. 그 결과 높이 75± 1.5μm의 범프가 형성되었다.
(실시예19)
본 실시예에서는 기판지지체로서 스텐레스제의 것을 사용한 것 이외는 실시예17과 동일하게 하여 범프의 형성을 시도하였다. 그 결과 높이 75±1.5μm의 범프가 형성되었다.
(실시예20)
본 실시예에서는 기판지지체로서 스텐레스제의 것을 사용한 것 이외는 실시예18과 같이 하여 범프의 형성을 시도하였다. 그 결과 높이 75±1.5μm의 범프가 형성되었다.
실시예21∼23에서는 본 발명의 제2 실시형태에 의한 범프 형성 방법에 대하여 고찰한다.
(실시예21)
메인 칩으로서, 재배선기판과의 도통을 도모하기 위한 제1 전극패드 800개(전극직경 ψ80μm, 피치 : 220μm) 및 서브 칩과의 도통을 도모하기 위한 제2 전극패드 100개×2(전극직경ψ : 110μm, 피치 : 220μm)가 칩 기판표면에 형성된 반도체 칩을 사용하였다.
당해 메인 칩에 대하여, 제1 및 제2 전극패드를 덮도록, 필름상에서 감광성을 나타낸 폴리메틸메타크릴레이트 절연막(두께 : 100μm)을 부설하고, 노광처리 및 현상처리를 실시하고, 당해 필름에서의 각 제1 전극패드에 대응하는 개소에 제1 개구부, 각 제2 전극패드에 대응하는 개소에 제2 개구부를 각각 형성하여 마스크로 하였다. 제1 개구부의 개구직경을 200μm로 하고, 제2 개구부의 개구직경을 50μm로 하였다. 제1 및 제2 개구부에 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 55vol% 함유한 땜납 페이스트를 충전한 후, 260℃에서 가열하고, 땜납 페이스트 중의 땜납분말을 용융하여 일체화하였다.
이어서 10wt% 모노에탄올아민 수용액을 사용하여, 필름상의 절연막을 화학적으로 제거하였다. 그 후 로진으로서 폴리퍼를 50wt% 및 용제로서 헥실렌글리콜을 50wt% 함유한 플럭스를 범프에 도포하고, 재차 260℃에서 가열하여 범프의 형상을 갖추었다.
그 결과 재배선기판 도통용의 제1 전극패드 위에는 높이 161μm의 제1 범프가 형성되고, 서브 칩 도통용의 제2 전극패드 위에는 높이 30μm의 제2 범프가 형성되었다.
이어서 전극패드 100개를 칩기판 위에 갖는 서브 칩으로서의 반도체 칩(두께 : 100μm) 2개를, 메인 칩의 제2 범프군, 즉 높이 30μm의 낮은 범프군(각 100개)에, 260℃에서 가열하면서 탑재하였다. 그리고 이것을 반전하여, 동일하게 260℃에서 가열하면서, 제1 범프, 즉 높이 161μm의 높은 범프를 통해서 메인 칩을 재배선기판 위에 탑재하였다.
그 결과 메인 칩과 재배선기판 사이에 2개의 서브 칩을 수용하면서, 메인 칩과 재배선기판의 양호한 접속을 형성할 수 있다.
(실시예22)
메인 칩으로서 재배선기판과의 도통을 도모하기 위한 제1 전극패드 800개(전극직경ψ100μm, 피치: 300μm) 및 서브 칩과의 도통을 도모하기 위한 제2 전극패드100개×2(전극직경ψ: 80μm, 피치 : 153μm)가 칩 기판표면에 형성된 반도체 칩을 사용하였다. 당해 메인 칩에 대하여, 제1 및 제2 전극패드를 덮도록, 필름형상으로 감광성을 나타낸 폴리메틸메타크릴레이트 절연막(두께 : 50μm)을 부설하고, 노광처리 및 현상처리를 실시하고, 당해 필름에서의 각 전극패드에 대응하는 개소에 제1 및 제2 개구부를 형성하였다. 제1 전극패드 상의 제1 개구부의 개구직경을 280μm로 하고, 제2 전극패드 상의 제2 개구부의 개구직경을 50μm로 하였다.
제1 및 제2 개구부 내에 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 55vo1% 함유한 땜납 페이스트를 충전한 후, 260℃에서 가열하고, 땜납 페이스트 중의 땜납분말을 용융하여 일체화하였다. 이어서 10wt% 모노에탄올아민 수용액을 사용하여, 필름상의 절연막을 화학적으로 제거하였다. 그 후 로진으로서 폴리퍼를 50wt% 및 용제로서 헥실렌글리콜을 50wt% 함유한 플럭스를 범프에 도포하고, 재차 260℃에서 가열하여, 범프의 형상을 갖추었다.
그 결과 재배선기판도통용의 제1 전극패드 위에는 높이 154μm의 범프가 형성되고, 서브 칩 도통용의 제2 전극패드 위에는 높이 28μm의 범프가 형성되었다.
이어서 전극패드 100개를 칩기판 위에 갖는 서브 칩으로서의 반도체 칩(두께 : 100μm) 2개를 메인 칩의 제2 범프군, 즉 높이 28μm의 낮은 범프군(각 100개)에 260℃에서 가열하면서 탑재하였다. 그리고 이것을 반전하여, 동일하게 260℃에서 가열하면서 제1 범프, 즉 높이 154μm의 높은 범프를 통해서 메인 칩을 재배선기판 위에 탑재하였다.
그 결과 메인 칩과 재배선기판 사이에 2개의 서브 칩을 수용하면서, 메인 칩과 재배선기판의 양호한 접속을 형성할 수가 있었다.
(실시예23)
메인 칩으로서 재배선기판과의 도통을 도모하기 위한 제1 전극패드 800개(전극직경ψ100μm, 피치 : 300μm) 및 서브 칩과의 도통을 도모하기 위한 제2 전극패드 100개×2(전극직경ψ: 80μm, 피치 : 153μm)가 칩 기판표면에 형성된 반도체 칩을 사용하였다.
당해 메인 칩에 대하여 전극패드를 덮도록, 필름형상으로 감광성을 나타낸 폴리메틸메타크릴레이트 절연막(두께 : 50μm)을 부설하고, 노광처리 및 현상처리를 실시하고, 당해 필름에서의 제1 및 제2 전극패드에 대응하는 개소에 제1 및 제2 개구부를 형성하였다. 제1 전극패드 상의 제1 개구부의 개구직경을 280μm로 하고, 제2 전극패드의 제1군(100개)의 각 전극패드 상의 제2-1의 개구부의 개구직경을 50μm로 하고, 제2 전극패드의 제2군 (100개)의 각 전극패드 상의 제2-2의 개구부의 개구직경을 40μm으로 하였다.
이어서 각 개구부 내에 평균입경이 16μm인 Sn-3.5%Ag 땜납분말(표2의 분말1)을 55vol% 함유한 땜납 페이스트를 충전한 후, 260℃에서 가열하고, 땜납 페이스트 중의 땜납분말을 용융하여 일체화하였다. 이어서 10wt% 모노에탄올아민 수용액을 사용하여 필름상의 절연막을 화학적으로 제거하였다. 그 후 로진으로서 폴리퍼를 50wt% 및 용제로 하여 헥실렌글리콜을 50wt% 함유한 플럭스를 범프에 도포하고, 재차 260℃에서 가열하여 범프의 형상을 갖추었다.
그 결과 재배선기판 도통용의 제1 전극패드 위에는 높이 154μm의 제1 범프가 형성되고, 서브 칩 도통용의 제2 전극패드의 제1군 및 제2군 위에는 각각 높이 28μm 및 18μm의 제2-1 및 제2-2범프가 형성되었다.
이어서 전극패드 100개를 칩 기판 위에 갖는 서브 칩으로서의 제1 반도체 칩(두께 : 100μm) 및 제2 반도체 칩(두께 : 105μm)을 각각 메인 칩의 제2-1범프, 즉 높이 28μm의 범프(100개) 및 제2-2범프, 즉 높이 18μm의 범프(100개)에 260℃에서 가열하면서 탑재하였다. 그리고 이것을 반전하여, 똑 같이 260℃에서 가열하면서 제1 범프, 즉 높이 154μm의 높은 범프를 통해서 메인 칩을 재배선기판 위에 탑재하였다.
그 결과 메인 칩과 재배선기판 사이에 2개의 서브 칩을 수용하면서 메인 칩과 재배선기판과의 양호한 접속을 형성할 수 있었다.
본 발명은 기판에 설치된 전극패드 위에 범프를 형성하는 방법, 범프가 형성된 전자부품, 땜납 페이스트에 관한 것으로서, 상기 방법으로 범프를 형성하면,범프의 크기에 불균일이 잘 생기지 않으며, 반도체 칩의 전극패드에 대응한 미세한 피치에 범프형성, 안정된 접속신뢰성을 얻기 위한 범프 높이의 정밀도 확보, 비용을 절감할 수 있으며, 땜납 페이스트의 수명을 길게 할 수 있다.

Claims (20)

  1. 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서,
    상기 복수의 전극패드에 대응한 복수의 개구부를 갖는 마스크를 설치하는 공정과,
    상기 각 개구부 내에 땜납 페이스트를 충전하는 공정과,
    상기 땜납 페이스트를 가열처리하는 공정을 구비한 범프 형성 방법에 있어서,
    상기 땜납 페이스트는 땜납분말과 플럭스 비히클을 함유하고,
    상기 땜납분말은 상기 마스크의 두께 이상이며 두께의1.5배 이하의 입경을 갖는 것의 비율이 10중량% 이하 임을 특징으로 하는 범프 형성 방법.
  2. 제 1항에 있어서,
    상기 땜납분말은 개구부의 개구직경의 40% 이상의 입경을 갖는 것의 비율이 10중량% 이하인 범프 형성 방법.
  3. 제 1항에 있어서,
    상기 땜납분말은 상기 마스크 두께의 40∼100%의 입경을 갖는 것의 비율이 30중량% 이상인 범프 형성 방법.
  4. 제 1항에 있어서,
    상기 플럭스 비히클은 상기 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 상기 땜납분말의 융점보다 높은 비점을 갖는 제2 용제를 함유한 범프 형성 방법.
  5. 제 4항에 있어서,
    상기 제1 용제의 비점은 상기 땜납분말의 융점보다 5∼ 50℃ 낮고, 상기 제2 용제의 비점은 상기 땜납분말의 융점보다 5∼50℃ 높은 범프 형성 방법.
  6. 제 1항 내지 제 5항 중의 어느 한 항에 있어서,
    상기 마스크는, 상기 기판 위에 제1 피복층을 형성하는 공정과, 이 제1 피복층 위에 제2 피복층을 형성하는 공정과, 상기 제1 피복층 및 상기 제2 피복층에 대하여, 상기 각 전극패드에 대응하여 노광 및 에칭액을 사용한 현상에 의해서 상기 복수의 개구부를 형성하는 공정을 거쳐서 상기 기판 위에 설치되고, 또한
    상기 제1 피복층은 상기 제2 피복층을 현상하기 위한 에칭액에 의해서 용해하는 재료로 형성되어 있고, 상기 제2 피복층의 현상과 동시에 상기 제1 피복층을 에칭처리하는 범프 형성 방법.
  7. 제 6항에 있어서,
    상기 제1 피복층은 수용성 또는 알칼리성 수용액에 용해하기 쉬운 고분자 재료에 의해서 형성된 범프 형성 방법.
  8. 제 1항 내지 제 5항 중의 어느 한 항에 있어서,
    상기 복수의 전극패드는 복수의 군으로 나누어지는 것이고,
    상기 마스크는 상기 복수의 전극패드를 덮어서 피복층을 형성하는 공정과, 상기 피복층에 대하여 상기 복수의 개구부를 각 군마다 용적이 상이한 것으로서 상기 복수의 전극패드에 대응하여 형성하는 공정을 거쳐서 형성되는 범프 형성 방법.
  9. 제 1항 내지 5항 중의 어느 한 항에 있어서,
    상기 복수의 전극패드는, 복수의 제1 전극패드 및 복수의 제2 전극패드를 가짐과 동시에, 상기 복수의 개구부는 복수의 제1 개구부, 복수의 제2 개구부, 및 복수의 제3개구부를 갖고 있고,
    상기 마스크는 상기 복수의 제1 전극패드를 덮고, 상기 복수의 제2 전극패드를 노출시켜서 제1 피복층을 형성하는 공정과, 이 제1 피복층에 대하여 상기 복수의 제1 전극패드에 대응하여 상기 복수의 제1 개구부를 형성하는 공정과, 상기 제1 피복층과 상기 복수의 제2 전극패드를 덮도록 제2 피복층을 형성하는 공정과, 상기 제2 피복층에 대하여 상기 복수의 제2 전극패드에 대응하여 상기 복수의 제2 개구부를 형성하여, 상기 복수의 제1 개구부에 대응하여 상기 복수의 제3개구부를 형성하는 공정을 거쳐서 형성된 범프 형성 방법.
  10. 제 9항에 있어서,
    상기 각 제1 개구부는 상기 각 제2 개구부보다 큰 개구면적을 갖도록 형성된 범프 형성 방법.
  11. 제 1항 내지 제 5항 중의 어느 한 항에 있어서,
    상기 각 개구부에의 땜납 페이스트의 충전은 기판지지체 위에 상기 기판을 지지시키는 공정과, 상기 마스크의 높이위치와 상기 기판 주위의 높이위치의 차이를 완화하는 스퀴징용 보조수단을 설치하는 공정과, 상기 마스크 또는 상기 스퀴징용 보조수단 상에 땜납 페이스트를 준비하는 공정과, 스퀴지를 이동시켜서 상기 땜납 페이스트를 상기 각 개구부 내에 떨어뜨려 넣는 공정을 거쳐서 행해지는 범프 형성 방법.
  12. 제11 항에 있어서,
    상기 스퀴징용 보조수단은 상기 기판의 형상에 대응한 개구를 갖는 평판인 범프 형성 방법.
  13. 제11 항에 있어서,
    상기 기판지지체는 상기 기판의 적어도 일부를 수용하는 요부를 갖고 있는 범프 형성 방법.
  14. 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서,
    상기 기판 위에 제1 피복층을 형성하는 공정과,
    상기 제1 피복층 위에 제2 피복층을 형성하는 공정과,
    상기 제1 피복층 및 제2 피복층에 대하여, 노광 및 에칭액을 사용한 현상에 의해서 상기 전극패드에 대응하여 복수의 개구부를 형성하는 공정과,
    상기 각 개구부에 금속을 충전하는 공정과,
    상기 금속을 가열에 의해서 상기 전극패드에 일체화하는 공정을 포함하고, 또한
    상기 제1 피복층은, 상기 제2 피복층을 현상하기 위한 상기 에칭액에 의해서 용해하는 재료로 형성되어 있고, 상기 제2 피복층의 현상과 동시에, 상기 제1 피복층을 에칭처리하여 상기 각 개구부를 형성함을 특징으로 하는 범프 형성 방법.
  15. 복수의 군으로 나누어지는 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서,
    상기 각 군마다 다른 크기가 되도록, 상기 복수의 전극패드에 대응한 복수의 개구부를 갖는 마스크를 형성하는 공정과,
    상기 각 개구부에 땜납 페이스트를 충전하는 공정과,
    가열처리에 의해서 땜납 페이스트로부터 범프를 형성하는 공정과,
    상기 피복층을 상기 기판으로부터 제거하는 공정을 가짐을 특징으로 하는 범프 형성 방법.
  16. 복수의 제1 전극패드 및 복수의 제2 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서,
    상기 복수의 제1 전극패드를 덮고, 상기 복수의 제2 전극패드가 노출된 상태로 제1 피복층을 형성하는 공정과,
    상기 제1 피복층에 대하여, 상기 복수의 제1 전극패드에 대응하여 복수의 제1 개구부를 형성하는 공정과,
    상기 제1 피복층과 상기 복수의 제2 전극패드를 덮도록 제2 피복층을 형성하는 공정과,
    상기 제2 피복층에 대하여, 상기 복수의 제2 전극패드에 대응해서 복수의 제2개구를 형성하고, 상기 복수의 제1 개구부에 대응하여 복수의 제3개구부를 형성하는 공정과,
    상기 각 제1 개구부, 상기 각 제2 개구부, 및 상기 각 제3개구부에 땜납 페이스트를 충전하는 공정과,
    가열처리에 의해서, 땜납 페이스트로 범프를 형성하는 공정을 가짐을 특징으로 하는 범프 형성 방법.
  17. 복수의 전극패드가 설치된 기판 위에 범프를 형성하는 방법으로서,
    기판지지체 위에 상기 기판을 지지시키는 공정과,
    적어도 상기 기판을 덮도록 피복층을 형성하는 공정과,
    상기 피복층에 대하여, 상기 복수의 전극패드에 대응하여 복수의 개구부를 형성하는 공정과,
    상기 기판 위에 있어서의 상기 피복층의 높이위치와 상기 기판 주위의 높이위치의 차이를 완화하는 스퀴징용 보조수단을 설치하는 공정과,
    상기 피복층 또는 상기 스퀴징용 보조수단 위에 금속페이스트 또는 금속분말을 준비하는 공정과,
    스퀴지의 이동에 의해서 상기 금속페이스트 또는 금속분말을 상기 각 개구부 내에 떨어뜨려 넣는 공정과,
    상기 금속페이스트 또는 금속분말을 가열용융·고화시켜서 상기 전극패드 위에 일체화시키는 공정과,
    상기 스퀴징용 보조수단을 제거하는 공정을 포함함을 특징으로 하는 범프 형성 방법.
  18. 기판과,
    이 기판의 동일표면 위에 형성된 복수의 제1 전극패드 및 복수의 제2 전극패드와,
    상기 복수의 제1 전극패드에 대응하여 형성된 복수의 제1 범프와,
    상기 복수의 제2 전극패드에 대응하여 형성된 복수의 제2 범프를 구비하고,
    상기 각 제1 전극패드의 면적은, 상기 각 제2 전극패드의 면적보다 작고,
    상기 각 제1 범프의 정점의 위치가 상기 제2 범프의 정점의 위치보다 높게되어 있음을 특징으로 하는 전자부품.
  19. 기판과,
    이 기판의 동일표면 위에 형성된 복수의 제1 전극패드 및 복수의 제2 전극패드와,
    상기 기판에 있어서의 상기 복수의 제1 전극패드가 형성된 영역에 형성되고, 상기 복수의 제1 전극패드에 대응한 복수의 개구부를 갖는 피복층과,
    상기 복수의 제1 전극패드에 대응하여 설치되고, 상기 피복층으로부터 구형상(球形狀) 부분이 돌출되는 복수의 제1 범프와,
    상기 제2 전극패드에 대응하여 설치되고, 구형상부분이 대응하는 제2 전극패드 위에 직접적으로 형성된 복수의 제2 범프를 구비하고,
    상기 각 제1 범프의 정점의 위치는 상기 제2 범프의 정점의 위치보다 높게 되어 있는 것을 특징으로 하는 전자부품.
  20. 땜납분말과, 용제를 함유한 땜납 페이스트로서,
    상기 용제는, 상기 땜납분말의 융점보다 낮은 비점을 갖는 제1 용제와, 상기 땜납분말의 융점보다 높은 비점을 갖는 제2 용제를 포함함을 특징으로 하는 땜납 페이스트.
KR1020000082597A 1999-12-27 2000-12-27 범프 형성 방법, 전자 부품, 및 땜납 페이스트 KR100691679B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP99-368924 1999-12-27
JP36892499 1999-12-27
JP2000143442 2000-05-16
JP2000-143442 2000-05-16
JP2000251909 2000-08-23
JP2000-251909 2000-08-23
JP2000363235A JP3423930B2 (ja) 1999-12-27 2000-11-29 バンプ形成方法、電子部品、および半田ペースト
JP2000-363235 2000-11-29

Publications (2)

Publication Number Publication Date
KR20010082601A true KR20010082601A (ko) 2001-08-30
KR100691679B1 KR100691679B1 (ko) 2007-03-09

Family

ID=27480827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082597A KR100691679B1 (ko) 1999-12-27 2000-12-27 범프 형성 방법, 전자 부품, 및 땜납 페이스트

Country Status (4)

Country Link
US (4) US6518163B2 (ko)
JP (1) JP3423930B2 (ko)
KR (1) KR100691679B1 (ko)
TW (1) TW511189B (ko)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
US6935553B2 (en) * 2002-04-16 2005-08-30 Senju Metal Industry Co., Ltd. Reflow soldering method
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
EP1514302B1 (de) * 2002-06-17 2009-01-07 Infineon Technologies AG VORRICHTUNG FÜR DIE HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS MIT AUSSENKONTAKTFLÄCHEN UND VERWENDUNG DER vORRICHTUNG ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS
US20050140009A1 (en) * 2002-06-17 2005-06-30 Horst Groeninger Method and apparatus for the production of an electronic component with external contact areas
US7182241B2 (en) * 2002-08-09 2007-02-27 Micron Technology, Inc. Multi-functional solder and articles made therewith, such as microelectronic components
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP3879642B2 (ja) * 2002-09-20 2007-02-14 セイコーエプソン株式会社 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
JP4094982B2 (ja) 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP3813945B2 (ja) * 2003-05-07 2006-08-23 任天堂株式会社 ゲーム装置およびゲームプログラム
JP3968051B2 (ja) * 2003-05-14 2007-08-29 富士通株式会社 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
US6959134B2 (en) * 2003-06-30 2005-10-25 Intel Corporation Measuring the position of passively aligned optical components
US7173231B2 (en) * 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
JP2005101468A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2005183903A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子デバイスおよび電子デバイスを形成する方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US20070237890A1 (en) * 2004-02-20 2007-10-11 Jsr Corporation Bilayer Laminated Film for Bump Formation and Method of Bump Formation
US7185799B2 (en) * 2004-03-29 2007-03-06 Intel Corporation Method of creating solder bar connections on electronic packages
US20050269384A1 (en) * 2004-06-04 2005-12-08 Inventec Corporation Method of preventing flashing between solder pads on circuit board
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
US7432596B1 (en) * 2004-10-12 2008-10-07 Energy Innovations, Inc. Apparatus and method for bonding silicon wafer to conductive substrate
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
KR101215243B1 (ko) 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
JP4402717B2 (ja) * 2005-03-16 2010-01-20 パナソニック株式会社 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7153765B2 (en) * 2005-03-31 2006-12-26 Intel Corporation Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles
US7951700B2 (en) * 2005-04-06 2011-05-31 Panasonic Corporation Flip chip mounting method and bump forming method
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
WO2007007865A1 (en) * 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
JP4856410B2 (ja) * 2005-09-14 2012-01-18 ローム株式会社 半導体装置
EP1963042A1 (en) * 2005-11-14 2008-09-03 Mydata Automation AB A jetting apparatus and method of improving the performance of a jetting apparatus by using a flow sensor for measuring the air flow
TW200810647A (en) * 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
US8142850B2 (en) * 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US20070269973A1 (en) * 2006-05-19 2007-11-22 Nalla Ravi K Method of providing solder bumps using reflow in a forming gas atmosphere
US20080003804A1 (en) * 2006-06-29 2008-01-03 Ravi Nalla Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
US7569164B2 (en) 2007-01-29 2009-08-04 Harima Chemicals, Inc. Solder precoating method
US7703658B2 (en) * 2007-03-29 2010-04-27 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
US7902064B1 (en) * 2007-05-16 2011-03-08 Intermolecular, Inc. Method of forming a layer to enhance ALD nucleation on a substrate
JP2008047928A (ja) * 2007-09-06 2008-02-28 Seiko Epson Corp 半導体装置の製造方法及び電気的接続部の処理方法
US20090230175A1 (en) * 2008-03-11 2009-09-17 Nec Electronics Corporation Flux for soldering and method for manufacturing an electronic device using the same
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
EP2219426A1 (de) * 2009-02-02 2010-08-18 Beckhoff Automation GmbH Verfahren zum Herstellen von Kontaktstellen
JP2010238825A (ja) * 2009-03-30 2010-10-21 Murata Mfg Co Ltd 導電性インク、バンプ形成方法及び電子部品
KR101023296B1 (ko) * 2009-11-09 2011-03-18 삼성전기주식회사 포스트 범프 형성방법
US8039384B2 (en) * 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
JP5187341B2 (ja) * 2010-04-14 2013-04-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9132514B2 (en) * 2010-11-18 2015-09-15 Dowa Holdings Co., Ltd. Solder powder and method of producing solder powder
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
EP2572814B1 (de) * 2011-09-20 2016-03-30 Heraeus Deutschland GmbH & Co. KG Paste und Verfahren zum Verbinden von elektronischem Bauelement mit Substrat
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
US8791579B2 (en) 2011-11-17 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusting sizes of connectors of package components
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP5915956B2 (ja) * 2013-07-25 2016-05-11 山栄化学株式会社 半田バンプ形成用樹脂組成物、及び半田バンプ形成方法
CN105473274B (zh) * 2013-08-29 2018-08-03 阿尔法组装解决方案公司 连接至铝
KR102283505B1 (ko) 2014-08-05 2021-07-30 삼성전자주식회사 반도체 패키지 및 반도체 모듈
JP6160608B2 (ja) * 2014-12-26 2017-07-12 千住金属工業株式会社 急加熱工法用フラックス及び急加熱工法用ソルダペースト
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JP6259795B2 (ja) * 2015-09-30 2018-01-10 株式会社タムラ製作所 はんだ組成物および電子基板の製造方法
CN105290650B (zh) * 2015-11-13 2017-09-05 北京达博长城锡焊料有限公司 水溶性无铅无卤素锡膏用助焊剂及制备方法
CN105845567B (zh) * 2016-04-07 2019-02-22 上海大学 利用物理方法制备纳米肖特基结构的工艺
JP6566272B2 (ja) * 2016-05-30 2019-08-28 荒川化学工業株式会社 鉛フリーはんだペースト用フラックス、鉛フリーはんだペースト
DE102016220678A1 (de) * 2016-10-21 2018-04-26 Robert Bosch Gmbh Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials
US9966341B1 (en) * 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
CN107150187A (zh) * 2017-07-15 2017-09-12 芜湖乾凯材料科技有限公司 助焊剂及其制备方法、焊锡膏及其制备方法
KR20210043790A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
JP7449816B2 (ja) * 2020-08-21 2024-03-14 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
US20230068329A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
JP7370549B1 (ja) 2022-11-24 2023-10-30 株式会社エイム 半田配置方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062896A (en) * 1990-03-30 1991-11-05 International Business Machines Corporation Solder/polymer composite paste and method
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
JP3158258B2 (ja) * 1991-12-20 2001-04-23 千住金属工業株式会社 ソルダーペースト
JPH07144293A (ja) * 1993-11-22 1995-06-06 Fujitsu Ten Ltd 窒素リフロー用低残渣クリームはんだ
US6319810B1 (en) * 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
JPH07273439A (ja) * 1994-03-31 1995-10-20 Du Pont Kk 半田バンプ形成方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
JPH09102497A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
JP3583862B2 (ja) * 1996-05-13 2004-11-04 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6680976B1 (en) * 1997-07-28 2004-01-20 The Board Of Trustees Of The University Of Illinois Robust, reliable compression and packetization scheme for transmitting video
JPH11340270A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
CA2278904A1 (en) * 1998-09-02 2000-03-02 Lucent Technologies Inc. Mobile terminal and base station in a packet radio services network
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6357028B1 (en) * 1999-03-19 2002-03-12 Picturetel Corporation Error correction and concealment during data transmission
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
US6542504B1 (en) * 1999-05-28 2003-04-01 3Com Corporation Profile based method for packet header compression in a point to point link
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6791982B2 (en) * 1999-09-29 2004-09-14 Telefonaktiebolaget Lm Ericsson Segmentation protocol that supports compressed segmentation headers
US6882637B1 (en) * 1999-10-14 2005-04-19 Nokia Networks Oy Method and system for transmitting and receiving packets
US6782047B1 (en) * 1999-11-09 2004-08-24 Nokia Networks Oy Variable length encoding of compressed data
US6396043B1 (en) * 1999-11-22 2002-05-28 Amkor Technology, Inc. Thin image sensor package fabrication method
US6608841B1 (en) * 1999-12-30 2003-08-19 Nokia Networks Oy System and method for achieving robust IP/UDP/RTP header compression in the presence of unreliable networks
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
US6580169B2 (en) 2003-06-17
TW511189B (en) 2002-11-21
US6518163B2 (en) 2003-02-11
KR100691679B1 (ko) 2007-03-09
US20030157761A1 (en) 2003-08-21
US20010008310A1 (en) 2001-07-19
JP2002141367A (ja) 2002-05-17
US20030082897A1 (en) 2003-05-01
JP3423930B2 (ja) 2003-07-07
US6630742B2 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
KR100691679B1 (ko) 범프 형성 방법, 전자 부품, 및 땜납 페이스트
US6586685B2 (en) Bump electrode and printed circuit board
US5672542A (en) Method of making solder balls by contained paste deposition
EP1022774A2 (en) Flip chip assembly of semiconductor IC chips
JP3556922B2 (ja) バンプ形成方法
US6319810B1 (en) Method for forming solder bumps
JPWO2006043377A1 (ja) はんだバンプ形成用シートとその製造方法
US5877560A (en) Flip chip microwave module and fabrication method
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
CN111883502B (zh) 焊料微凸点阵列制备方法
JP2004281556A (ja) 半導体装置の製造方法
JP2007123558A (ja) はんだバンプ形成方法
JP2006173654A (ja) ハンダバンプの形成方法
JP2794731B2 (ja) はんだバンプの形成方法
JP3124224B2 (ja) はんだバンプ形成方法
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JP3150602B2 (ja) はんだバンプの形成方法
JP2019005789A (ja) はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体
JPH09326412A (ja) ハンダボールの取り付け方法
JPH03241756A (ja) 半導体集積回路の実装装置および実装方法
JP4367630B2 (ja) バンプ形成方法
JPH09129667A (ja) 半田バンプ形成方法
CN117923423A (zh) 一种晶圆键合方法、芯片及电子设备
JPH10126047A (ja) ボールグリッドアレイプリント配線板の半田バンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 14