JPH04214657A - フラットパッケージの予備半田方法 - Google Patents
フラットパッケージの予備半田方法Info
- Publication number
- JPH04214657A JPH04214657A JP40150990A JP40150990A JPH04214657A JP H04214657 A JPH04214657 A JP H04214657A JP 40150990 A JP40150990 A JP 40150990A JP 40150990 A JP40150990 A JP 40150990A JP H04214657 A JPH04214657 A JP H04214657A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- package
- lead
- preliminary
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005476 soldering Methods 0.000 title claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 76
- 239000010931 gold Substances 0.000 claims abstract description 29
- 229910052737 gold Inorganic materials 0.000 claims abstract description 28
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000919 ceramic Substances 0.000 abstract description 23
- 230000005496 eutectics Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 238000007747 plating Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はフラットパッケージの予
備半田方法、特にパッケージリードの基部がパッケージ
端面より内側の上面若しくは下面に固着され且つパッケ
ージリードの表面が金めっき層で覆われてなるセラミッ
クフラットパッケージのパッケージリードに対する予備
半田方法に関する。
備半田方法、特にパッケージリードの基部がパッケージ
端面より内側の上面若しくは下面に固着され且つパッケ
ージリードの表面が金めっき層で覆われてなるセラミッ
クフラットパッケージのパッケージリードに対する予備
半田方法に関する。
【0002】セラミックタイプのフラットパッケージを
プリント板へ実装する際には通常半田接合が用いられる
が、セラミックタイプフラットパッケージのパッケージ
リードの表面には通常表面保護のための金めっきが施さ
れるため、実装時にこの金が接合用の半田内に溶け込ん
で半田を硬く且つ脆弱化し、接合部の信頼性を低下させ
るという問題を生ずる。
プリント板へ実装する際には通常半田接合が用いられる
が、セラミックタイプフラットパッケージのパッケージ
リードの表面には通常表面保護のための金めっきが施さ
れるため、実装時にこの金が接合用の半田内に溶け込ん
で半田を硬く且つ脆弱化し、接合部の信頼性を低下させ
るという問題を生ずる。
【0003】そこで通常セラミックタイプのフラットパ
ッケージは、実装する前にパッケージリードに、その表
面の金を除去するための予備半田処理が施される。
ッケージは、実装する前にパッケージリードに、その表
面の金を除去するための予備半田処理が施される。
【0004】
【従来の技術】図2は、半導体チップ(図示せず)が搭
載されたセラミックタイプのフラットパッケージの一例
の模式断面図である。
載されたセラミックタイプのフラットパッケージの一例
の模式断面図である。
【0005】図において、1は内部に半導体チップ(図
示せず)が搭載されたセラミック容器、2はパッケージ
リード、3は金(Au)/錫(Sn)ソルダー等により
封着されたメタルキャップ、4はチップステージ、5は
チップステージの裏面に固着されたヒートシンク、6は
鑞材を示す。
示せず)が搭載されたセラミック容器、2はパッケージ
リード、3は金(Au)/錫(Sn)ソルダー等により
封着されたメタルキャップ、4はチップステージ、5は
チップステージの裏面に固着されたヒートシンク、6は
鑞材を示す。
【0006】この図に示されるようにセラミックタイプ
のフラットパッケージにおいて、パッケージリード2は
、通常、その基部がパッケージ容器1の端部より内側に
おいてパッケージ容器1の外部導出電極(図示せず)に
銀鑞等の鑞材6により溶着されており、図3の模式断面
図に示すように、鉄ニッケル合金の地金7上にその表面
に半田の濡れを良くするためのニッケルめっき層8が被
着され、更にニッケルめっき層8上にその酸化を防ぐた
めの保護層としての金めっき層9が被着さてなっている
。
のフラットパッケージにおいて、パッケージリード2は
、通常、その基部がパッケージ容器1の端部より内側に
おいてパッケージ容器1の外部導出電極(図示せず)に
銀鑞等の鑞材6により溶着されており、図3の模式断面
図に示すように、鉄ニッケル合金の地金7上にその表面
に半田の濡れを良くするためのニッケルめっき層8が被
着され、更にニッケルめっき層8上にその酸化を防ぐた
めの保護層としての金めっき層9が被着さてなっている
。
【0007】このようなセラミックタイプのフラットパ
ッケージのパッケージリード2に予備半田する際に従来
用いられていた予備半田の方法は、図4の模式工程断面
図に示すように、半田槽51内において 240〜26
0 ℃程度の温度に加熱溶融されている鉛(Pb)/錫
(Sn)共晶半田の融液52中に、パッケージ53を立
てた状態でパッケージリード2を、パッケージ容器1の
端部近くまでディップ(浸漬)する方法であった。
ッケージのパッケージリード2に予備半田する際に従来
用いられていた予備半田の方法は、図4の模式工程断面
図に示すように、半田槽51内において 240〜26
0 ℃程度の温度に加熱溶融されている鉛(Pb)/錫
(Sn)共晶半田の融液52中に、パッケージ53を立
てた状態でパッケージリード2を、パッケージ容器1の
端部近くまでディップ(浸漬)する方法であった。
【0008】
【発明が解決しようとする課題】しかし上記従来の方法
によると、上記セラミックタイプのフラットパッケージ
においては、図5の従来の予備半田後のパッケージの模
式断面図に示すように、パッケージリード2のセラミッ
ク容器1の端部から外側に位置し前記半田融液(図4,
52)内にディップされるパッケージリード2の先端領
域2Aには金めっき層9を溶解除去して金の含有率が所
定の値以下に制限された半田層53が被着されるが、セ
ラミック容器1の端部より内側にあって前記半田融液(
図4, 52) に接しない基部2Bには予備半田がな
されず表面の金めっき層9がそのまま残留する。そのた
め図6の従来方法の問題点を示す模式断面図のように、
上記従来方法でパッケージリード2の予備半田がなされ
たセラミックタイプのフラットパッケージ53を接合用
半田54を用いてプリント板55上に搭載した際には、
前記予備半田が付着されず金めっき層9が露出している
パッケージリード2の基部2Aから接合用半田54中に
金が溶け込み、接合用半田54を非常に硬く且つ脆弱な
Pb−Sn−Au系の3元合金化し、熱ショックや熱サ
イクルによってパッケージ53とプリント板55間に生
ずる応力により接合用半田54やパッケージリード2に
クラック56を生じて、パッケージとプリント板との接
合の信頼性を大幅に低下させるという問題があった。
によると、上記セラミックタイプのフラットパッケージ
においては、図5の従来の予備半田後のパッケージの模
式断面図に示すように、パッケージリード2のセラミッ
ク容器1の端部から外側に位置し前記半田融液(図4,
52)内にディップされるパッケージリード2の先端領
域2Aには金めっき層9を溶解除去して金の含有率が所
定の値以下に制限された半田層53が被着されるが、セ
ラミック容器1の端部より内側にあって前記半田融液(
図4, 52) に接しない基部2Bには予備半田がな
されず表面の金めっき層9がそのまま残留する。そのた
め図6の従来方法の問題点を示す模式断面図のように、
上記従来方法でパッケージリード2の予備半田がなされ
たセラミックタイプのフラットパッケージ53を接合用
半田54を用いてプリント板55上に搭載した際には、
前記予備半田が付着されず金めっき層9が露出している
パッケージリード2の基部2Aから接合用半田54中に
金が溶け込み、接合用半田54を非常に硬く且つ脆弱な
Pb−Sn−Au系の3元合金化し、熱ショックや熱サ
イクルによってパッケージ53とプリント板55間に生
ずる応力により接合用半田54やパッケージリード2に
クラック56を生じて、パッケージとプリント板との接
合の信頼性を大幅に低下させるという問題があった。
【0009】そこで本発明は、パッケージをプリント板
等に半田により接合して搭載する際にパッケージリード
から接合用半田に金が溶け込むのが防止されるパッケー
ジリードの予備半田方法を提供して接合の信頼性を向上
することを目的とする。
等に半田により接合して搭載する際にパッケージリード
から接合用半田に金が溶け込むのが防止されるパッケー
ジリードの予備半田方法を提供して接合の信頼性を向上
することを目的とする。
【0010】
【課題を解決するための手段】上記課題は、リードの基
部がパッケージの上面若しくは下面の端面より内側に固
着され該リードの先端部が該パッケージの端面より外側
に導出された構造を有し、該リードの表面が金めっきさ
れてなるフラットパッケージのリードに対する予備半田
方法であって、該リードのパッケージ端面から内側に位
置する部分の少なくとも一部領域からパッケージ端面の
外側に位置する部分の少なくとも一部の領域にわたって
はんだペーストを塗布しリフローして予備半田を行う第
1の予備半田工程と、次いで該リードのパッケージ端面
から外側の部分にディップ法により予備半田を行う第2
の予備半田工程とを含む本発明によるフラットパッケー
ジの予備半田方法によって解決される。
部がパッケージの上面若しくは下面の端面より内側に固
着され該リードの先端部が該パッケージの端面より外側
に導出された構造を有し、該リードの表面が金めっきさ
れてなるフラットパッケージのリードに対する予備半田
方法であって、該リードのパッケージ端面から内側に位
置する部分の少なくとも一部領域からパッケージ端面の
外側に位置する部分の少なくとも一部の領域にわたって
はんだペーストを塗布しリフローして予備半田を行う第
1の予備半田工程と、次いで該リードのパッケージ端面
から外側の部分にディップ法により予備半田を行う第2
の予備半田工程とを含む本発明によるフラットパッケー
ジの予備半田方法によって解決される。
【0011】
【作用】即ち本発明の方法においては、パッケージを接
合用半田によってプリント板等に搭載する際に接合用半
田に接触する領域であってディップ法により予備半田が
できない部分からディップ法により予備半田が可能な領
域の一部にわたって、半田ペーストの塗布・リフローに
よって第1の予備半田をした後、ディップ法によりパッ
ケージリードの先端部側に第2の予備半田を行う。この
ディップ法による第2の予備半田に際して第1の予備半
田は第2の予備半田領域を介して半田槽内の金を含有し
ない半田と置き代わり、接合用半田に触れる領域が総て
金を含まない予備半田で覆われる。従ってパッケージを
プリント板等に接合用半田によって接合する際、接合用
半田中に金が溶け込むことがなくなり、接合用半田の可
塑性が維持されて接合の信頼性が向上する。
合用半田によってプリント板等に搭載する際に接合用半
田に接触する領域であってディップ法により予備半田が
できない部分からディップ法により予備半田が可能な領
域の一部にわたって、半田ペーストの塗布・リフローに
よって第1の予備半田をした後、ディップ法によりパッ
ケージリードの先端部側に第2の予備半田を行う。この
ディップ法による第2の予備半田に際して第1の予備半
田は第2の予備半田領域を介して半田槽内の金を含有し
ない半田と置き代わり、接合用半田に触れる領域が総て
金を含まない予備半田で覆われる。従ってパッケージを
プリント板等に接合用半田によって接合する際、接合用
半田中に金が溶け込むことがなくなり、接合用半田の可
塑性が維持されて接合の信頼性が向上する。
【0012】
【実施例】以下本発明の方法を一実施例について、図1
(A) 〜(C)に示す工程断面図を参照し具体的に説
明する。
(A) 〜(C)に示す工程断面図を参照し具体的に説
明する。
【0013】
図1(A) 参照
本発明に係る予備半田方法においては、セラミック・フ
ラットパッケージを接合用半田によってプリント板等に
搭載する際に接合用半田に接触する領域であって、ディ
ップ法により予備半田ができないパッケージ端部より内
側の領域2Bから半田ディップによって予備半田が可能
なパッケージ端部より外側の領域2Aにはみ出してパッ
ケージリードの表面に第1の予備半田を行う。それには
、例えば半田の溶着しないセラミック板10上のパッケ
ージを所定の配置で複数個載せた際に、パッケージリー
ドの下面が接触する領域に、例えば厚さ 250μm程
度の印刷マスクを用い印刷法により厚さ 250μm程
度の半田ペーストパターン11(若しくは半田クリーム
パターン)を形成し、その半田ペーストパターン11上
にパッケージリード2の下面を接触させた状態で上記セ
ラミック板10上にパッケージ12を載置する。
ラットパッケージを接合用半田によってプリント板等に
搭載する際に接合用半田に接触する領域であって、ディ
ップ法により予備半田ができないパッケージ端部より内
側の領域2Bから半田ディップによって予備半田が可能
なパッケージ端部より外側の領域2Aにはみ出してパッ
ケージリードの表面に第1の予備半田を行う。それには
、例えば半田の溶着しないセラミック板10上のパッケ
ージを所定の配置で複数個載せた際に、パッケージリー
ドの下面が接触する領域に、例えば厚さ 250μm程
度の印刷マスクを用い印刷法により厚さ 250μm程
度の半田ペーストパターン11(若しくは半田クリーム
パターン)を形成し、その半田ペーストパターン11上
にパッケージリード2の下面を接触させた状態で上記セ
ラミック板10上にパッケージ12を載置する。
【0014】
図1(B) 参照
次いで、上記パッケージ2の載置されたセラミック板1
0を例えば市販のフロリナートを用いた定温蒸気加熱炉
(または熱風加熱炉、ランプ加熱炉等)に挿入し、例え
ば 215℃で90秒程度加熱し、前記半田ペーストを
リフローさせる。これにより半田が溶着しないセラミッ
ク板10上の半田は総てパッケージリード2上に吸い取
られ、前記半田ペーストパターン11に接触していた領
域の全面に第1の予備半田層13が形成される。なおこ
の第1の予備半田層13中には、この半田層13が接触
する領域の金めっき層が溶解されて多量の金が混入され
ている。
0を例えば市販のフロリナートを用いた定温蒸気加熱炉
(または熱風加熱炉、ランプ加熱炉等)に挿入し、例え
ば 215℃で90秒程度加熱し、前記半田ペーストを
リフローさせる。これにより半田が溶着しないセラミッ
ク板10上の半田は総てパッケージリード2上に吸い取
られ、前記半田ペーストパターン11に接触していた領
域の全面に第1の予備半田層13が形成される。なおこ
の第1の予備半田層13中には、この半田層13が接触
する領域の金めっき層が溶解されて多量の金が混入され
ている。
【0015】なおまた上記第1の予備半田層13は、デ
ィスペンサー等により所定の場所に半田ペーストを塗布
しリフローして形成してもよい。 図1(C) 参照 次いで、図4に示したのと同様なディップ法により、パ
ッケージリード2のパッケージ12の端部より外側の領
域2Aを例えば 240〜260℃で溶融されているP
b− Sn共晶半田中に浸漬し、その領域2Aに金を殆
ど含有しない第2の予備半田層14を形成する。なおこ
の際、前に形成されている金を多量に含んだ第1の予備
半田層13は半田槽内に溶融されている第1の半田と接
触してそれに溶け込むんで、金を殆ど含有しない第2の
予備半田層14に置き代わり、パッケージリードにおけ
るプリント板搭載に際に接合用半田に接触する領域が総
て金を殆ど含まない可塑性に富んだ第2の予備半田に覆
われる。
ィスペンサー等により所定の場所に半田ペーストを塗布
しリフローして形成してもよい。 図1(C) 参照 次いで、図4に示したのと同様なディップ法により、パ
ッケージリード2のパッケージ12の端部より外側の領
域2Aを例えば 240〜260℃で溶融されているP
b− Sn共晶半田中に浸漬し、その領域2Aに金を殆
ど含有しない第2の予備半田層14を形成する。なおこ
の際、前に形成されている金を多量に含んだ第1の予備
半田層13は半田槽内に溶融されている第1の半田と接
触してそれに溶け込むんで、金を殆ど含有しない第2の
予備半田層14に置き代わり、パッケージリードにおけ
るプリント板搭載に際に接合用半田に接触する領域が総
て金を殆ど含まない可塑性に富んだ第2の予備半田に覆
われる。
【0016】
【発明の効果】以上実施例を用いて説明したように本発
明によれば、リードの基部がパッケージの上面若しくは
下面の端面より内側に固着され該リードの先端部が該パ
ッケージの端面より外側に導出された構造を有し、該リ
ードの表面が金めっきされてなるセラミックタイプのフ
ラットパッケージのパッケージリードにおける、パッケ
ージをプリント板等に半田接合により搭載する際に接合
用半田に接触する領域の表面が、総て金を殆ど含まない
共晶半田によって被覆される。
明によれば、リードの基部がパッケージの上面若しくは
下面の端面より内側に固着され該リードの先端部が該パ
ッケージの端面より外側に導出された構造を有し、該リ
ードの表面が金めっきされてなるセラミックタイプのフ
ラットパッケージのパッケージリードにおける、パッケ
ージをプリント板等に半田接合により搭載する際に接合
用半田に接触する領域の表面が、総て金を殆ど含まない
共晶半田によって被覆される。
【0017】従って上記パッケージをプリント板等に実
装するに際して接合用半田に金が混入して硬化あるいは
脆弱化することがなくなり、パッケージ実装に際しての
接合の信頼性が向上する。
装するに際して接合用半田に金が混入して硬化あるいは
脆弱化することがなくなり、パッケージ実装に際しての
接合の信頼性が向上する。
【図1】本発明の方法の一実施例の工程断面図である。
【図2】セラミックタイプ・フラットパッケージの一例
の模式断面図である。
の模式断面図である。
【図3】パッケージリード部の模式断面図である。
【図4】従来の予備半田方法の工程断面図である。
【図5】従来の予備半田後のパッケージリードの模式断
面図である。
面図である。
【図6】従来方法の問題点を示す図である。
1 セラミック容器
2 パッケージリード
3 メタルキャップ
4 チップステージ
5 ヒートシンク
6 鑞材
7 鉄ニッケル合金地金
8 ニッケルめっき層
9 金めっき層
10 セラミック板
11 半田ペースト
12 パッケージ
13 第1の予備半田層
14 第2の予備半田層
Claims (1)
- 【請求項1】 リードの基部がパッケージの上面若し
くは下面の端面より内側に固着され該リードの先端部が
該パッケージの端面より外側に導出された構造を有し、
該リードの表面が金めっきされてなるフラットパッケー
ジのリードに対する予備半田方法であって、該リードの
パッケージ端面から内側に位置する部分の少なくとも一
部領域からパッケージ端面の外側に位置する部分の少な
くとも一部の領域にわたってはんだペーストを塗布しリ
フローして予備半田を行う第1の予備半田工程と、次い
で該リードのパッケージ端面から外側の部分にディップ
法により予備半田を行う第2の予備半田工程とを含むこ
とを特徴とするフラットパッケージの予備半田方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2401509A JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2401509A JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04214657A true JPH04214657A (ja) | 1992-08-05 |
JP2903711B2 JP2903711B2 (ja) | 1999-06-14 |
Family
ID=18511336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2401509A Expired - Lifetime JP2903711B2 (ja) | 1990-12-12 | 1990-12-12 | フラットパッケージの予備半田方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2903711B2 (ja) |
-
1990
- 1990-12-12 JP JP2401509A patent/JP2903711B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2903711B2 (ja) | 1999-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
KR0124924B1 (ko) | 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법 | |
JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
JPH06503687A (ja) | ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法 | |
JPH08236654A (ja) | チップキャリアとその製造方法 | |
KR20070043691A (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
US20060242825A1 (en) | Method of making a circuitized substrate | |
US6722557B2 (en) | Flux cleaning method and method of manufacturing semiconductor device | |
JP3232872B2 (ja) | はんだバンプの形成方法 | |
AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
JP4812429B2 (ja) | 回路装置の製造方法 | |
CN101553091B (zh) | 印刷电路板及其制造工艺 | |
JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
JPH06232134A (ja) | 電子部品におけるバンプ電極の形成方法 | |
JP2637863B2 (ja) | 半導体装置 | |
WO1987004008A1 (en) | Lead finishing for a surface mount package | |
JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
CN216749608U (zh) | 一种贴片电容 | |
JP3024506B2 (ja) | Siチップとパッケージの接続方法 | |
JP2674789B2 (ja) | 端子ピン付き基板 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JPH05343593A (ja) | 接続端子 | |
JPH0864717A (ja) | 回路部品の実装方法 | |
JP2795535B2 (ja) | 回路基板への電子部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |