KR0124924B1

KR0124924B1 - 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법

Info

Publication number: KR0124924B1
Application number: KR1019900019662A
Authority: KR
Inventors: 게니찌 후세; 다까오 후꾸나가; 마사나오 고오노; 히사오 이리에
Original assignee: 도모마쓰 겐고; 후루가와덴기 고교 가부시끼가이샤; 하세가와 요시히로; 하리마가세이 가부시끼가이사
Priority date: 1989-11-30
Filing date: 1990-11-30
Publication date: 1997-12-04
Also published as: EP0430240B1; US5118029A; KR910011110A; DE69020696D1; EP0430240A3; ES2077004T3; CN1052765A; DE69020696T2; EP0430240A2; CA2030865C; BR9006101A; CA2030865A1

Abstract

회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 패이스트 형상 조성물을 도포한다. 이어서, 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 패드위에 선택적으로 Sn-Pb 합금의 땜납층을 석출시킨다. 이때의 석출반응은 가열에 의해 페이스트 형상 조성물이 액체형상이 되었을때에, 패드배열부상에 액체대기실이 형성되고, 또한 Sn 분말이 이 액체의 안으로 침강하여 있는 상태로 진행한다. 전자부품의 실장은 이와같은 반응에 의해 패드위에 다시 페이스트 형상 조성물을 도포하고, 그위에 전자부품을 재치하고, 그후 페이스트 형상 조성물을 가열하여 전자부품의 리드를 패드위에 납땜함으로써 행해진다.

Description

회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법

제1도는 본 발명에 이용되는 회로기판의 일부를 도시하는 평면도.

제2도는 단면이 반원형상의 땜납층이 형성된 패드를 나타내는 단면도.

제3도는 패드폭과 석출한 땜납층의 두께의 관계를 나타내는 도면.

본 발명은 회로기판의 패드로 땜납층을 형성하는 방법 및 회로기판으로 전자부품을 실장하는 방법에 관한 것이다.

회로기판에 전자부품을 실장하는 경우에는 회로기판의 패드의 산화를 방지하고, 부품실장시의 땜납습윤성을 높이기 위해 우선 패드위에 얇은 땜납층을 형성하는 것이 행해지고 있다. 이 얇은 땜납층을 형성하는 방법으로서는 종래, 핫 가스 레벨러(Hot Gas Leveller)방식, 전기도금 방식등이 있다.

핫 가스 레벨러 방식은 회로기판을 용융 땜납중에 침청하여 끌어올리고, 패드배열부에 땜납을 부착시킨후, 땜납이 고제화하지 않는 동안에 핫 가스를 분무하여 패드위 및 패드사이의 여분인 땜납을 불어날려서 패드위에만 얇은 땜납층을 형성하는 방법이다.

그러나, 이 방법은 원리적으로 땜납층의 두께를 일정하게 콘트롤하는 것이 어렵고, 땜납층의 두께에 커다란 불균형이 생기기 쉽다. 특히 패드배열피치가 작아지면 브리지(패드사이에 땜납이 걸치는 일)가 생기기 쉽게 되므로 땜납층의 두께를 얇게할 필요가 있지만, 땜납층의 두께의 불균형에 의해 두께 1㎛이하의 부분이 생기면 동박과 땜납의 사이에 생기는 Cu₃Sn 등의 금속간 화합물층이 표면에 노출하여, 땜납표면이 산화를 일으킨다. 그 결과, 당해 공정의 후공정으로 부품을 실장할때에 땜납습윤성이 대폭으로 저하한다는 문제가 있다.

또 전기도금 방식은 파인 패턴에 땜납을 형성할 수 있는 이점은 있지만, 금속도금만으로는 동박과 땜납을 결합하는 금속간 화합물이 형성되지 않기 때문에 전기도금후, 가열 용융시킬 필요가 있으며 이때 페이스트의 부풀음이나 브리지가 발생하기 쉽다. 또 코스트가 핫 가스 레벨러방식의 2배정도가 된다.

한편, 회로기판의 양면에 부품을 실장하는 경우에는 우선 양면의 패드에 땜납층을 형성하고, 이어서 편면씩 부품을 실장하게 되지만(양면 동시에 부품실장할 수 없기 때문에), 다음부터 부품을 실장하는 편의 면은 먼저 반대측의 면에 부품을 실장할때에 리플로어로에서 고온으로 가열되기 때문에 그때, 땜납층의 너무 얇은 부분이 있으면 그 부분에 산화가 생기고, 다음부터 부품을 실장할 때에 땜납의 습윤성이 악화되는 일이 많다.

그러므로, 비교적 두꺼운 땜납층을 한결같은 두께로 형성하는 방법이 바람직하게 되어 있다.

또, 최근 전자기기의 경박단소화의 요구에서 전자부품의 리드피치는 0.8㎜, 0.65㎜, 0.5㎜로 미세화되어 오고 있으며, 또한 0.36㎜, 0.3㎜, 0.15㎜ 등의 검토도 진행되고 있다. 땜납페이스트를 패드마다 인쇄하는 종래의 실장방법에서는 리드피치가 0.5㎜ 정도까지는 일단 대응할 수 있다. 그렇지만, 그것 이하가 되면 적당량의 땜납페이스트를 각각의 패드위에 공급하는 것이 매우 곤란하다. 그리고, 땜납페이스트 공급량이 너무 많으면 인접하는 패드사이에 페이스트 브리지가 발생하기 쉽게 된다. 한편 땜납페이스트의 공급량이 너무 적으면 부품 실장을 할 수 없게 된다.

이와같이, 미세한 피치에 대응할 수 있는 실장법의 개발이 요구되고 있다.

본 발명의 목적은 가열되어도 금속간 화합물이 노출하지 않을 정도의 비교적 두꺼운 땜납층을 회로기판의 패드(여기서 말하는 패드라는 것은 부품실장부의 총칭으로 예를들면 부품실장하는 슬포올도 포함한다. 이하 단순히 패드라 한다) 위에 거의 한결같은 두께로 형성할 수 있는 땜납층 형성방법을 제공하는 데에 있다.

본 발명의 다른 목적은 미세한 피치에 대응할 수 있는 전자부품의 실장방법을 제공하는데 있다.

본 발명은 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 상기 조성물을 가열하여 땜납합금 석출 반응을 발생시키고 패드위에 선택적으로 Sn-Pb 합금의 땜납층을 석출시키는 공정을 가지고 상기 석출반응은 가열됨으로서 상기 페이스트 형상 조성물이 액체형상이 되었을때에 패드 배열부상에 액체대기실이 형성되고 또한 Sn 분말이 이 액체중에 침강하여 있는 상태에서 진행하는 회로기판의 패드로의 땜납층 형성방법을 제공한다.

또, 본 발명은 회로기판의 패드위에 선택적으로 Sn-Pb 합금의 예비 땜납을 형성하는 공정과, 상기 예비 땜납위에 유기산 Pb와 Sn 가루를 함유하는 페이스트 형상 조성물을 도포하는 공정과, 이 페이스트 형상 조성물위에 전자부품을 재치하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납 합금석출 반응을 발생시키고, 이 땜납합금에 의해 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 회로기판으로의 전자부품의 실장방법을 제공한다.

또한, 본 발명은 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 패드위에 전자부품을 실장하는데 필요한 양의 Sn-Pb 합금의 땜납층을 형성하는 공정과, 상기 땜납층의 위 또는 상기 패드에 납땜할 전자부품의 리드의 위에 용제를 도포하는 공정과, 상기 패드위에 상기 전자부품을 재치하는 공정과, 상기 땜납층을 가열하여 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 회로기판으로의 전자부품의 실장방법을 제공한다.

본 발명자들은 우선, 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하고 가열함으로써 패드위에 선택적으로 Sn-Pb 합금의 땜납층을 석출시키는 방법을 제안했다(특개평1-157796호 공보).

본 발명에 따른 땜납층 형성방법은 기본적으로 상기 공보에 기재된 방법으로 땜납층을 석출시키는 것이며 땜납석출반응을 진행시킬 때의 페이스트 형상 조성물의 상태를 규정한 것에 특징이 있다.

즉, 본 발명의 땜납층 형성방법은 상기 가열에 의해 페이스트 형상 조성물이 액체상태가 되었을때에 패드배열부상에 Sn 분말이 침강한 액체대기실이 생기게 하고, Sn 분말이 그 액체속에 침강하고 있는 상태에서, 즉 액체에 의해 덮어져 있는 상태에서 땜납석출반응을 진행시키는 것을 특징으로 하는 것이다.

위와 같이 하면, 패드배열 피치 0.5㎜이하의 미세한 패턴으로 브리지를 발생시키지 않고, 비교적 두꺼운 땜납층을 한결같은 두께로 형성할 수 있다. 이것은 본원 발명자의 연구결과 처음으로 발견된 것이다.

일반적으로 회로기판의 패드에 용융땜납을 접촉시켜 땜납층을 형성할 때에는 동박으로 구성되는 패드의 표면에 Cu와 Sn의 화합물층(일반적으로 Cu₃Sn, Cu₆Sn₅로 나타나게 되는 금속간 화합물)이 l-2㎛ 정도의 두께로 형성된다. 따라서 이 화합물층이 표면에 노출하지 않도록 하기에는 땜납을 5㎛이상의 두께로 부착하는 것이 바람직하다.

종래의 땜납층 형성이 Sn-Pb 합금의 재용융에 의한 땜납인 것에 대해, 본 발명의 땜납층 형성방법은 Sn분말과 유기산 Pb를 함유하는 고온 용액중에서의 Sn과 Pb의 이온화 경향의 차이에 의해 일어나는 Sn과 Pb의 치환에 Pb의 계안으로의 석출 및 석출한 Pb와 Sn 분말과의 원자레벨에서의 용융에 의한 Sn-Pb 합금화를 원리로 하는 것이다. 땜납의 재용융은 일반적으로 사용되고 있는 종래의 크림땜납의 경우, 온도를 높이고 있으면 거의 순시에 일어나고, 용융땜납이 표면장력으로 부풀어 오르는 것같은 상태가 되지만, 본 발명의 발명에서는 반응에 시간이 걸리기 때문에 땜납의 생성이 느리며 한결같은 두께의 땜납층을 형성하는 것에 적합하여 있다.

땜납석출 조성물의 재료로서는 땜납합금형성을 위한 유기산 Pb 및 Sn 분말과, 활성화를 돕기위해 가해지는 1종류 또는 복수종류의 로진 및 아민류와 이를의 배합물을 페이스트 형상으로 유지하기 위한 점도조정제를 주된 성분으로 하고 이들을 혼련하고 상온에서 페이스트 형상체로 한다. 이들 회로기판의 패드배열부상에 온통 바른것으로 도포하고, 이것을 가열하고, 패드위에 선택적으로 땜납을 석출시키는 것이다.

이 프로세스에 있어서 중요한 것은 가열에 의해 페이스트 형상의 조성물이 액체형상이 되었을때에 상술한 바와같이 패드 배열부 상에 Sn 분말이 침강한 액채 대기실이 생기게 하고, Sn 분말이 그 액체의 안으로 침강하여 있는 상태에서, 즉 액체에 의해 덮어져 있는 상태에서, 땜납석출 반응을 진행시키는 일이다. 이것은 상기 페이스트 형상의 조성물은 가열되면 점도가 현저하게 저하하고, 점도가 너무 낮아지면 액체가 패드배열부 근방에 넓게 퍼져 버리고 그 결과로서 Sn 분말에 대한 유기산 Pb의 양이 부족하고 충분한 양의 땜납이 얻어지게 되기 때문이다. 다소의 퍼짐은 지장이 없지만 Sn 분말이 패드 배열부상에 대부분 침강하고, 그 위를 용해한 액체가 덮어있는 상태를 유지하는 것이 5㎛ 이상의 비교적 두꺼운 땜납층을 한결 같은 두께로 형성하는 포인트이다.

또, 땜납석출의 메카니즘은 유기산 Pb에서 Sn과의 치환에 의해 떨어진 Pb가 Sn 분말과 충돌하여 합금화하는 것이기 때문에, 이 충돌의 기회가 석출량의 율속조건으로 된다. 이와같이 패드배열부상에 침강한 Sn분말은 반응에 따라 액체형상으로 된 유기산 Pb 및 로진류에 의해 완전하게 포위되어 있는 상태를 만드는 일이 바람직하다.

다음으로 본 발명에 따른 전자부품 실장방법에 대하여 설명한다.

이 방법도 또, 상술한 특개평 1-157796호 공보에 기재된 땜납석출방법을 이용하는 것이며, 전자부품을 실장할 때의 땜납공정에 있어서 이 공보에 기재한 땜납석출반응을 발생시키는 것이다.

이 실장방법의 제1모양에 있어서는 패드위에 선택적으로 Sn-Pb 합금의 예비땜납을 형성하는 공정, 그위에 다시 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정, 그위에 전자부품을 재치하는 공정, 가열에 의해 페이스트 형상 조성물에서 땜납을 석출시키고, 이에 따라 패드와 전자부품의 리드를 납땜하는 공정을 구비한 전자부품의 실장방법을 제공한다.

상술한 바와같이 종래의 납땜은 땜납의 재용융을 이용한 것이지만, 땜납의 재용융은 온도를 높여가면 거의 순시동안에 발생하기 때문에 땜납이 용융하여 패드위에 퍼져가는 시간보다도 땜납이 전부 용융하는 시간쪽이 짧다.

이와같이, 패드위에서 용융한 땜납이 표면장력으로 부풀어 오르고, 표면장력의 한계를 넘어 이완을 발생시키는 결과, 미세한 패턴으로는 브리지가 발생하기 쉽게 된다. 또 땜납 페이스트중의 용제성분은 가열되면 액체형상화 하여 패드사이에 횰러들어간다. 이때 같이 흘러들어간 땜납입자가 패드사이에서 일순간에 용융하고 브리지를 발생시키는 원인으로 된다.

이것에 대하여 본 발명에 따른 전자부품의 실장방법은 Sn 분말과 유기산 Pb를 함유하는 고온 용액중에서의 Sn과 Pb의 이온화 경향의 차에 의해 일어나는 Sn과 Pb의 치환에 의한 Pb의 계안으로의 석출 및 석출한 Pb와 Sn 분말과의 원자레벨에서의 용융에 의한 Sn-Pb 합금화를 원리로 하는 땜납석출반응을 이용하는 것으로 Sn과 Pb의 치환반응 및 Sn 분말 1입자마다의 합금화에 시간이 걸리기 때문에 상술한 종래기술의 경우에 비교하여 땜납석출이 매우 천천히 행해진다.

다시 이 석출반응이 고온하에서의 행해지기 때문에, 패드표면에 있어서는 그위에 석출한 Sn-Pb 합금땜납이 바로 패드의 재료인 Cu와 반응하여 Cu₃Sn, Cu₆Sn₅따위의 금속간 화합물층을 형성한다.

이것에 있어서, 이 금속간 화합물층상에 석출해온 Sn-Pb 합금땜납이 상기 금속간 화합물과 화학적인 결합력을 가지면서 땜납층을 형성해간다.

그리고, 종래 방법과의 커다란 차이는 이하에 도시한 바와 같은 것이다. 즉, 상기 땜납층의 형성에 즈음하여 종래의 땜납 페이스트에 있어서는 상술한 바와같이 각 땜납입자가 한순간에, 게다가 모두 균일한 시간에서 용융하여 땜납층을 형성한다. 이것에 대하여 본 발명에 있어서는 땜납으로서 패드위에 석출하기까지의 시간이 다양한 많은 미세한 땜납입자가 패드위에 석출하고, 이런후 근방에 있는 이들 용융땜납 입자끼리가 서로 확산하면서 일체화하여 패드위에 땜납층을 형성한다. 즉, 종래의 방법의 경우보다도 시간을 가하여 땜납층을 형성한다.

덧붙어, 본 발명의 경우, 만일 패드사이에 땜납입자가 석출하여도 그들 입자는 그 조성이 다양하기 때문에 종래의 땜납 페이스트와 같이 한순간에 용융하여 일체화한다는 것은 일어나기 어렵다.

이상의 점에서 본 발명의 실장방법에 의하면 패드사이에 브리지를 일으키기 어렵다.

또 패드의 가깝게 또는 패드의 사이에 있는 Sn 분말에 충돌한 Pb는 그곳에서 Sn 분말레벨의 크기로 Sn-Pb 합금을 형성하지만, 이것이 패드위에 석출한 땜납부에 빨아당기게 되어 패드위에 흡수된다. 이와같이 하여 0.5㎜ 이하의 미세한 피치라도 브리지를 발생시키는 일없이 땜납이 가능하게 되는 것이다.

또한, 납땜공정에 있어서 땜납층의 형성은 먼저 서술한 본 발명의 땜납층 형성방법에 있어서 땜납석출반응을 이용하여 행하는 것이 바람직하다. 이것에 의해, 비교적 두꺼운 땜납층이 균일한 두께로 형성되므로 전자부품의 리드피치를 한층 미세화할 수가 있다.

이와같이, 회로기판의 패드에 예비땜납을 형성하는 공정은, 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 포함하는 페이스트 형상 조성물을 도포하고, 가열함에 따라 행하는 것이 바람직하다 즉, 예비 땜납 단계에서도 상술한 땜납석출 반응을 이용하는 것이다. 이것에 의해, 미세패턴에 대응하여 예비땜납을 형성할수가 있다.

본 발명에 따른 실장방법의 제l모양에 있어서는 예를들면 상술한 바와 같이하여 패드위에 비교적 두꺼운 예비 땜납층을 한결같은 두께로 형성했다면 그위에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하고, 다시 이 외에 전자부품을 재치하여 가열함에 따라 전자부품의 리드와 패드를 납땜한다.

또, 이 예비땜납 형성공정에 있어서 무전해 도금법을 적용할 수도 있다. 그 이유는 무전해 도금법에서도 미세패턴에 대응하여 인접하는 패드사이에 브리지를 발생하지 않고 예비땜납을 실시할 수가 있기 때문이다. 또, 상기 방법에 있어서는 패드에 예비땜납 형성후에 패드위에 유기산 Pb와 Sn 분말을 함유하는 페이스트를 도포했으나 실장하는 전자부품의 리드측에 이 페이스트를 도포하여도 좋다.

다시 또 회로기판의 패드에 예비땜납을 형성함과 동시에, 전자부품의 리드에 도포한 상기 페이스트를 가열하여 리드표면에 예비땜납층을 형성하고, 다음으로 회로기판의 패드이던가 전자부품의 리드의 적어도 일방에 용제를 도포한후, 가열하여 양자를 납땜할 수도 있다.

전자부품의 리드에 예비땜납을 형성하는 경우에도 상술한 땜납석출 반응을 이용하는 방법, 또는 무전해도금법을 적용하는 것이 바람직하다.

제2모양에 있어서는 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정, 이것을 가열함에 따라 패드위에 선택적으로 전자부품 실장에 필요한 양의 Sn-Pb 합금의 땜납층을 형성하는 공정, 그위에 용제를 도포하는 공정, 전자부품을 재치하는 공정, 가열에 의해 상기 땜납층을 용융시키고, 패드와 전자부품의 리드를 납땜하는 공정을 구비한 전자부품의 실장방법을 제공한다.

이 경우에, 용제는 전자부품의 리드표면에 도포할 수도 있고, 적어도 패드위의 땜납층 및 리드표면의 어느곳인가 한쪽에 도포되어 있으면 좋다.

이 방법은 땜납층의 형성방법은 상술한 방법과 같지만, 최초로 패드위에 납땜에 필요한 양의 페이스트를 얹어져 버리고, 그 페이스트에 의해 전자부품의 리드를 납땜하려고 하는 것으로 상술한 예비 페이스트를 실시하는 방법에 비해 공정단축을 꾀할 수가 있다.

또한, 이때 용제로서 무 할로겐 타입의 것을 사용하면, 이것에 의해 납땜후의 세정을 불필요로 하던지, 적어도 프레온(freon) 이외의 세정제로 용이하게 세정할 수 있다. 그러므로 오늘의 문제로 되어 있는 프레온에 의한 대기오염의 방지에 기여할 수 있다.

또 같은 회로기판에 0.5㎜이하의 미세피치의 패드배열부와 그것보다 피치가 굵은 패드배열부가 혼재하는 경우에는 다음과 같은 실장방법을 얻을 수도 있다.

우선 피치가 가는 패드배열부에는 상술한 방법으로 납땜에 필요한 예를들면 수십 ㎛의 두께의 땜납층을 형성하고, 피치가 굵은 패드배열부에는 미리 땜납으로서 5-10㎛ 정도의 땜납층을 형성한다. 다음으로 이 예비땜납을 실시한 패드배열부에는 땜납 페이스트를 인쇄하고 그 점착력으로 전자부품을 가고정한다. 그후, 리플로어로 등에 의해 가열하여 납땜을 행한다. 한편, 상술한 방법에서 납땜에 필요한 수십 ㎛의 두께의 땜납층을 형성한 패드부분에는 용제를 도포하고 이 용제의 점착력으로 전자부품을 가고정하고, 리플로어로등에 의해 가열하여 납땜을 행한다는 방법이다.

또 같은 회로기판에서 패드의 면적이나 배열피치가 다르기 때문에, 각각의 패드배열부에 의해 필요로 하는 땜납층의 두께가 크게 다를 경우가 있지만, 이 경우에는 각각의 패드배열부에 필요로 하는 두께에 따라 다른양의 페이스트 형상 조성물을 도포하고, 가열하면 각각의 패드배열부에 다른 두께의 땜납층을 형성할 수가 있다.

한편, 수십㎛의 두께로 형성한 땜납층은 경우에 의해서는 제2도에 그 단면을 도시한 바와같이, 단면이 반원형상으로 된다. 이와같은 경우, 이 땜납층위에 전자부품의 리드를 얹어도 용제의 첨착력만으로는 정확하게 가고정할 수 없다. 즉, 패드와 리드의 위치어굿남을 완전하게 방지할 수 없는 경우가 있다. 또한, 도면중, 참조부호 1은 절연기판, 2는 패드, 4는 땜납층이다.

이 문제를 회피하기에는 면적이나 피치가 작은 피치위에 두꺼운 땜납층, 예를들면 수십 ㎛ 두께의 땜납층을 석출시킨 후, 그 땜납층을 가열하면서 상면에서 가압하고, 땜납층의 상면을 평평하게 하는 처치를 실시하면 좋다. 또한, 이때 상기 땜납층의 두께나 폭에 따라서는 가열하면서 가압하는 방법도 유효하다. 이때의 가열온도는 석출한 땜납의 조성에 의해 다르지만 석출땜납의 변형온도보다 20-40℃ 낮은 온도영역으로 하는 것이 바람직하다. 또, 가압력 및 유지시간은 땜납층의 두께, 면적등에 의해 적의 선택된다. 이와같은 간단한 처리로 부품의 위치어긋남을 방지할 수가 있다.

그런데, 이 실장방법의 제1모양에서 전자부품을 실장하는 경우, 종래의 땜납 페이스트를 이용하는 경우보다 납땜온도를 낮게하는 것이 가능하다. 이것은 특히 Pb가 풍부한 고융점의 땜납을 사용하여 납땜을 행하는 경우에 의의가 있다.

예를들면 플래스틱으로 팩케이지되는 타입의 PGA(핀 그리드 어레이)나 멀티칩모듈에 있어서 팩케이지내에 탑재되는 IC 칩을 Pb가 풍부한 땜납으로 형성한 범프에서 상기 팩케이지내의 회로에 접합하는 경우, IC 칩측에 범프를 형성하는 것보다는 회로부측에 범프를 형성한 편이 IC 칩의 원료에 대한 제품비율에 영향을 주지않고 제조가 가능하게 되기 때문에, 제조코스트가 싼가격이 되는 장점을 기대할 수 있다. 그러나 회로기판측에 범프를 형성하는 방식은 회로기판이 Pb가 풍부한 고융점의 땜납층 형성에 전달할 수 있는 것이 아니면 안되기 때문에, 고내열성의 기판재료를 필요로 하고, 토탈코스트는 높은 것이 되어 버린다.

종래의 땜납 페이스트를 이용하는 방식에서는 납땜을 행하는 경우, 땜납의 융점보다 30-60℃온도를 높게 할 필요가 있다. 이것은 땜납을 용융시킴과 동시에, 땜납과 패드의 동과의 확산을 단시간에서 행하지 않으면 안되기 때문이다. 이것에 대해 본 발명의 방법에서는 상기 페이스트 형장 조성물중의 유기산 Pb와 Sn분말의 조성비를 적의 선택함으로써 완성되는 땜납층의 Sn/Pb비 여하를 묻지 않고 거의 같은 땜납분석온도로 행할 수가 있다. 예를들면 Pb가 많은 고융점 땜납의 경우에는 석출하여 형성되는 땜납의 융점보다도 꽤 낮은 온도에서 땜납층을 형성할수가 있다. 더구나, 그 땜납층을 형성하는 시점에서 땜납과 패드재료인 동과의 사이의 확산에 의해 금속간 화합물이 이미 형성되어 있기 때문에 그후, 그 땜납층을 이용하여 납땜을 행할 때는 종래기술인 전기도금법등에 있어서 필요로 되는, 후가열(예를 들면 Fusion) 등의 방법에 의한 금속간 화합물을 형성하기 위한 에너지를 필요로 하지 않는다. 그런즉 공정단축이 가능하게 되면 코스트의 저감에 도움이 된다.

또한, 본 발명에 따른 땜납층 형성방법 및 전자부품의 실장방법은 예를 들면 제1도에 도시한 바와같은 회로기판에 대하여 적용된다. 제1도중, 참조부호 1은 절연기판이며, 그위에 전자부품 실장용의 패드(2)가 형성되어 있다. 그리고, 실장하는 부품에 따라 패드(2)가 배열하고 있는 패드배열부(3)가 형성되어 있다.

실시예

이하, 본 발명의 실시예에 대해 설명한다

실시예 1

여기서는 땜납층 형성방법의 실시예를 나타낸다.

유기산 Pb 46%, 활성제 18%, Sn 분말 25%, 점도조정제 11%(중량5)를 혼합하여 점도 28만-29만 cps의 페이스트 형상 조성물을 얻었다. 이 페이스트 형상 조성물을 패드사이즈 026×2㎜, 패드배열피치 0.36㎜, 284핀 QFP 탑재용의 패드배열부에 두께 0.5㎜로 온통 발랐다. 그후, 이 회로기판을 215℃에 2분간 가열했다. 이때의 상황을 관찰한 결과, 액체형상이 된 페이스트 형상 조성물의 퍼짐은 작고, 액체가 패드배열부와 그 근방에 층형상에 괴이고, 그중에 Sn 분말이 침강하고 있는 상태에서 반응이 진행하고, 패드위에 서서히 땜납이 생성되어 가는 것이 확인되었다. 패드위에 형성된 땜납층은 평균 9-10㎛, 불균형 α=1-2㎛, 땜납조성은 Sn wt%에서 64-69%이고, 브리지의 발생은 없었다.

같은 방법으로 패드 배열 피치 0.15㎜의 패드배열부에 땜납층의 형성을 행한 결과, 브리지를 발생시키지 않고 땜납층을 형성할 수 있는 것을 알았다.

이것에 대해 종래의 핫 가스 레벨러 방식에서 같은 패드배열부에 브리지가 발생하지 않도록 땜납층을 형성했다. 얻어진 땜납층의 두께는 1-5㎛로 불균형이 크고, 두께의 얇은 부분은 금속간 화합물층이 노출하는 것이었다. 또 이것 이상의 두께를 겨냥하여 땜납도포량을 많게 하면 브리지가 많이 발생했다.

다음으로 양면 실장을 상정하여 동(銅) 면에 땜납층을 형성한 샘물에 대해 가열(1회째의 실장을 상정)하기 전과, 가열한 후(l회째의 실장에 계속하여 행해지는 그 이면부에 대한 2회째의 실장을 상정)의 땜납의 습윤성을 시험했다.

샘플은 다음과 같다.

A : 본 발명의 방법에 의해 땜납층을 형성한 것.

이것은 0.3㎜ 두께의 동판에 페이스트 형상 조성물(유기산 Pb 37%, 활성제 10%, Sn 분말 40%, 점도조정제 l3%의 조성)을 300㎛ 두께로 도포한 후, 220℃ 핫 페이스트상에서 2분간 가열하여 땜납층을 형성한 것이다.

B : 같은 동판에 핫 가스 레벨러방식에서 땜납층을 형성한 것.

C : 땜납층을 형성하지 않은 0.3㎜ 두께의 동판.

이 3종류의 샘플(각 5개)에 대해, 우선 가열전에 무 할로겐 타입 크림 땜납을 도포하고 가열하여 JISZ31970의 땜납 퍼짐성 시험을 행했다.

다음으로 상기 3종류의 샘플(각 5개)을 150℃ 열풍 건조기내에서 1시간 가열한 후에 같은 크림 땜납을 도포하고 같은 시험을 행했다.

결과는 표-1대로였다.

[표 1]

이와같이 본 발명에 의해 형성한 땜납층은 2회째의 부품실장을 상정하여 기판을 가열한후라도, 땜납퍼짐성(습윤성)이 양호하며, 양면실장용의 예비땜납으로 하여도 뛰어나 있는 것을 알았다.

실시예 2

여기에서는 제1모양에 따른 전자부품 실장방법의 실시예를 나타낸다.

유기산 Pb 46%, 활성제 18%, Sn 분말 25%, 첨도조정제 11%(중량%)를 혼합하여 점도 28만-29만 cps(센치 포이즈)의 페이스트 형상 조성물을 얻었다. 이 페이스트 형상 조성물을 패드사이즈 0.26×2㎜, 패드배열 피치 0.36㎜, 284핀 QFP 탑재용의 패드배열부에 두께 0.5㎜에 온통 발랐다. 그후, 이 회로기판을 215℃에 2분간 가열했다. 이것에 의해 패드위에 형성된 예비 땜납은 평균 9-10㎛, 불균형 α=l-2㎛, 땜납조성은 Sn 64-69중량%이며, 브리지의 발생이 없는 것이였다.

다음으로 이 예비땜납을 실시한 패드배열부상에 유기산 Pb 40%, 활성제 33%, Sn 분말 18.4%, 점도 조정제 85%로부터 되는 페이스트 형상 조성물을 온통 바르고, 그위에 리드피치 0.36㎜, 284핀 QFP를 가고정했다. 이것을 리플로어로를 통하여 215℃×30초, 220℃×2분의 조건에서 가열하여 땜납을 석출시켜서 땜납을 행했다. 그 결과, 브리지가 없는 양호한 패드와 리드와의 납땜상대를 얻을수가 있었다.

실시예 3

여기에서는 제2모양에 따른 전자부품 실장 방법의 실시예를 나타낸다.

실장하는 부품은 다음의 3종류이다.

QFP : 리드피치 0.65㎜ 100핀

전체치수 20×13㎜

칩부품 : 전체 42×7㎜

SOP : 리드퍼치 0.8㎜ 20핀

전체치수 9×8㎜

사용한 회로기판은 200×250㎜의 글라스 에폭시 기판으로 상기의 부품에 대응하는 패드를 형성한 것이다. QFP용의 패드치수는 0.5×2㎜, 칩부품용의 패드치수는 1.5×1.5㎜, SOP용의 패드치수는 1.2×0.8㎜이다.

사용한 페이스트 형상 조성물은 유기산 Pb 40%, 활성제 33%, Sn 분말 18.4%, 점도조정제 8.6%를 혼합한 것이다.

이 페이스트 형상 조성물을 한개의 패드 패턴에 대해 0.5-0.9g의 비율로 온통 바르고, 이어서 원적외선히터를 가열원으로 하는 리플로어로를 토하여 215℃×30초, 220℃×2분의 조건에서 가열하고, 땜납을 석출시켰다. 그결과 Sn 74중량%. 두께 30㎛의 땜납층이 형성되었다.

다음으로 이 위에 수용액 저항 10만 Ω·㎝ 이상의 로진계 용제(마이크로 솔더-F-40 : 하리마 화성(주)제작)를 도포하고, 그위에 상기 부품을 재치하고 리플로어로를 통하여 가열하고, 땜납을 용융시켜서 각 부품의 리드를 패드에 납땜했다.

그 결과, 브리지 및 땜납볼의 발생이 없는 납땜상태가 없어졌다. 또 납땜한 후, 세정을 행하지 않고, 회로기판상의 이온성 잔사의 유무를 오메가미터(미국 KENKO사 제작 모델 600)를 이용하여 측정한 결과는 0.1-0.3㎍ NaC1/sq.in으로 매우 양호하였다.

또한, 이 모양에서는 종래의 땜납 페이스트의 경우와는 다르며, 패드 및 그 부근에 침강한 Sn 분말의 양에 땜납 석출량이 의존한다. 구체적으로는 패드형상에 석출하는 땜납의 두께(H)와 패드의 폭(W)은 제3도에 도시한 바와같은 관계를 가지고 있다. 여기서, H=aW라 나타낸 경웨, 0.05a0.5인 것이 필요하며, 바람직하게는 0.1a0.3이다. 0.05a에서는 석출한 땜납의 일부 또는 복수부에 잘록해짐(땜납이 현저하게 작은 부분)이 발생하고, 땜납접합에 필요한 필릿(fillet)의 형성에 악영향을 미친다. 한편, a0.5에서는 땜납층의 일부 또는 수개소에 특기가 발생하고 전자부품의 리드가 그 돌기에 방해되어 어긋날 우려가 있다.

실시예 4

여기에서는 전자부품을 실장할 즈음에 Pb가 풍부한 땜납층을 형성하는 경우의 실시예를 나타낸다.

(1) 유기산 Pb 67%. 활성제 10%, Sn 분말 13%, 점도조정제 10%로 구성되는 페이스트 형상 조성물을 동(-) 패드위에 400-500㎛의 두께로 도포하고, 220℃에서 2분간 가열하여 땜납층을 형성했다. 이 땜납층의 두께는 8-10㎛, 조성은 Sn/Pb=2/8, 융점은 293℃이었다. 한편, 종래의 땜납크림을 사용하여 상기 땜납층을 형성하는 경우에는 본 발명의 220℃ 보다도 훨씬 높은 온도인 293℃ 이상으로 유지한 용융땜납(Sn/Pb=2/8) 중에 기판을 쪼일 필요가 있다. 그 결과 기판의 신뢰성이 크게 손상된다.

(2) 유기산 Pb 55%, 활성제 15%, Sn 분말 l3%, 점도조정제 17%로 구성되는 페이스트 형상 조성물을 동 패드위에 300-400㎛의 두께로 도포하고, 220℃에서 2분간 가열하여 땜납층을 형성했다. 이 땜납층의 두께는 4-8㎛, 조성은 Sn/Pb=3/7, 융점은 278℃였다. 종래의 땜납 페이스트를 사용하는 방법에서는 이 땜납조성의 경우 320℃ 정도로 가열할 필요가 있다.

또한, 상기 페이스트 형상 조성물의 유기산 Pb로서는 나프텐산 Pb, 로진산 Pb. 옥틸산 Pb, 올레인산 Pb, 스테아린산 Pb 등이, 활성제로서는 로진, 유기산, 알카놀아민, 아민산등이, 점도조정제로서는 캐스터왁스, 셀룰로스분말, 부틸카르비톨, 헥실카르비톨, 스쿠알렌등이, 각각 사용가능하다. 또 Sn 분말로서는 입경 80㎛이하, 바람직하게는 25㎛ 이하의 애터마이즈법에 의해 만들어진 공형상 분말로 산소함유량이 1500ppm 이하, 바람직하게는 1000ppm 이하의 것을 사용하면 좋다.

Claims

회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 상기 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 패드위에 선택적으로 Sn-Pb 합급의 땜납층을 석출시키는 공정을 가지고, 상기 석출반응은 가열됨에 따라 상기 페이스트 형상 조성물이 액체형상이 되었을때에 패드배열부상에 액체대기실이 형성되고, 또한, Sn 분말이 이 액체중에 침강하고 있는 상태로 진행하는 것을 특징으로 하는 회로기판의 패드로의 땜납층 형성방법.
제1항에 있어서, 상기 땜납층은 Pb가 풍부한 Sn-Pb 합금을 함유하고 있는 것을 특징으로 하는 회로기판의 패드로의 땜납층 형성방법.
회로기판의 패드위에 선택적으로 Sn-Pb 합금의 예비땜납을 형성하는 공정과, 상기 예비땜납위에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 이 페이스트 형상 조성물위에 전자부품을 재치하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 이 땜납합금에 의해 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제3항에 있어서, 상기 예비땜납은 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트를 도포하고, 이것을 가열함으로써 형성되는 것을 특징으로 하는 회로기판의 전자부품의 실장방법.
제3항에 있어서, 상기 예비땜납은 무전해 도금에 의해 형성되는 것을 특징으로 하는 회로기판의 전자부품의 실장방법.
제3항에 있어서, 상기 석출반응은 가열에 의해 상기 페이스트 형상 조성물이 액체 형상이 되었을때에, 패드배열부상에 액체대기실이 형성되고, 또한 Sn 분말이 이 액체의 안에 침강하여 있는 상태로 진행하는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제3항에 있어서, 상기 땜납합금은 Pb가 풍부한 Sn-Pb 합금을 함유하고 있는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
회로기판의 패드위에 선택적으로 Sn-Pb 합금의 예비땜납을 형성하는 공정과, 상기 패드의 납땜할 전자부품의 리드에 유기산 Pb와 Sn 분말을 함유하는 패이스트 형상 조성물을 도포하는 공정과, 상기 예비땜납위에 상기 전자부품을 재치하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 이 땜납합금에 의해 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제8항에 있어서, 상기 예비땜납은 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트를 도포하고, 이것을 가열함으로써 형성되는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제8항에 있어서, 상기 예비땜납은 무전해 도금에 의해 형성되는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제8항에 있어서, 상기 석출반응은 가열에 의해 상기 폐이스트 형상 조성물이 액체형상이 되었을때에, 패드 배열부상에 액체대기실이 형성되고, 또한 Sn 분말이 이 액체의 안으로 침강하여 있는 상태로 진행하는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제8항에 있어서, 상기 땜납합금은 Pb가 풍부한 Sn-Pb 합금을 함유하고 있는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
회로기판의 패드위에 선택적으로 Sn-Pb 합금의 예비땜납을 형성하는 공정과, 상기 패드에 납땜할 전자부품의 리드에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 예비땜납층을 형성하는 공정과, 상기 패드위의 예비땜납의 위 및 상기 리드에 형성된 예비땜납층 위의 적어도 한쪽에 용제를 도포하는 공정과, 상기 패드위에 상기 전자부품을 재치하는 공정과, 상기 패드위의 예비땜납 및 상기 리드에 형성된 예비땜납층을 가열하여 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제13항에 있어서, 상기 패드위의 예비땜납은 회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트를 도포하고, 이것을 가열함으로써 형성되는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제13항에 있어서, 상기 패드위의 예비땜납은 무전해 도금에 의해 형성되는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제13항에 있어서, 상기 석출반응은 가열에 의해 상기 페이스트 형상 성형물이 액체형상이 되었을때에 패드배열부상에 액체대기실이 형성되고, 또한 Sn 분말이 이 액체안으로 침강하여 있는 상태로 진행하는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제13항에 있어서, 상기 땜납합금은 Pb가 풍부한 Sn-Pb 합금을 함유하고 있는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
회로기판의 패드배열부에 유기산 Pb와 Sn 분말을 함유하는 페이스트 형상 조성물을 도포하는 공정과, 상기 페이스트 형상 조성물을 가열하여 땜납합금 석출반응을 발생시키고, 폐드위에 전자부품을 실장하는데 필요한 양의 Sn-Pb 합금의 땜납층을 형성하는 공정과, 상기 땜납층의 위 또는 상기 패드에 납땜할 전자부품의 리드위에 용제를 도포하는 공정과, 상기 패드위에 상기 전자부품을 재치하는 공정과, 상기 땜납층을 가열하여 상기 패드와 상기 전자부품의 리드를 납땜하는 공정을 가지는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제18항에 있어서, 상기 석출반응은 가열에 의해 상기 페이스트 형상 조성물이 액체형성이 되었을때에 패드배열부상에 액체대기실이 형성되고, 또한 Sn 분말이 이 액체의 안으로 침강하여 있는 상태로 진행하는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제18항에 있어서, 상기 용제는 무 할로겐타입인 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제18항에 있어서, 상기 땜납합금은 Pb가 풍부한 Sn-Pb 합금을 함유하고 있는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제18항에 있어서, 또한 상기 땜납층을 형성한 후 전자부품 재치전에 땜납층을 상면에서 가압하여 평탄화하는 공정을 가지고 있는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.
제22항에 있어서, 상기 가압공정은 땜납층을 가열하면서 행하는 것을 특징으로 하는 회로기판으로의 전자부품의 실장방법.