JPH03171792A - 回路基板のパッドへの半田層形成方法 - Google Patents

回路基板のパッドへの半田層形成方法

Info

Publication number
JPH03171792A
JPH03171792A JP1309056A JP30905689A JPH03171792A JP H03171792 A JPH03171792 A JP H03171792A JP 1309056 A JP1309056 A JP 1309056A JP 30905689 A JP30905689 A JP 30905689A JP H03171792 A JPH03171792 A JP H03171792A
Authority
JP
Japan
Prior art keywords
solder layer
pad
solder
powder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1309056A
Other languages
English (en)
Inventor
Kenichi Fuse
憲一 布施
Takao Fukunaga
福永 隆男
Masanao Kono
河野 政直
Hisao Irie
久夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Harima Chemical Inc
Original Assignee
Furukawa Electric Co Ltd
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Harima Chemical Inc filed Critical Furukawa Electric Co Ltd
Priority to JP1309056A priority Critical patent/JPH03171792A/ja
Priority to CA002030865A priority patent/CA2030865C/en
Priority to US07/618,031 priority patent/US5118029A/en
Priority to MYPI90002101A priority patent/MY104547A/en
Priority to DE69020696T priority patent/DE69020696T2/de
Priority to EP90122853A priority patent/EP0430240B1/en
Priority to ES90122853T priority patent/ES2077004T3/es
Priority to CN90110296A priority patent/CN1052765A/zh
Priority to BR909006101A priority patent/BR9006101A/pt
Priority to KR1019900019662A priority patent/KR0124924B1/ko
Publication of JPH03171792A publication Critical patent/JPH03171792A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板のパッド上に半田層を形成する方法
に関するものである. 〔従来技術とその課題〕 回路基板に電子部品を実装する場合には、回路基板のパ
ッドの酸化を防止し、部品実装時の半田ぬれ性を高める
ために、まずパッド上に薄い半田層を形或することが行
われている.この薄い半田層を形成する方法としては従
来、ホットガスレベラ一方式、電気メッキ方式などがあ
る.ホットガスレベラ一方式は、回路基板を溶融半田中
に浸漬して引き上げ、パッド配列部に半田を付着させた
後、半田が固化しないうちにホットガスを吹き付けて、
パッド上およびパッド間の余分な半田を吹き飛ばして、
バンド上だけに薄い半田層を形威する方法である。
しかしこの方法は、原理的に半田層の厚さを一定にコン
トロールすることが難しく、半田層の厚さに大きなバラ
ツキが生じやすい.特にバンド配列ピッチが小さくなる
とブリッジ(バッド間に半田が跨がること)が生じやす
くなるので、半田層の厚さを薄くする必要があるが、半
田層の厚さのバラッキにより厚さ1〜2μ謡以下の部分
ができると、銅箔と半田層との間に生じるCusSns
なとの金属間化合物層が表面に露出して酸化を起こし、
このため後工程で部品を実装するときに半田ぬれ性が大
幅に低下するという問題がある。
また電気メッキ方式は、ファインパターンに半田層を形
成できる利点はあるが、電気メッキのみでは銅箔と半田
を結合する金属間化合物が形威されないため、電気メッ
キ後、加熱溶融させる必要があり、このときレジストの
ふくれやブリフジが発生しやすい.またコストがホント
ガスレベラ一方式の2倍程度になる。
ところで回路基板の両面に部品を実装する場合には、ま
ず両面のパッドに半田層を形威し、次いで片面ずつ部品
を実装することになる(両面同時に部品実装できないた
め)が、後から部品を実装する方の面は、先に反対側の
面に部品を実装するときにリフロー炉で高温に加熱され
るため、そのとき半田層の薄すぎる部分があると、その
部分に酸化が起こり、後から部品を実装するときに半田
のぬれ性が悪化することが多い。
〔課題の解決手段とその作用〕
本発明の目的は、回路基板のパッド上に、加熱されても
金属間化合物が露出しない程度の比較的厚い半田層を一
様な厚さで形成する方法を提供することにある。
本発明者等は先に、回路基板のバンド配列部に、有機酸
pbとSn粉とを含むペースト状組成物を塗布し、加熱
することにより、パッド上に選択的にSn−Pb合金の
半田層を析出させる方法を提案した(特開平1−157
796号公[)。本発明は、この方法で半田層を析出さ
せるものであるが、その場合に、上記加熱によりペース
ト状組戊物が液状になったときに、バンド配列部上にS
n粉が沈降した液体溜まりが生じるようにし、Sn粉が
液体によって覆われている状態で、半田析出反応を進行
させることを特徴とするものである。
このようにすると、パッド配列ピッチ0 . 5mm以
下の微細なパターンにブリッジを生じさせることなく、
比較的厚い半田層を一様な厚さで形成できることを見出
したものである. 一般に回路基板のパッドに溶融半田を接触させて半田層
を形成する際には、銅箔よりなるパソドの表面にCuと
Snの化合物層(一般にCISn、Cu5S++4で表
される金属間化合物)が1〜2μm程度の厚さに形威さ
れる.従ってこの化合物層が表面に露出しないようにす
るには、半田を5μ−以上の厚さにつけることが望まし
い. 従来の半田層形成がSn−Pb合金の再溶融による半田
付けであるのに対し、本発明は、Sn粉と有機酸pbを
含む高温溶液中での、Snとpbのイオン化傾向の違い
によって起こるSnとpbの置換によるpbO系中への
析出、ならびに析出したpbとSn粉との原子レベルで
の溶融によるSn−Pb合金化を原理とするものである
.半田の再溶融は一般に使用されているクリーム半田の
場合、温度を上げていくと殆ど瞬時に起こり、溶融半田
が表面張力で盛り上がるような状態になるが、本発明の
方法では反応に時間がかかるため半田の生戒がゆっくり
であり、一様な厚さの半田層を形成するのに適している
. 材料としては、半田合金形或のための有機酸Pbおよび
Sn粉と、活性化を7助けるために加えられるIJIま
たはm数種のロジンおよびアミン類と、これらの配合物
をペースト状に保つための粘度調整剤を主たる戒分とし
、これらを混練し、常温にてペースト状体とする.これ
を回路基板のバンド配列部上にベタ塗りで塗布し、これ
を加熱し、パッド上に選択的に半田を析出させるもので
ある。
このプロセスにおいて重要なことは、加熱によりペース
ト状&Il或物が液状になったときに、パッド配列部上
にSn粉が沈降した液体溜まりが生じるようにし、Sn
粉が液体によって覆われている状態で、半田析出反応を
進行させることである。
これは、上記ペースト状組成物は加熱されると粘度が著
しく低下し、粘度が低くなりすぎると、液体がパッド配
列部近傍に大きく広がってしまい、その結果としてSn
粉に対する有機酸pbO量が不足し、十分な量の半田が
得られなくなるからである.多少の広がりは差し支えな
いが、Sn粉がバンド配列部上に多く沈降し、その上を
融けた液体が覆っている状態を保つことが、5μm以上
の比較的厚い半田層を一様な厚さに形威するポインk7
’ふス また半田析出のメカニズムは、有機酸pbからSnとの
置換により離れたpbがSnと衝突して合金化すること
であるから、この衝突の機会が析出量の律速条件となる
.このためパッド配列部上に沈降したSn粉は反応に際
し、液状となった有機酸pbおよびロジン類によって完
全に包囲されている状態をつくることが望ましい. 〔実施例〕 以下、本発明の実施例を説明する。
有機酸Pb46%、活性剤18%、Sn粉25%、粘度
調整剤11%(重量%)を混合して粘度28万〜29万
cpsのペースト状組成物を得た。このペースト状組成
物を、パッドサイズ0.26X 2mm,パッド配列ビ
ソチ0.36+u+, 284 ピンQFP搭載用のパ
ッド配列部に、厚さ0.5+++mにベタ塗りした。そ
の後、この回路基板を215℃にて2分間加熱した。こ
のときの状況を観察した結果、液状になったペースト状
組成物の広がりは少なく、液体がパッド配列部とその近
傍に層状に溜まり、その中にSn粉が沈降している状態
で反応が進行し、パッド上に徐々に半田が生威されてい
くことが確認された.パッド上に形威された半田層は平
均9〜10 it wa sバラツキσ=1〜2μ請、
半田組戒はSnwt%で64〜69%であり、プリッジ
の発生はなかった。
同様の方法で、パッド配列ピッチ0.15問のパッド配
列部に半田層の形成を行った結果、ブリフジを発生させ
ずに半田層を形成できることが分かった. これに対し従来のホットガスレベラ一方式で、同じバン
ド配列部にプリンジが発生しないように半田層を形成し
た。得られた半田層の厚さは1〜5μmでバラツキが大
きく、厚さの薄い部分は金属間化合物層が露出するもの
であった。またこれ以上の厚さを狙って半田塗布量を多
くするとプリッジが多発した. 次に両面実装を想定して、銅面に半田層を形威したサン
プルにつき、加熱(1回目の実装を想定)する前と、加
熱した後の半田のぬれ性を試験した. サンプルは次のとおりである。
A:本発明の方法により半田層を形威したもの.これは
0.31厚の銅板に、ペースト状組戒物(有機酸Pb3
7%、活性剤10%、So粉40%、粘度調整剤13%
、の組戒)を300μ−厚に塗布した後、220℃ホン
トプレート上で2分間加熱して半田層を形威したもので
ある。
B:同じ銅板にホットガスレベラ一方式で半田層を形威
したもの. C:半田層を形威しない0.3mm厚の銅板.この3種
のサンプル(各5個)につき、まず加熱前に、ノンハロ
ゲンタイプクリーム半田を塗布し、加熱して、JIS 
Z3197の半田広がり性試験を行った. 次に上記3種のサンプル(各5個)を、150℃熱風乾
燥器内で1時間加熱した後に、同じクリーム半田を塗布
し、同じ試験を行った. 結果は表−1のとおりであった. 表−1 このように本発明により形威した半田層は、1回目の部
品実装を想定した加熱を行った後においても、半田広が
り性(ぬれ性)が良好であり、両面実装用の予備半田と
しても優れていることが分かる. 〔発明の効果〕

Claims (1)

    【特許請求の範囲】
  1. 1.回路基板のパッド配列部に、有機酸PbとSn粉と
    を含むペースト状組成物を塗布し、加熱することにより
    、パッド上に選択的にSn−Pb合金の半田層を析出さ
    せる方法において、上記加熱によりペースト状組成物が
    液状になったときに、パッド配列部上に液体溜まりが生
    じるようにし、Sn粉がその液体の中に沈降している状
    態で、半田析出反応を進行させることを特徴とする回路
    基板のパッドへの半田層形成方法。
JP1309056A 1989-11-30 1989-11-30 回路基板のパッドへの半田層形成方法 Pending JPH03171792A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP1309056A JPH03171792A (ja) 1989-11-30 1989-11-30 回路基板のパッドへの半田層形成方法
CA002030865A CA2030865C (en) 1989-11-30 1990-11-26 Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
US07/618,031 US5118029A (en) 1989-11-30 1990-11-26 Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
MYPI90002101A MY104547A (en) 1989-11-30 1990-11-27 Method of forming a solder layer on pad board of a circuit board and method of mounting an electron circuit board.
DE69020696T DE69020696T2 (de) 1989-11-30 1990-11-29 Verfahren zum Montieren eines elektrischen Bauteils auf einer Leiterplatte.
EP90122853A EP0430240B1 (en) 1989-11-30 1990-11-29 Method of mounting an electric part on a circuit board
ES90122853T ES2077004T3 (es) 1989-11-30 1990-11-29 Metodo de montaje de un componente electronico sobre una placa de circuito impreso.
CN90110296A CN1052765A (zh) 1989-11-30 1990-11-30 在电路板的焊盘上形成焊料层的方法以及在电路板上安装电子零件的方法
BR909006101A BR9006101A (pt) 1989-11-30 1990-11-30 Processo de formar uma camada de solda sobre as superficies de montagem de uma placa de circuito e processo de montar partes eletronicas sobre uma placa de circuito
KR1019900019662A KR0124924B1 (ko) 1989-11-30 1990-11-30 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309056A JPH03171792A (ja) 1989-11-30 1989-11-30 回路基板のパッドへの半田層形成方法

Publications (1)

Publication Number Publication Date
JPH03171792A true JPH03171792A (ja) 1991-07-25

Family

ID=17988348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309056A Pending JPH03171792A (ja) 1989-11-30 1989-11-30 回路基板のパッドへの半田層形成方法

Country Status (1)

Country Link
JP (1) JPH03171792A (ja)

Similar Documents

Publication Publication Date Title
JP3996276B2 (ja) ソルダペースト及びその製造方法並びにはんだプリコート方法
KR0124924B1 (ko) 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법
DE69710089T2 (de) Druckfähige zusammensetzungen und deren auftragung auf dielektrische oberflächen für die herstellung von gedruckten leiterplatten
JPS62179889A (ja) クリ−ムはんだ
US20150072165A1 (en) Bonding member
KR0177185B1 (ko) 브리지 발생을 감소시키기 위한 납땜방법
US5551628A (en) Solder-coating method, and solder paste suitable for use therein
JP3537871B2 (ja) はんだコートおよびその形成方法
US6423154B1 (en) Solder-coating method, and solder paste suitable for use therein
JPH03171792A (ja) 回路基板のパッドへの半田層形成方法
KR100203997B1 (ko) 땜납석출용 조성물 및 이조성물을 사용한 장착법
JP3362079B2 (ja) はんだ粉末定着方法
JPH02310991A (ja) 電子部品表面実装方法
JPH0596396A (ja) クリーム半田
JPH06216507A (ja) はんだプリコート回路基板
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JPH04174593A (ja) 回路基板への電子部品実装方法
JP3287855B2 (ja) 回路パターンの被覆方法
JP2975114B2 (ja) 半田析出用組成物およびそれを用いた実装方法
JP2004283841A (ja) ソルダペーストおよびソルダペースト用はんだ粉末の被覆方法
JPH0124599B2 (ja)
JPH0857680A (ja) クリームはんだ組成物及びそれを用いたはんだ付け方法
JPH05259629A (ja) 半田コートプリント回路基板の製造方法
JPH04300088A (ja) 低融点ハンダ析出用組成物及び低融点ハンダプリコート回路基板の製造方法
JPH0936531A (ja) リード部品の実装方法