JPH04174593A - 回路基板への電子部品実装方法 - Google Patents

回路基板への電子部品実装方法

Info

Publication number
JPH04174593A
JPH04174593A JP2325298A JP32529890A JPH04174593A JP H04174593 A JPH04174593 A JP H04174593A JP 2325298 A JP2325298 A JP 2325298A JP 32529890 A JP32529890 A JP 32529890A JP H04174593 A JPH04174593 A JP H04174593A
Authority
JP
Japan
Prior art keywords
solder
pad
paste
circuit board
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2325298A
Other languages
English (en)
Other versions
JP2795535B2 (ja
Inventor
Kenichi Fuse
憲一 布施
Takao Fukunaga
福永 隆男
Masanao Kono
河野 政直
Hisao Irie
久夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Harima Chemical Inc
Original Assignee
Furukawa Electric Co Ltd
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Harima Chemical Inc filed Critical Furukawa Electric Co Ltd
Priority to JP2325298A priority Critical patent/JP2795535B2/ja
Publication of JPH04174593A publication Critical patent/JPH04174593A/ja
Application granted granted Critical
Publication of JP2795535B2 publication Critical patent/JP2795535B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 発明肋は、回路基板への電子部品の実装方法に関するも
のである。
〔従来技術〕
従来、回路基板に電子部品を表面実装する場合には、ま
ず回路基板のパッド上にホットガスレベラー法等により
薄い予備半田を形成し、次いで予備半田を形成した各パ
ッド毎に印刷方式により所定量のクリーム半田を塗布し
、その上に電子部品を載置した後、全体をリフロー炉等
で加熱することによりクリーム半田を溶融させてパッド
 (電子部品を実装するスルーホールを含む。以下同じ
)と電子部品のリード(電極を含む。以下同じ)とを半
田付けする、という方法がとられている。
〔課題〕
しかし最近、電子機器の軽薄短小化の要求から、電子部
品のリードピッチは0.8mm、 0.65mm、 0
.5tr+mと微細化されてきており、さらに0.36
mm、 0.3mm、0.15闘などの検討も進とられ
ている。クリーム半田をパッド毎に印刷する従来の実装
方法では、リードピッチが0.51程度までは一応対応
できるものの、それ以下になると、隣合うパッド間に半
田のブリッジが発生しやすくなり、部品実装ができなく
なる。このため微細ピッチに対応できる実装方法の開発
が求められている。
また従来の実装方法では、半田付けが終了したあと、ク
リーム半田の残渣をフロンで洗浄する工程が必要である
が、このフロンの使用が環境問題になっている折から、
フロンを使用せずに洗浄できる或いは洗浄を必要としな
い半田付は方法の開発が望まれている。
〔課題の解決手段とその作用〕
本発明は、上記のような課題を解決した電子部品の実装
方法を提供するものである。
発明胡者等はさきに、回路基板のパッド配列部に、有機
酸PbとSn粉とを含むペースト状組成物を塗布し、加
熱することにより、パッド上に選択的にSn−Pb合金
の半田層を析出させる方法を提案したく特開平1−15
7796号公報)。本発明はこの方法を利用するもので
ある。
本発明により提供される一つの電子部品実装方法は、回
路基板のパッド配列部に、有機it!PbとSn粉とを
含むペースト状組成物を塗布し、加熱することにより、
パッド上に選択的にSn−Pb合金の予備半田を形成す
る工程、その上にさらに有機酸pbとSn粉とを含むペ
ースト状組成物を塗布する工程、その上に電子部品を載
置する工程、加熱によりペースト状組成物から析出する
半田によってパッドと電子部品のリードとを半田付けす
る工程からなるものである。
従来の半田付けは半田の再溶融によるものであるが、半
田の再溶融は温度を上げていくと殆ど瞬時のうちに起こ
り、半田が溶融してパッド上に広がっていく時間よりも
半田が全部溶融する時間の方が短いた約1パツド上で溶
融した半田が表面張力で盛り上がり、表面張力の限界を
越えてダレを起こす結果、微細パターンではブリッジが
発生しやすくなるのである。
かつクリーム半田中のフラックス成分は加熱されると液
状化してパッド間に流れ込む。この時、−緒に流れ込ん
だ半田粒子がパッド間で一瞬の間に溶融し、ブリッジを
起こす原因となる。
これに対し本発明は、Sn粉と有awpbを含む高温溶
液中での、Snとpbのイオン化傾向の差によって起こ
るSnとPbの置換によるPbの系中への析出、並びに
析出したpbとSn粉との原子レベルでの溶融によるS
n−Pb合金化を原理とするもので、Snとpbの置換
反応およびSnn粉粒粒毎合金化に時間がかかるため、
従来技術の場合に比して半田析出がはるかにゆっくりと
行われる。さらに反応が高温下で行われるためパッド表
面においては、その上に析出したSn−Pb合金半田は
直ちにパッドの材料であるCuと反応してCuaSn、
 Cu5Sn5などの金属間化合物を形成する。これに
続いてこの金属間化合物層上に析出してきたSn−Pb
合金半田がこの化合物層と化学的な結合力を有しながら
半田層を形成していく。
そして従来方法との最も大きな違いは、前記半田層の形
成に際して、従来のクリーム半田においては、前述のよ
うに各半田粒子が一瞬に、しかもすべて均一な時間で溶
融し、半田層を形成するのに対して、本発明においては
、半田としてパッド上に析出するまでの時間がバラエテ
ィ−に冨む多くの微細な半田粒子がパッド上に析出し、
しかる後近傍にあるこれら半田粒子同士が互いに拡散し
合いながら一体化してパッド上に半田層を形成する。す
なわち従来方法の場合よりも時間をかけて半田層を形成
する。
加えて、本発明の場合、仮にパッド間に半田粒子が析出
しても、それらの粒子はその組織がバラエティ−に富む
ため、従来のクリーム半田のように一瞬に溶融し一体化
し難い。
以上の点から本発明の方法によれば、パッド間にブリッ
ジを紀こし難い。
またパッドの近く又はパッドの間にあるSn粉に衝突し
たpbは、そこでSn粉レベルの大きさでSn−pb金
合金形成するが、これがパッド上に析出した半田部に吸
い客せられて、パッド上に吸収される。
このようにして0.5mm以下の微細ピッチでもブリッ
ジを生じさせることなく半日付けが可能となるのである
なおペースト状組成物から半田を析出させる場合には、
加熱によりペースト状組成物が液状になったときに、パ
ッド配列部上にSn粉が沈降した液体溜まりが生じるよ
うにし、Sn粉が液体によって覆われている状態で、半
田析出反応を進行させることが望ましい。これは、上記
ペースト状組成物は加熱されると粘度が著しく低下し、
粘度が低くなりすぎると、液体がパッド配列部近傍に大
きく広がってしまい、その結果としてSn粉に対する有
機酸Pbの量が不足し、十分な量の半田が得られなくな
るからである。多少の広がりは差し支えないが、Sn粉
がパッド配列部上に多く沈降し、その上を融けた液体が
覆っている状態を保つことが、比較的厚い半田層を−様
な厚さに形成するポイントである。このようにして予備
半田層を形成したら、この予備半田層上にさらに有機酸
pbとSn粉とを含むペースト状組成物を塗布し、続い
てその上に電子部品を載置し、加熱することによりパッ
ドと電子部品のリードとを半田付けする。
本発明により提供されるもう一つの電子部品実装方法は
、回路基板のパッド配列部に、有機酸PbとSn粉とを
含むペースト状組成物を塗布し、加熱することにより、
パッド上に選択的に電子部品実装に必要な量のSn−P
b合金の半田層を形成する工程、この半田層上または電
子部品のリード表面上の少なくとも一方にフラックスを
塗布する工程、その上に電子部品を載置する工程、加熱
により前記半田層を溶融させ、パッドと電子部品のリー
ドとを半田付けする工程からなるものである。
この方法は、半田層の形成の仕方は前述の方法と同じで
あるが、最初にパッド上に半田付けに必要な量の半田を
載せてしまい、その半田によって電子部品のリードを半
田付けしようとするもので、前述の予備半田層を形成す
るものに比して、工程短縮を図ることができる。なお、
この際にフラックスとしてノンハロゲンタイプのフラッ
クスを使用すれば、これによって半田付は後の洗浄を不
要にするか、少なくともフロン以外の洗浄剤で容易に洗
浄できる。それ故今日問題となっているフロンによるオ
ゾン層破壊防止に寄与できる。
また同じ回路基板に0.5mm以下の微細ピッチのパッ
ド配列部と、それよりピッチの粗いパッド配列部とが混
在する場合には、次のような実装方法をとることもでき
る。
まずピッチの細かいパッド配列部には、前述のような方
法で半田付けに必要な例えば数十μmの厚さの半田層を
形成し、ピッチの粗いパッド配列部には予備半田として
5〜10μm程度の半田層を形成する。この予備半田を
施したパッド配列部にはクリーム半田を印刷し、その粘
着力で電子部品を仮固定する。その後リフロー炉などに
より加熱して半田を溶融させ、半田付けを行う。一方、
半田付けに必要な数十μmの厚さの半田を厚付けしたパ
ッド配列部にはフラックスを塗布し、その粘着力で電子
部品を仮固定し、リフロー炉などを通して半田付けを行
う。
また同じ回路基板で、パッドの面積や配列ピッチが異な
るため、個々のパッド配列部によって必要とする半田層
の厚さが大きく異なる場合があるが、この場合には、個
々のパッド配列部に必要とする厚さに応じた異なる量の
ペースト状組成物を塗布し、加熱すれば、個々のパッド
配列部に異なる厚さの半田層を形成することができる。
一方、数十μmの厚さに形成した半田層は、場合によっ
ては図−1にその断面を示すごとく、カマボコ型となる
。このような場合、この半田層3上に電子部品のリード
を載せても、フラックスの粘着力だけでは正確に仮固定
できない。すなわちパッドとリードとの位置ずれを完全
に防止できない場合がある。なお図−1において、1は
絶縁基板、2はパッドである。
この問題を回避するには、面積やピッチの小さいパッド
上に厚い半田層、例えば数十μm厚の半田層を析出させ
た後、その半田層を上面から加圧し、半田層の上面を平
らにする処置を施すとよい。
なお、この際、前8己半田層の厚さや幅によっては加熱
しながら加圧する方法も有効である。このときの加熱温
度は析出した半田の組成によって異なるが、析出半田の
変形温度より20〜40℃低い温度領域とすることが好
ましい。また加圧力および保持時間は半田層の厚さ、面
積等により適宜選定される。このような簡単な処理で部
品の位置ズレを防止することができる。
〔実施例〕
以下、本発明の実施例を説明する。
(1)請求項1の発明の実施例 有機酸Pba6%、活性剤18%、Sn口粉5%、粘度
調整剤11%(重量%)を混合して、粘度28万〜29
万cps (センチポイズ)のペースト状組成物を得た
このペースト状組成物を、パッドサイズ0.26X2m
m、パッド配列ピッチ0.36mm、  284ビンQ
FP搭載用のパッド配列部に、厚さ 0.5mmにベタ
塗りした。その後、この回路基板を215℃にて2分間
加熱した。これによってパッド上に形成された予備半田
は平均9〜10μm、バラツキσ=】〜2μm、半田組
成はSn64〜69重量%であり、ブリッジの発生のな
いものであった。
次にこの予備半田を施したパッド配列部上に、有機酸P
b40%、活性剤33%、S0粉18,4%、粘度調整
剤8.6%からなるペースト状組成物をベタ塗りし、そ
の上にリードピッチ0.36mm、  284ビンQF
Pを仮固定した。これをリフロー炉に通し、215℃×
30秒、220℃×2分の条件で加熱して、半田を析出
させ半田付けを行った。
その結果、ブリッジのない良好なパッドとIJ−ドとの
半田付は状態を得ることができた。
(2)請求項2の発明の実施例 実装する部品は次の3種である。
QFP:リードピッチ0.65mm  100ピン全体
寸法20 X 13mm チップ部品:全体寸法4.2X7m+n5OP :リー
ドビッテ0.8mm  20ビン全体寸法9x3mm 使用した回路基板は、200X250 mmのガラスエ
ポキシ基板で、上記の部品に対応するパッドを形成した
ものである。QFP用のパッド寸法は0.5X21+1
111.チップ部品用のパッド寸法は1.5X1.5m
m、SOP用のパッド寸法は1.2X0.8mmである
使用したペースト状組成物は、有機酸PMO%、活性剤
33%、Sn口粉8.4%、粘度調整剤8.6%を混合
したものである。
このペースト状組成物を1つのパッドパターンにつき0
.5〜0.9gの割合でベタ塗りし、次いで遠赤外線ヒ
ーターを加熱源とするりフロー炉に通して215℃×3
0秒、220℃×2分の条件で加熱し、半田を析出させ
た。その結果、Sn74重量%、厚さ30μmの半田層
が形成された。
次に、この上に水溶液抵抗10万Ω・cm以上の弱活性
フラックス(マイクロソルダー:F−40ハリマ化成■
製)を塗布し、その上に前記部品を載置し、リフロー炉
に通して加熱し、半田を溶融させて、各部品のリードを
パッドに半田付けした。
その結果、ブリッジおよび半田ボールの発生のない半田
付は状態が得られた。また半田付けした後、洗浄を行わ
ずに、回路基板上のイオン性残渣のを無をオメガメータ
ー(米国KENKO社製 モデル600)を用いて測定
した結果は、01〜0,3μgNaC1/sq、 in
で、非常に良好であった。
なおこの実施例では、従来のクリーム半田の場合とは異
なり、パッドおよびその付近に沈降したSn粉の量に析
出する半田量が依存する。それ故、パッド上に析出する
半田層の厚さH(最大値)と、パッドの幅W(図−1参
照)との間には関連性がある。
本発明者等は種々検討した結果、図−2のように、両者
の間にはH=aWの関連性が見出され、特にこのaが0
.05< a <0.5 、好ましくは0.1≦a≦0
.3のとき、部品実装にとって最適な半田層を形成でき
ることを見出した。
ここで0.05>aであると、析出した半田層の一部ま
たは複数箇所にくびれ(半田が著しく少ない部分)が発
生し、部品実装に必要なフィレットの形成が困難になる
一方a>0.5の場合には、析出した半田層の一部また
は複数箇所に突起が生じ、部品実装の際、部品のリード
がこの突しに邪魔されて位置ずれを起こし易く、正確な
部品実装が行い難いという問題がある。
以下に前記関係式において0.1≦a≦0.3の条件を
満たす半田層を形成し、この半田層上にフラックスを塗
布して部品を実装した例を示す。
まず実装する部品としてリードピッチ0.5mm。
288ピンのQFPと、これを搭載するものとして[W
=270μm1長さ1mmのパッドを有する回路基板を
用意した。次に、このパッド上に前述した請求項2の方
法を用いて厚さH−56μmの半田層を形成した。この
半田層の組成はSnが68〜71重量%である。
続いて、前記半田層上に表−1に示す物理特性を有する
フラックスを約50μm厚にて塗布し、かつこの上に前
記288ピンQFPの各リードを固定した。なお、この
フラックスの塗布厚は10μm以上、150μm以下で
あることが好ましい。特に50〜100μmが最適であ
る。
その理由は、10μm以下であると均一厚に塗布するこ
とが困難であり、150μm以上であると載置した電子
部品が動き易いたとである。すなわち厚く塗布されたフ
ラックスは移動し易く、それに伴って載置した電子部品
も動き易くなる。
加えて、このフラックスには電子部品のりペア性(実装
に失敗した場合、再度実装し直すときのやり易さ)を考
慮して、ガラス転移点が60〜65℃の熱可塑系フラッ
クスを使用した。
表−1 しかる後、これを図−3に示す加熱条件にて加熱し、パ
ッドに部品のリードを半田付けした。なお実装した部品
のリードの幅は180μmである。
このようにして半田付けしたものについて、半田部の接
合強度を調べた。この結果を表−2に示す。この表が示
すように、きわめて良好な接合結果が得られた。
表−2 ところで、本発明の請求項1の方法で電子部品を実装す
る場合、従来のクリーム半田を用いる場合より予備半田
層形成温度を低くすることが可能である。このことは特
にPb1Jツチな高融点の半田を使用して予備半田層を
形成する場合に有意義である。
例えばプラスチックでパッケージされるタイプのPGA
 (ビングリッドアレー)やマルチチップモジュールに
おいて、パッケージ内に搭載されるICチップをPbリ
ッチな半田で形成したバンプで前記パッケージ内の回路
に接合する場合、ICチップ側にバンプを形成するより
は回路部側にバンプを形成した方が、ICチップの歩留
りに影響を与えずに製造が可能になるため、製造コスト
が安価になるメリットが期待できる。しかし回路基板側
にバンプを形成する方式は、回路基板が、Pbリッチな
高融点の半田層形成に耐え得るものでなければならない
ため、高耐熱性の基板材料を必要とし、トータルコスト
は高いものになってしまう。
従来のクリーム半田を用いる方式では、半田付けを行う
場合、半田の融点より30〜60℃温度を高くする必要
がある。これは半田を溶融させると同時に、半田とパッ
ドの銅との拡散を短時間で行わなければならないからで
ある。これに対し本発明の方法では、前記ペースト状組
成物中の有1!!!i!PbとSn粉の組成比を適宜選
択することにより、できあがる半田層のSn/Pb比の
いかんを問わず、はぼ同じ半田析出温度にて行うことが
できる。例えばPbjJッチの高融点半田の場合には、
析出し形成される半田の融点よりも、かなり低い温度で
半田層を形成することができる。かつまたその半田層を
形成する時点で、半田とパッドの材料である銅との間の
拡散により金属間化合物がすでに形成されているたtl
その後、その半田層を利用して半田付けを行うときは、
従来技術である電気メツキ法等において必要とされる、
後加熱、例えばヒユージョン(Fusion)などの方
法により金属間化合物を形成するためのエネルギーを必
要としない。それ故、工程短縮が可能となり、コストの
低減に役立つ。
以下、Pbリッチな半田層を形成する場合の実施例を説
明する。
(1)有機酸Pb67%、活性剤10%、Sn粉13%
、粘度調整剤10%からなるペースト状組成物を銅バフ
ド上に400〜500μmの厚さに塗布し、220℃で
2分間加熱して、半田層を形成した。この半田層の厚さ
は8〜10μm、組成はSn/Pb=2/8、融点は2
93℃であった。一方、従来のクリーム半田を使用して
前記半田層を形成する場合には、本発明の220℃より
もはるかに高い温度である293℃以上に保持した溶融
半田(Sn/Pb= 2/8)中に基板をさらす必要が
ある。その結果、基板の信頼性が大きく損なわれる。
(2)有機酸Pb55%、活性剤15%、Sn粉13%
、粘度調整剤17%からなるペースト状組成物を銅パッ
ド上に300〜400μmの厚さに塗布し、220℃で
2分間加熱して、半田層を形成した。この半田層の厚さ
は4〜8μm1組成はSn/Pb=3/7、融点は27
8℃であった。従来のクリーム半田を使用する方法では
、この半田組成の場合320℃程度に加熱する必要があ
る。
なお上記ペースト状組成物の有機酸pbとしてはナフテ
ンW!pb、ロジン酸Pb、オクチル酸Pb、オレイン
酸Pb1ステアリン1!2pbなどが、活性剤としては
ロジン、有機酸、アルカノールアミン、アミン酸などが
、粘度調整剤としてはカスターワックス、セルロース粉
、ブチルカルピトール、ヘキシルカルピトール、スクア
レンなどが、それぞれ使用可能である。またSn粉とし
ては粒径80μm以下、好ましくは25μm以下のアト
マイズ法により作られた球状粉で、酸素含有量が150
0ppm以下、好ましくは11000pp以下のものを
使用するとよい。
〔発明の効果〕
以上説明したように請求項1の発明によれば、0、5m
m以下の微細ピッチのパッド配列部にブリッジを発生さ
せることなく、電子部品を実装することができ、微細リ
ードピッチの電子部品の実装に大きく貢献することがで
きる。
また請求項2の発すによれば、前記請求項1の発明より
工程が短縮でき、さらに応用例としてノンハロゲンタイ
プのフラックスで電子部品の実装ができるため、フロン
による洗浄の必要がなくなり、環境問題の解決に有効で
ある。
【図面の簡単な説明】
図−1は回路基板のパッド上に厚い半田層を形成した状
態の断面図、図−2はパッド幅と半田層の厚さとの関係
を示すグラフ、図−3は半田付は時の加熱条件を示すグ
ラフである。

Claims (3)

    【特許請求の範囲】
  1. 1.回路基板のパッド配列部に、有機酸PbとSn粉と
    を含むペースト状組成物を塗布し、加熱することにより
    、パッド上に選択的にSn−Pb合金の予備半田を形成
    する工程、前記予備半田上または電子部品のリード(電
    極を含む。以下同じ)表面上の少なくとも一方にさらに
    有機酸PbとSn粉とを含むペースト状組成物を塗布す
    る工程、その上に前記電子部品を載置する工程、加熱に
    よりペースト状組成物から析出する半田によってパッド
    と電子部品のリードとを半田付けする工程からなる回路
    基板への電子部品実装方法。
  2. 2.回路基板のパッド配列部に、有機酸PbとSn粉と
    を含むペースト状組成物を塗布し、加熱することにより
    、パッド上に選択的に電子部品実装に必要な量のSn−
    Pb合金の半田層を形成する工程、前記半田層上または
    電子部品のリード表面上の少なくとも一方にフラックス
    を塗布する工程、その上に前記電子部品を載置する工程
    、加熱により前記半田層を溶融させ、パッドと電子部品
    のリードとを半田付けする工程からなる回路基板への電
    子部品実装方法。
  3. 3.請求項2において、前記パッドの幅をW、該パッド
    に形成した前記半田層の厚さをHとしたとき、WとHと
    の間の関係がH=aWであって、0.05<a<0.5
    、好ましくは0.1≦a≦0.3であることを特徴とす
    る回路基板への電子部品実装方法。
JP2325298A 1989-11-30 1990-11-29 回路基板への電子部品実装方法 Expired - Lifetime JP2795535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2325298A JP2795535B2 (ja) 1989-11-30 1990-11-29 回路基板への電子部品実装方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP30905789 1989-11-30
JP1-309057 1989-11-30
JP2-222627 1990-08-27
JP22262790 1990-08-27
JP2325298A JP2795535B2 (ja) 1989-11-30 1990-11-29 回路基板への電子部品実装方法

Publications (2)

Publication Number Publication Date
JPH04174593A true JPH04174593A (ja) 1992-06-22
JP2795535B2 JP2795535B2 (ja) 1998-09-10

Family

ID=27330689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2325298A Expired - Lifetime JP2795535B2 (ja) 1989-11-30 1990-11-29 回路基板への電子部品実装方法

Country Status (1)

Country Link
JP (1) JP2795535B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0575985A2 (en) * 1992-06-24 1993-12-29 Praxair Technology, Inc. Low-bridging soldering process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0575985A2 (en) * 1992-06-24 1993-12-29 Praxair Technology, Inc. Low-bridging soldering process
EP0575985A3 (en) * 1992-06-24 1995-08-30 Praxair Technology Inc Low-bridging soldering process

Also Published As

Publication number Publication date
JP2795535B2 (ja) 1998-09-10

Similar Documents

Publication Publication Date Title
KR0124924B1 (ko) 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US5803340A (en) Composite solder paste for flip chip bumping
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
JPH071179A (ja) 無鉛すず−ビスマスはんだ合金
JPH07509662A (ja) すずビスマス半田ペーストと,このペーストを利用して,高温特性の改良された接続を形成する方法
JP2008510620A (ja) 半田組成物および半田接合方法ならびに半田接合構造
TWI505898B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JPH11514300A (ja) はんだ付けの方法及び配合物
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
TW201618627A (zh) 用於產生焊接連接之方法
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP3752064B2 (ja) 半田材料及びそれを用いた電子部品
JP3991788B2 (ja) はんだおよびそれを用いた実装品
JP2006326598A (ja) 無鉛はんだペースト組成物、はんだ付け方法および電子部品の接合安定化方法
JPH04174593A (ja) 回路基板への電子部品実装方法
JPH07118498B2 (ja) 電気的接合部
JP5652689B2 (ja) 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP2794644B2 (ja) 面実装電子部品
Evans et al. Packaging architecture and assembly technology
JPH04297090A (ja) 電子部品の実装方法
JP2009200285A (ja) バンプ及びバンプ接続構造体
JPH09321423A (ja) 部品実装基板の製造方法