JPH04297090A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH04297090A JPH04297090A JP6216291A JP6216291A JPH04297090A JP H04297090 A JPH04297090 A JP H04297090A JP 6216291 A JP6216291 A JP 6216291A JP 6216291 A JP6216291 A JP 6216291A JP H04297090 A JPH04297090 A JP H04297090A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- reflow
- electronic component
- paste
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- 238000002844 melting Methods 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000005476 soldering Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010949 copper Substances 0.000 description 10
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 5
- 229910020816 Sn Pb Inorganic materials 0.000 description 4
- 229910020922 Sn-Pb Inorganic materials 0.000 description 4
- 229910008783 Sn—Pb Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910009038 Sn—P Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電子部品の実装方法、特
にＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、Ｓ
ＯＰ（Ｓｉｎｇｌｅ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ
）等のプリント基板への電子部品実装方法に関する。
にＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、Ｓ
ＯＰ（Ｓｉｎｇｌｅ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ
）等のプリント基板への電子部品実装方法に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化の進展に伴
い面実装技術が普及しており、様々なＩＣチップ部品の
ような面実装電子部品が使用されるようになった。
い面実装技術が普及しており、様々なＩＣチップ部品の
ような面実装電子部品が使用されるようになった。
【０００３】ＩＣチップ部品特に上記ＩＣパッケージの
プリント基板への実装方法としては、リフローハンダ付
、浸漬（ｄｉｐ）ハンダ付、コテハンダ付などが用いら
れるが、最近では高密度実装が可能なリフローハンダ付
けが主流となっている。
プリント基板への実装方法としては、リフローハンダ付
、浸漬（ｄｉｐ）ハンダ付、コテハンダ付などが用いら
れるが、最近では高密度実装が可能なリフローハンダ付
けが主流となっている。
【０００４】ところで、面実装電子部品の中で半導体Ｉ
Ｃ電子部品では高集積化によりリード（ピン）数が増大
しており、リードピッチの狭小化が進んでいる。
Ｃ電子部品では高集積化によりリード（ピン）数が増大
しており、リードピッチの狭小化が進んでいる。
【０００５】
【発明が解決しようとする課題】これらの半導体ＩＣ電
子部品をプリント基板に実装する方法は、ペースト状ハ
ンダを用いたリフローハンダ付工法が用いられるが、各
リード間のピッチが狭くなっているため、ハンダ付工程
で各リード間でハンダブリッジなどの欠陥が発生しやす
くなっている。
子部品をプリント基板に実装する方法は、ペースト状ハ
ンダを用いたリフローハンダ付工法が用いられるが、各
リード間のピッチが狭くなっているため、ハンダ付工程
で各リード間でハンダブリッジなどの欠陥が発生しやす
くなっている。
【０００６】図５はこの欠陥であるハンダブリッジを説
明するための工程断面図である。まず、図５（ａ１）お
よび（ａ２）に示すように、面実装電子部品例えばＱＦ
Ｐを実装するプリント基板１０上に形成された銅（Ｃｕ
）からなるＣｕボンディングパッド（以下、Ｃｕパッド
と記す）１１上に図５（ｂ１）および（ｂ２）に示すよ
うにペースト状ハンダ１２を印刷する。
明するための工程断面図である。まず、図５（ａ１）お
よび（ａ２）に示すように、面実装電子部品例えばＱＦ
Ｐを実装するプリント基板１０上に形成された銅（Ｃｕ
）からなるＣｕボンディングパッド（以下、Ｃｕパッド
と記す）１１上に図５（ｂ１）および（ｂ２）に示すよ
うにペースト状ハンダ１２を印刷する。
【０００７】次に、図５（ｃ１）および（ｃ２）に示す
ように、ＱＦＰのリード１３をプリント基板１０に装着
する。このＱＦＰの装着ではＱＦＰのリード１３をプリ
ント基板１０のＣｕパッド１１上のペースト状ハンダ１
２にセットする。次に、ＱＦＰを装着したプリント基板
１０をリフロー炉（図示せず）内に搬送し、リフロー炉
内の高温雰囲気（１８３℃以上）で加熱してペースト状
ハンダを溶融（図５（ｄ１）および（ｄ２））して溶融
ハンダ１４を形成し、その後プリント基板１０を炉から
搬出することによりプリント基板１０を冷却する。この
冷却により、リフロー工程で溶融したハンダが固化され
、ＱＦＰのリード１３がプリント基板１０のＣｕパッド
１１に接合される。
ように、ＱＦＰのリード１３をプリント基板１０に装着
する。このＱＦＰの装着ではＱＦＰのリード１３をプリ
ント基板１０のＣｕパッド１１上のペースト状ハンダ１
２にセットする。次に、ＱＦＰを装着したプリント基板
１０をリフロー炉（図示せず）内に搬送し、リフロー炉
内の高温雰囲気（１８３℃以上）で加熱してペースト状
ハンダを溶融（図５（ｄ１）および（ｄ２））して溶融
ハンダ１４を形成し、その後プリント基板１０を炉から
搬出することによりプリント基板１０を冷却する。この
冷却により、リフロー工程で溶融したハンダが固化され
、ＱＦＰのリード１３がプリント基板１０のＣｕパッド
１１に接合される。
【０００８】しかし、上記リフロー炉内の温度分布は一
様でなく、リフロー炉を通過する面実装電子部品も各部
位により温度差を生じ、ハンダの溶融状態にばらつきを
生じると、図５（ｅ１）および（ｅ２）に示すように、
ある隣り合うリード１３間でハンダ同士が接合する、い
わゆるハンダブリッジ１５を生じる。１６は固着ハンダ
である。従来ハンダ接合するプリント基板上のペースト
状ハンダの材質とリードのメッキ等の被覆材質としては
同質の例えばＳｎ−Ｐｂ（７：３）ハンダ共晶合金を用
いていた。
様でなく、リフロー炉を通過する面実装電子部品も各部
位により温度差を生じ、ハンダの溶融状態にばらつきを
生じると、図５（ｅ１）および（ｅ２）に示すように、
ある隣り合うリード１３間でハンダ同士が接合する、い
わゆるハンダブリッジ１５を生じる。１６は固着ハンダ
である。従来ハンダ接合するプリント基板上のペースト
状ハンダの材質とリードのメッキ等の被覆材質としては
同質の例えばＳｎ−Ｐｂ（７：３）ハンダ共晶合金を用
いていた。
【０００９】上記ハンダブリッジ対策として、（１）ペ
ースト状ハンダの供給量を減らす。 （２）ハンダ粒径の均一化、微粒化により印刷精度を向
上させる。 等があるが、上記ハンダブリッジを一掃することは不可
能であった。
ースト状ハンダの供給量を減らす。 （２）ハンダ粒径の均一化、微粒化により印刷精度を向
上させる。 等があるが、上記ハンダブリッジを一掃することは不可
能であった。
【００１０】そこで、本発明は、上記リフローハンダ付
工程において、電子部品の接続端子であるリード間で生
ずる欠陥の１つであるハンダブリッジを防止できる電子
部品の実装方法を提供することを目的とする。
工程において、電子部品の接続端子であるリード間で生
ずる欠陥の１つであるハンダブリッジを防止できる電子
部品の実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は本発明によれ
ば、基板上にペースト状ハンダを供給し、リフローハン
ダ付法によって電子部品を接合実装するに際し、前記ペ
ースト状ハンダとして前記電子部品の接合部表面材料の
融点より高い融点のハンダを用いることを特徴とする電
子部品の実装方法によって解決される。
ば、基板上にペースト状ハンダを供給し、リフローハン
ダ付法によって電子部品を接合実装するに際し、前記ペ
ースト状ハンダとして前記電子部品の接合部表面材料の
融点より高い融点のハンダを用いることを特徴とする電
子部品の実装方法によって解決される。
【００１２】本発明では、プリント基板上に実装される
電子部品のリードの表面材料としては、例えばＳｎ−Ｐ
ｂ−Ｂｉ系ハンダ（固相線温度（ＳＴ）：１２０〜１３
０℃、液相線温度（ＬＴ）：１５２〜１６８℃）が好ま
しく、プリント基板上に設ける上記リード表面材料の融
点より高い融点のペースト状ハンダとしてはＳｎ−Ｐｂ
系の共晶ハンダ（融点１８３℃）が好ましい。本発明で
はプリント基板に被着させるペースト状ハンダの融点は
リードの表面材料の融点より１０〜３０℃程度高いこと
が共晶ハンダ粒が一挙に溶融凝集する力を緩和するのに
好ましい。
電子部品のリードの表面材料としては、例えばＳｎ−Ｐ
ｂ−Ｂｉ系ハンダ（固相線温度（ＳＴ）：１２０〜１３
０℃、液相線温度（ＬＴ）：１５２〜１６８℃）が好ま
しく、プリント基板上に設ける上記リード表面材料の融
点より高い融点のペースト状ハンダとしてはＳｎ−Ｐｂ
系の共晶ハンダ（融点１８３℃）が好ましい。本発明で
はプリント基板に被着させるペースト状ハンダの融点は
リードの表面材料の融点より１０〜３０℃程度高いこと
が共晶ハンダ粒が一挙に溶融凝集する力を緩和するのに
好ましい。
【００１３】
【作用】本発明によれば、プリント基板１のハンダ接合
部に形成されるペースト状ハンダ３の融点が実装される
電子部品のリード４の表面材料の融点より高く選択され
ている。従って、リフロー工程のプリヒートの昇温工程
（約１００〜１７０℃）において、リード４表面の低溶
融ハンダの溶融部へ共晶ハンダ粒子が徐々に拡散せしめ
られて本加熱時（１８３℃以上）に共晶ハンダ粒が一挙
に溶融凝集する力が緩和される。この溶融凝集力の緩和
によって、従来問題であった実装密度高低による部分的
温度不均一が起因して高温度リード部へのハンダが集中
することにより生ずるブリッジ現象が防止される。
部に形成されるペースト状ハンダ３の融点が実装される
電子部品のリード４の表面材料の融点より高く選択され
ている。従って、リフロー工程のプリヒートの昇温工程
（約１００〜１７０℃）において、リード４表面の低溶
融ハンダの溶融部へ共晶ハンダ粒子が徐々に拡散せしめ
られて本加熱時（１８３℃以上）に共晶ハンダ粒が一挙
に溶融凝集する力が緩和される。この溶融凝集力の緩和
によって、従来問題であった実装密度高低による部分的
温度不均一が起因して高温度リード部へのハンダが集中
することにより生ずるブリッジ現象が防止される。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１５】図１は本発明に係る電子部品実装方法の実
施例を示す断面図である。図２は本発明に係る実施例に
使用された電子部品ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａ
ｃｋａｇｅ）の一例を示す斜視図であり、図２で示した
ＱＦＰ７のリード本数はわかりやすくするため１６本と
なっているが、実際は４８本のものを使用した。
施例を示す断面図である。図２は本発明に係る実施例に
使用された電子部品ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａ
ｃｋａｇｅ）の一例を示す斜視図であり、図２で示した
ＱＦＰ７のリード本数はわかりやすくするため１６本と
なっているが、実際は４８本のものを使用した。
【００１６】本実施例では、まず図１（ａ）に示すよう
に、プリント基板１にランドとして形成されたＣｕボン
ディングパッド（以下、Ｃｕパッドと記す）２の上に例
えば融点が１８３℃のＳｎ−Ｐｂ（７：３）系合金ハン
ダ状ペーストを予め印刷被着しておき、従来技術で説明
した工程と同様の方法で、ＱＦＰ７をプリント基板１に
接合実装する。
に、プリント基板１にランドとして形成されたＣｕボン
ディングパッド（以下、Ｃｕパッドと記す）２の上に例
えば融点が１８３℃のＳｎ−Ｐｂ（７：３）系合金ハン
ダ状ペーストを予め印刷被着しておき、従来技術で説明
した工程と同様の方法で、ＱＦＰ７をプリント基板１に
接合実装する。
【００１７】すなわち、ＱＦＰ７のセラミックＩＣパッ
ケージ６に具備され、材質が４２合金で表面に上記Ｓｎ
−Ｐｂ系合金ハンダより融点が低いＳｎ−Ｐｂ−Ｂｉ系
合金を約１０μｍの厚さにメッキしたリード４を図１（
ａ）のＣｕパッド２上のＳｎ−Ｐｂ系のペースト状ハン
ダ部に装着させ、リフロー炉に装入した。
ケージ６に具備され、材質が４２合金で表面に上記Ｓｎ
−Ｐｂ系合金ハンダより融点が低いＳｎ−Ｐｂ−Ｂｉ系
合金を約１０μｍの厚さにメッキしたリード４を図１（
ａ）のＣｕパッド２上のＳｎ−Ｐｂ系のペースト状ハン
ダ部に装着させ、リフロー炉に装入した。
【００１８】本実施例で使用したリード表面材料用のＳ
ｎ−Ｐｂ−Ｂｉ３元合金組成は表１に示す通りＡ，Ｂ，
ＣおよびＤの４種類とした。なお、それぞれの合金の固
相線温度（ＳＴ）および液相線温度（ＬＴ）も表１に示
す。
ｎ−Ｐｂ−Ｂｉ３元合金組成は表１に示す通りＡ，Ｂ，
ＣおよびＤの４種類とした。なお、それぞれの合金の固
相線温度（ＳＴ）および液相線温度（ＬＴ）も表１に示
す。
【００１９】
【表１】
【００２０】
【００２１】図４に使用ペースト状ハンダの共晶点と共
に上記リード表面材料のＡ，Ｂ，Ｃ，ＤのＳＴ，ＬＴ温
度の関係を示す。
に上記リード表面材料のＡ，Ｂ，Ｃ，ＤのＳＴ，ＬＴ温
度の関係を示す。
【００２２】本実施例で用いたＱＦＰ７は、０．５ｍｍ
ピッチの４８本のリード（ピン）のものでリフロー工程
によるハンダ付工程ではリード表面材料として上記Ａ，
Ｂ，Ｃ，Ｄの他に、従来例としてペースト状ハンダと同
一のＳｎ−Ｐｂ（７：３）合金を使用した。
ピッチの４８本のリード（ピン）のものでリフロー工程
によるハンダ付工程ではリード表面材料として上記Ａ，
Ｂ，Ｃ，Ｄの他に、従来例としてペースト状ハンダと同
一のＳｎ−Ｐｂ（７：３）合金を使用した。
【００２３】本実施例及び従来例を用いたリフローハン
ダ付工程のリフロー温度プロファイルを図３に示す。
ダ付工程のリフロー温度プロファイルを図３に示す。
【００２４】図３に示すように、１００〜１７０℃をプ
リヒート域とし、２１０〜２４０℃をリフロー域とし、
リフローピーク温度は２３０〜２４０℃であった。
リヒート域とし、２１０〜２４０℃をリフロー域とし、
リフローピーク温度は２３０〜２４０℃であった。
【００２５】リフローハンダ付工程の結果をＱＦＰリフ
ローハンダブリッジ発生率について、（Ａ）ＱＦＰの個
数当り及び（Ｂ）ＱＦＰのリードギャップ当りのリフロ
ーハンダブリッジ発生率をそれぞれ表２に示す。
ローハンダブリッジ発生率について、（Ａ）ＱＦＰの個
数当り及び（Ｂ）ＱＦＰのリードギャップ当りのリフロ
ーハンダブリッジ発生率をそれぞれ表２に示す。
【００２６】尚、ＱＦＰの試料数は２００個であり、Ｑ
ＦＰの個数当りのリフローハンダブリッジ発生率（Ａ）
及びＱＦＰのリードギャップ当りのリフローハンダブリ
ッジ発生率（Ｂ）は次式によりそれぞれ与えられる。 （Ａ）ＱＦＰの個数当りのリフローハンダブリッジ発生
率（％）＝（ハンダブリッジが発生したＱＦＰの個数／
２００個）×１００％ （但し、同一ＱＦＰにおいて複数箇所のブリッジが発生
したとしても、１個としてカウントする。）（Ｂ）ＱＦ
Ｐのリードギャップ当りのリフローハンダブリッジ発生
率（％）＝（ブリッジの発生した箇所／２００個×４４
）×１００％ 図１（ｂ）には、ハンダブリッジを起していないリード
４とＣｕパッドとのハンダ接合状態を示す。５はその固
着ハンダである。
ＦＰの個数当りのリフローハンダブリッジ発生率（Ａ）
及びＱＦＰのリードギャップ当りのリフローハンダブリ
ッジ発生率（Ｂ）は次式によりそれぞれ与えられる。 （Ａ）ＱＦＰの個数当りのリフローハンダブリッジ発生
率（％）＝（ハンダブリッジが発生したＱＦＰの個数／
２００個）×１００％ （但し、同一ＱＦＰにおいて複数箇所のブリッジが発生
したとしても、１個としてカウントする。）（Ｂ）ＱＦ
Ｐのリードギャップ当りのリフローハンダブリッジ発生
率（％）＝（ブリッジの発生した箇所／２００個×４４
）×１００％ 図１（ｂ）には、ハンダブリッジを起していないリード
４とＣｕパッドとのハンダ接合状態を示す。５はその固
着ハンダである。
【００２７】
【表２】
【００２８】
【００２９】表２に示すように、リード表面材料Ａ，Ｂ
，Ｃ，Ｄ合金を用いた本発明の場合は、通常のＳｎ−Ｐ
ｂ（３：１）合金を用いた従来例の場合よりリフローブ
リッジ発生数が非常に低下した。
，Ｃ，Ｄ合金を用いた本発明の場合は、通常のＳｎ−Ｐ
ｂ（３：１）合金を用いた従来例の場合よりリフローブ
リッジ発生数が非常に低下した。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
リフローハンダ付において、リードへのハンダの偏在化
が防止され、各リード間で発生するハンダブリッジの発
生が防止される。
リフローハンダ付において、リードへのハンダの偏在化
が防止され、各リード間で発生するハンダブリッジの発
生が防止される。
【図１】本発明に係る電子部品の実装方法の実施例を示
す図である。
す図である。
【図２】本発明に係る実施例に使用されたＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の一例を示す斜視図
である。
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の一例を示す斜視図
である。
【図３】実施例で用いたリフローハンダ付工程のリフロ
ー温度プロファイルを示す図である。
ー温度プロファイルを示す図である。
【図４】使用リードの表面材料（メッキ材）の融点と使
用ペースト状ハンダの融点との関係を示す図である。
用ペースト状ハンダの融点との関係を示す図である。
【図５】従来技術の説明図である。
１，１０ プリント基板
２，１１ Ｃｕボンディングパッド
３ ペースト状ハンダ（Ｓｎ−Ｐｂ系）４ リード
（表面にＳｎ−Ｐｂ−Ｂｉ系合金メッキ）５，１６
固着ハンダ ６ セラミックＩＣパッケージ ７ ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
１２ ペースト状ハンダ（Ｓｎ−Ｐｂ系）１４ 溶
融ハンダ １５ ハンダブリッジ（欠陥）
（表面にＳｎ−Ｐｂ−Ｂｉ系合金メッキ）５，１６
固着ハンダ ６ セラミックＩＣパッケージ ７ ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
１２ ペースト状ハンダ（Ｓｎ−Ｐｂ系）１４ 溶
融ハンダ １５ ハンダブリッジ（欠陥）
Claims (1)
- 【請求項１】 基板上にペースト状ハンダを供給し、
リフローハンダ付法によって電子部品を接合実装するに
際し、前記ペースト状ハンダとして前記電子部品の接合
部表面材料の融点より高い融点のハンダを用いることを
特徴とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062162A JP2773087B2 (ja) | 1991-03-26 | 1991-03-26 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062162A JP2773087B2 (ja) | 1991-03-26 | 1991-03-26 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04297090A true JPH04297090A (ja) | 1992-10-21 |
| JP2773087B2 JP2773087B2 (ja) | 1998-07-09 |
Family
ID=13192147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062162A Expired - Fee Related JP2773087B2 (ja) | 1991-03-26 | 1991-03-26 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773087B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917156A (en) * | 1994-08-30 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Circuit board having electrodes and pre-deposit solder receiver |
-
1991
- 1991-03-26 JP JP3062162A patent/JP2773087B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917156A (en) * | 1994-08-30 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Circuit board having electrodes and pre-deposit solder receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773087B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US5400950A (en) | Method for controlling solder bump height for flip chip integrated circuit devices | |
| US5803340A (en) | Composite solder paste for flip chip bumping | |
| US7604152B2 (en) | Method for manufacturing a printed circuit board for electronic devices and an electronic device using the same | |
| KR101014756B1 (ko) | 전자 장치 및 전자 부품 실장 방법 | |
| US20020102432A1 (en) | Solder paste and electronic device | |
| US6050480A (en) | Solder paste for chip components | |
| JP3752064B2 (ja) | 半田材料及びそれを用いた電子部品 | |
| JPH0347693A (ja) | ソルダーペースト | |
| JP4008799B2 (ja) | 無鉛はんだペースト組成物およびはんだ付け方法 | |
| JPH09295184A (ja) | 半田およびこの半田を用いて電子部品が実装された回路基板，ならびに半田ペースト | |
| JP2773087B2 (ja) | 電子部品の実装方法 | |
| JP2794644B2 (ja) | 面実装電子部品 | |
| JP3648697B2 (ja) | ソルダーペースト組成物、はんだパッドを有するプリント配線板の製造方法及び電子部品実装回路基板の製造方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP5652689B2 (ja) | 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体 | |
| JP3422135B2 (ja) | プリント基板への電子部品はんだ付け法 | |
| US20230241725A1 (en) | Solder pastes and methods of using the same | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JPH0344996A (ja) | 多端子部品のはんだ付け方法 | |
| JPH01102946A (ja) | リフロー半田付けによる電子部品の実装方法 | |
| JP2000151056A (ja) | パッケージ | |
| JPH07120848B2 (ja) | 電気的接合部 | |
| JPH0899189A (ja) | クリームはんだ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |