JP2011103398A - 半導体装置 - Google Patents

Abstract

【課題】 端子間が狭ピッチの半導体装置をプリント配線板にはんだによって実装する時、半導体装置に熱反りが生じても、ブリッジや未はんだを防止し、プロセス上問題無く実装できる構造を提案することを目的とする。
【解決手段】 プリント配線板の複数のランドの配置は、コーナ部が前記第１のランド、中心部又は最内周部が前記第３のランド、前記第１のランドと前記第３のランドの間が、前記第２のランドで有る。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に、グリッド上に電極端子を有する半導体装置を、はんだによってプリント配線板に接合させる実装構造に関する。

近年、半導体製品の多電極化とともに一層高密度な実装が求められるようになってきている。そこで、プリント配線板（インターポーザ）の一面側に半導体素子を搭載し、その裏面側に円形のランドと呼ばれる電極を、マトリックス状に端子配列したＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるタイプの半導体装置が実用化されている。また、これら電極にはんだボールを形成し、プリント配線板との接続用ランドとした半導体装置をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼はれている。

半導体装置は、半導体素子、パッケージモールド、インターポーザ等、複数の部材で構成される。これらの構成部品の線膨張係数はそれぞれ異なっているため、半導体装置をプリント配線板上にはんだによって接合する際、リフロー工程等による熱の影響により、半導体装置に反りが発生してしまう。半導体装置に反りが生じた状態で、平面状態に有るプリント配線板に接合させようとすると、一部のはんだ電極がプリント配線板上のランドとの間に隙間が出来て接触せず、未はんだとなる虞がある。また、プリント配線板に接触した一部のはんだ電極が、半導体装置の自重により潰れ、隣接のはんだ電極とブリッジを起こす虞がある。

このような半導体装置の反りによるはんだ電極の接続不良を防止するために、例えば特許文献１に記載されたような方法が知られている。特許文献１では、プリント配線板上に配置された複数のランドの径を徐々に変えることにより、はんだ電極の高さを変化させることによって、半導体装置の熱による反りによって出来る隙間の変化の影響を少なくする方法である。

特開２００４−２８９００２

しかしながり、半導体装置の大きさの小型化により、半導体装置自体の厚みは薄くなり、各ランドのピッチはより小さくなっている。そのため、半導体装置の熱による反りの問題は、ますます大きくなっている。

特許文献１に記載のランドの径を異ならせる方式の場合、径の大きさが小さくなればなるほど、はんだの接合信頼性は低下してしまう。また、製造コストを考慮すると、各ランドで使用するはんだの量は等しいことが好ましい。しかしながら、大きい径のランドでは、はんだの量が不足し接合不良をおこしたいり、小さい径のランドでは、はんだ量が過剰になりブリッジを起こす可能性が高くなる。

そこで本発明の目的は、半導体装置に熱による反りが生じても、ブリッジや未はんだを防止し、プロセス上の問題無く実装できる半導体装置を提案することである。

前記課題を解決するために本発明では、プリント配線板にもうけられた複数のランドに、外周から３列以上のマトリックス状の端子配列を有する半導体装置実装した実装構造において、前記プリント配線板上に形成された複数のランドは、ランド周囲が絶縁膜に覆われ、大きさの異なる少なくとも２種類のランド径を有する第１、第２のランド群と、ランド全体が露出し、大きさの異なる少なくとも２種類のランド径を有する、第３、第４のランド群との、少なくとも３種類以上のランド群で形成されていることを特徴としている。

本発明の構成により、端子間が狭ピッチの半導体装置をプリント配線板にはんだによって実装する時、半導体装置に熱反りが生じても、ブリッジや未はんだを防止し、プロセス上問題無く実装できる。

第１の実施形態に係る半導体装置の断面模式図、および平面模式図 本発明のランド形状とはんだ電極の関係を示した断面模式図 第２の実施形態に係る半導体装置の断面模式図、および平面模式図 第３の実施形態に係る半導体装置の断面模式図、および平面模式図 第４の実施形態に係る半導体装置の断面模式図、および平面模式図 第５の実施形態に係る半導体装置の断面模式図、および平面模式図 半導体装置の熱反りを示した断面模式図

本発明の実施の形態を説明する前に、半導体装置が熱によって反った現象を図７を参照して説明する。半導体装置５は、半導体チップ７、半導体チップが配置されているインターポーザ８、導体チップ７を覆うパッケージモールド６、インターポーザ８の半導体チップ７とは逆の面に配置された複数のはんだ電極３０からなっている。電極３０は、プリント配線板に設けられた複数のランドに、外周から３列以上のマトリックス状に端子配列され、外部との端子である。半導体チップ７はシリコンから成っており、インターポーザ８はガラスクロスとエポキシ樹脂からなる複合材からなっている。パッケージモールド６はエポキシ樹脂から成っている。インターポーザ８の上面には銅からなる配線パターン（不図示）が形成されている。

半導体装置を、プリント配線板に接合させるため、はんだの接合温度まで昇温させると、半導体装置を構成する各部材の線膨張係数差により、熱反りが発生する。また、半導体装置の製造方法は、インターポーザに半導体素子を実装したのち、半導体素子の周囲をパッケージモールドによって封止する等の複数の行程で作られている。そのため、各行程での熱プロセスによる線膨張係数差や、樹脂の効果収縮等により、常温においても半導体装置単体の状態で初期反りが発生するものも有る。そのため、半導体装置のはんだ接合時の反りは、初期状態の反りとはんだ接合時の反りを合成した形態となる。すなわち、図７（ａ）のように、半導体装置の中央部が、半導体装置のはんだ電極側に凸になる形状で反りが発生したり、図７（ｂ）のように、半導体装置の中央部が、半導体装置のはんだ電極側に凹になる形状で反りが発生したりする。図７（ａ）と図７（ｂ）の状態は、半導体装置５の大きさ、半導体チップ７の大きさ、はんだ電極３０の配置や大きさ、フローはんだ等における熱の加え方やタイミングによって各半導体装置毎に異なるものである。また、上記半導体装置の初期反りの方向は、半導体装置を構成する材料物性や製造プロセスによって個々に異なる。

次に、ランド径の異なる場合、ランド構造がランド周囲が絶縁膜に覆われたランド（ＳＭＤ）と、ランド周囲に絶縁膜が無く全体が露出したランド（ＮＳＭＤ）の場合の、接合されたはんだ電極の高さについて図２を参照して説明する。なお、ＳＭＤとは、Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄであり、ＮＳＭＤとはＮｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄである。

図２は、ランド形状とはんだ電極の関係を示した概略断面図である。図２（ａ１）、（ａ２）は、ランド周囲が絶縁膜に覆われたランド（ＳＭＤ）の場合である、図２（ａ１）のランド３１０のランド径はＤｓ１であり、はんだ電極３３０の高さはＨｓ１である。図２（ａ２）のランド３１１のランド径はＤｓ２であり、はんだ電極３３１の高さはＨｓ２である。Ｄｓ２はＤｓ１よりも大きい値であり、ランド径が大きくなるとランド高さは低くなることが分る。

図２（ｂ１）、（ｂ２）は、ランド周囲に絶縁膜が無く全体が露出したランド（ＮＳＭＤ）の場合である、図２（ｂ１）のランド３２０のランド径はＤｎ１であり、はんだ電極３３２の高さはＨｎ１である。図２（ｂ２）のランド３２１のランド径はＤｎ２であり、はんだ電極３３３の高さはＨｎ２である。Ｄｎ２はＤｎ１よりも大きい値であり、ＮＳＭＤの場合もランド径が大きくなるとランド高さは低くなることが分る。

図２（ｃ１）はランド周囲が絶縁膜に覆われたランド（ＳＭＤ）であり、図２（ｃ２）はランド３１２のランド周囲に絶縁膜が無く全体が露出したランド（ＮＳＭＤ）の場合である。図２（ｃ１）のランド３２２のランド径はＤｓｏ１であり、はんだ電極３３５のランド高さはＨｓｏ１である。図２（ｃ２）のランド径はＤｓ２であり、はんだ電極３３６高さはＨｓ２である。Ｄｓｏ１とＤｓｏ１と等しい値であり、ＳＭＤとＮＳＭＤでランド径が等しい場合は、ＳＭＤの方がランド高さは高くなることが分る。ランド周囲に絶縁膜が無く全体が露出したランド（ＮＳＭＤ）は、ランド周囲の側面にはんだが回り込むためである。

このように、はんだ電極の体積を変えることなく高さを変える方法としては、ランド径を異ならせる方法、ランド構造を異ならせる方法が考えられる。またそれらを組み合わせることにより、はんだ電極の高さを制御することが可能となる。

なお、はんだ電極の高さを高くするには、ランド径のできるだけ小さいＳＭＤのランドを使用すれば良い。また、はんだ電極の高さを低くするには、ランド径のできるだけ大きいＮＳＭＤのランドを使用すれば良い。また、ランド径の大きいＳＭＤとランド径の小さいＮＳＭＤの場合、ランド高さをほぼ等しくすることも可能である。

本発明における実装構造は、ＳＭＤで大きさの異なる２種類のランド径（第１、第２のランド群）と、ＮＳＭＤで大きさの異なる２種類のランド径（第３、第４のランド群）との中の、少なくとも３種類以上のランド群で形成されている。

以下、本発明の実施の形態について添付図面に基づいて詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体装置の図であり、図１（ａ）は半導体装置の断面模式図、図１（ｂ）は、プリント配線板のはんだ電極接合面の平面模式図である。

プリント配線板１は、ガラスエポキシ層２、絶縁層（レジスト層）３と、ガラスエポキシ層２の表面に形成された、複数のランド１０、２０で構成される。半導体装置５は、インターポーザ８上に半導体素子７、半導体素子７の周囲をパッケージモールド６によって覆われている。プリント配線板１と、半導体装置５とは、複数のはんだ電極３０と、プリント配線板１表面上に配置された複数のランド１０、２０と、半導体装置５のインターポーザ８裏面に配置された複数のランド（図示せず）によって、それぞれ接合される。

プリント配線板１を構成するガラスエポキシ層２は、ガラスクロスとエポキシ樹脂からなる複合材、絶縁層３はエポキシ樹脂、複数のランド１０、２０は銅である。プリント配線板１は８層からなる多層プリント配線板であり、全体の板厚は０．８ｍｍであり、の銅箔層の厚さは、１８μｍである。つまり、複数のランド１０、２０の厚さは、１８μｍである。プリント配線板１に配置される複数のランド１０、２０は、ランド径が０．２４から０．３ｍｍであり、およそ５００個のランドが、０．４から０．５ｍｍピッチでマトリックス状に端子配列されている。

半導体装置５を構成する材質は、半導体素子７は、シリコン、インターポーザ８は、ガラスクロスとエポキシ樹脂からなる複合材と、銅からなる配線パターン（詳細は図示せず）、パッケージモールド６は、エポキシ樹脂である。半導体装置５は、外形が１０ｍｍ角で厚さは０．８ｍｍである、半導体素子７は、外形が５ｍｍ角で厚さ０．１ｍｍであり、インターポーザは８、厚さ０．１ｍｍである。複数のはんだ電極３０の材質は、例えばＳｎ−３．０Ａｇ−０．５Ｃｕの鉛フリーはんだである。複数のはんだ電極３０は、はんだ径０．２４ｍｍで、それぞれランドに接合されている。

はんだ接合プロセス時の半導体装置の熱反りは、上述した原理で半導体装置の中央部が、半導体装置のはんだ電極側に凸になる形状で反りが発生する形態である。半導体装置５の構造が上記寸法の時、およそ７０μｍの反りが発生する。

そこで、プリント配線板１表面上に配置された複数のランド群は、ランド周囲が絶縁膜に覆われたランド１０と、ランド全体が露出したランド２０から構成した。ランド周囲が絶縁膜に覆われたランド１０は、第４のランド１３、ランド径が第４のランド１３より大きい第３のランド１２、第２のランドよりランド径が更に大きい第２のランド１２により形成されている。ランド全体が露出したランド２０は、少なくとも１個以上の第１のランド２１により形成されている。第４のランド１３は、プリント配線板１表面上の複数のランド群のコーナ部や最外周部に配置され、ランド群の内側に向かって順番に複数の第３のランド１２、複数の第２のランド１１と配し、最も中心の部分が第１のランド２１となっている。

第４のランドのランド径は０．２５ｍｍ、第３のランドのランド径は０．２８ｍｍであり、シミュレーション結果から、第３のランドの高さは、はんだ電極のサイズを一定とすれば第４のランドの高さよりも３０μｍ低くなる。第２のランドのランド径は０．３０ｍｍであり、シミュレーション結果から、第３のランドの高さは、第１のランドの高さよりも５０μｍ低くなる。また第１のランドのランド径は０．３ｍｍである。はんだ電極のサイズを一定とすれば、はんだの高さはランド厚さである１８μｍ低くなる。従って、第１のランドから第４のランドにかけ、はんだ電極の高さを６８μｍ低くすることができ、はんだ接合時に半導体装置５に、７０μｍ程度の反りが発生しても問題なく接合が可能である。

（第２の実施形態）
図３は、本発明の第２の実施形態に係る半導体装置の図であり、図３（ａ）は半導体装置の断面模式図、図３（ｂ）は、プリント配線板のはんだ電極接合面の平面模式図である。

プリント配線板１０５は、ガラスエポキシ層１０２、絶縁層１０３と、ガラスエポキシ層１０２表面に形成された、複数のランド１１０、１２０で構成される。半導体装置１０５は、インターポーザ１０８上に半導体素子１０７、半導体素子１０７の周囲をパッケージモールド１０６によって覆われている。プリント配線板１０１と、半導体装置１０５は、複数のはんだ電極１３０と、プリント配線板１０１表面上に配置されたランド１１０、１２０と、半導体装置１０５のインターポーザ１０８の裏面に配置された複数のランドによって、それぞれ接合される。なお、半導体装置１０５およびプリント配線板１０１を構成する材質および大きさは、第１の実施の形態と同様である。

はんだ接合プロセス時の半導体装置の熱反りは、上述した原理で半導体装置の中央部が、半導体装置のはんだ電極側に凹になる形状で反りが発生する形態である。半導体装置１０５の構造が上記寸法の時、およそ５０から８０μｍの反りが発生する。

そこで、プリント配線板１０１表面上に配置された複数のランドは、ランド周囲が絶縁膜に覆われた複数のランド１１０と、ランド全体が露出したランド１２０から構成した。ランド周囲が絶縁膜に覆われた複数のランド１１０は、少なくとも１個以上の第１のランド１１３、ランド径が第１のランド１１３より大きい複数の第２のランド１１２、ランド径が第２のランドより更に大きい第３のランド１１２により形成されている。ランド全体が露出したランド１２０である第４のランド１２１は、プリント配線板１０１表面上のコーナ部や最外周部に配置され、内側に向かって順番に第３のランド１１１、第２のランド１１２と配し、最も中心の部分が第１のランド１１３となっている。

第１のランドのランド径を０．２５ｍｍ、第２のランドのランド径を０．２８ｍｍ、第３のランドのランド径を０．３０ｍｍ、第４のランドのランド径を０．３０ｍｍとし、はんだ電極のサイズを一定とした。その結果、第１の実施の形態と同様に、はんだ接合時に半導体装置１０５に、７０μｍ程度の反りが発生しても問題なく接合できることになる。

（第３の実施形態）
図４は、本発明の第３の実施形態に係る半導体装置の図であり、図４（ａ）は半導体装置の断面模式図、図４（ｂ）は、プリント配線板のはんだ電極接合面の平面模式図である。

プリント配線板５５は、ガラスエポキシ層５２、絶縁層５３と、ガラスエポキシ層５２表面に形成された、複数のランド６０、７０で構成される。半導体装置５５は、インターポーザ５８上に半導体素子５７、半導体素子５７の周囲をパッケージモールド５６によって覆われている。プリント配線板５１と、半導体装置５５とは、複数のはんだ電極８０と、プリント配線板５１表面上に配置された複数のランド６０、７０と、半導体装置５５のインターポーザ５８裏面に配置された複数のランド（図示せず）によって、それぞれ接合される。なお、半導体装置５５およびプリント配線板５１を構成する材質および大きさは、第１の実施の形態と同様である。

はんだ接合プロセス時の半導体装置の熱反りは、上述した原理で半導体装置の中央部が、半導体装置のはんだ電極側に凸になる形状で反りが発生する形態である。半導体装置５５の構造が上記寸法の時、およそ７０μｍの反りが発生する。

そこで、プリント配線板５１表面上に配置された複数のランドは、ランド周囲が絶縁膜に覆われた複数のランド６０と、ランド全体が露出したランド７０から構成した。ランド周囲が絶縁膜に覆われた複数のランド６０である第４のランドは、プリント配線板６１表面上のコーナ部や最外周部に配置されている。ランド全体が露出したランド７０は、最も中心部の少なくとも１個以上の第１のランド７１、ランド径が第１のランド７３より小さい第２のランド７２、ランド径が第２のランドより更に小さい第３のランド７３により形成されている。第４のランド６０からランド群の内側に向かって順番に複数の第３のランド７３、複数の第２のランド７２と配し、最も中心の部分が第１のランド７１となっている。

第１のランドのランド径を０．３０ｍｍ、第２のランドのランド径を０．２８ｍｍ、第３のランドのランド径を０．２５ｍｍ、第４のランドのランド径を０．３０ｍｍとし、はんだ電極のサイズを一定とした。その結果、第１の実施の形態と同様に、はんだ接合時に半導体装置５５に、７０μｍ程度の反りが発生しても問題なく接合できることになる。またこれは、第２の実施の形態の様に、半導体装置の中央部が、半導体装置のはんだ電極側に凹になる形状で反りが発生する場合も、同様に対処可能である。

（第４の実施の形態）
図５は、本発明の第４の実施形態に係る半導体装置の図であり、図５（ａ）は半導体装置の断面模式図、図５（ｂ）は、プリント配線板のはんだ電極接合面の平面模式図である。

はんだ接合プロセス時の半導体装置の熱反りは、上述した原理で半導体装置の中央部が、半導体装置のはんだ電極側に凸になる形状で反りが発生する形態である。半導体装置２０５の構造が上記寸法の時、およそ７０μｍの反りが発生する。

プリント配線板２０５は、ガラスエポキシ層２０２、絶縁層２０３と、ガラスエポキシ層２０２表面に形成された、複数のランド２１０、２２０で構成される。半導体装置２０５は、インターポーザ２０８上に半導体素子２０７、半導体素子２０７の周囲をパッケージモールド２０６によって覆われている。プリント配線板５１と、半導体装置２０５とは、複数のはんだ電極２３０と、プリント配線板２０１表面上の複数のランド２１０、２２０と、半導体装置２０５のインターポーザ２０８の裏面の複数のランドによって、それぞれ接合される。なお、半導体装置２０５およびプリント配線板２０１を構成する材質および大きさは、第１の実施の形態と同様である。

そこで、プリント配線板５１表面上に配置された複数のランドは、ランド周囲が絶縁膜に覆われた複数のランド２１０と、ランド全体が露出したランド２２０から構成した。ランド全体が露出したランド２２０は、最も中心部の少なくとも１個以上の第１のランド２２２、第１のランド２２２の周りには、第１のランド２２２よりランド径が小さい複数の第２のランド２２１により構成した。ランド周囲が絶縁膜に覆われた複数のランド２１０は、プリント配線板上のコーナ部や最外周部の第５のランド２１３、第５のランド２１３よりもランド径が小さい第４のランド２１２、第４のランド２１２よりもランド径が小さい第３のランド２１１により構成した。ランド群の中心から外側に向かって、第１から第５のランドが配置されている。

第１のランドのランド径を０．３０ｍｍ、第２のランドのランド径を０．２５ｍｍとし、第３のランドのランド径を０．３０ｍｍ、第４のランドのランド径を０．２８ｍｍとし、第５のランドのランド径を０．２５ｍｍとし、はんだ電極のサイズを一定とした。その結果、第１の実施の形態と同様に、はんだ接合時に半導体装置２０５に、７０μｍ程度の反りが発生しても問題なく接合できることになる。またこれは、第２の実施の形態の様に、半導体装置の中央部が、半導体装置のはんだ電極側に凹になる形状で反りが発生する場合も、同様に対処可能である。

なお、本実施の形態における第２から第４のランドの配置は、ランド径を調整することにより、配置の順番を変更することも可能である。

（第５の実施の形態）
図６は、本発明の第５の実施形態に係る積層型半導体装置の図であり、図６（ａ）は半導体装置の断面模式図、図６（ｂ）は、プリント配線板のはんだ電極接合面の平面模式図である。

積層型半導体装置５００は、プリント配線板５０１、第１の中間プリント配線板５１１、第２の中間プリント配線板５２１、第１の半導体装置５４１、第２の半導体装置５４２、第３の半導体装置５４３で構成される。積層型半導体装置５００は、上記構成のほか第１の複数のはんだ電極５３０、第２の複数のはんだ電極５３１、第３の複数のはんだ電極５３２、第４の複数のはんだ電極５３３、第５の複数のはんだ電極５３４で構成される。プリント配線板５０１は、第１の複数のはんだ電極５３０を介して、第１の中間プリント配線板５２１が接合されている。第１の中間プリント配線板には、第２の複数のはんだ電極５３１、第３の複数のはんだ電極５３２を介して、第１の半導体装置５４１と第２の半導体装置５４２が接合されている。第１の中間プリント配線板には、第４の複数のはんだ電極５３３を介して、第２の中間プリント配線板５２１が接合されている。第２の中間プリント配線板５２１には、第５の複数のはんだ電極５３４を介して、第３の半導体装置が接合されている。

第１の中間プリント配線板５１１には、それぞれの構成要素の線膨張係数差が影響し合い、複雑な熱反りが発生する。そこでプリント配線板５０１の表面に配置される複数のランド形状は、上記熱反りに合わせた形態とする。

プリント配線板５０１表面上に配置された複数のランド５１０、５２０は、ランド周囲が絶縁膜に覆われた複数のランド５１０と、ランド全体が露出した複数のランド５２０を形成した。ランド周囲が絶縁膜に覆われた複数のランド５１０は、複数の第１のランド５１２、第１のランドよりランド径が大きい複数の第２のランド５１１から構成される。ランド全体が露出した複数のランド５２０は、複数の第３のランド５２２、第３のランドよりランド径が大きい複数の第４のランド５２１から構成される。複数の第１のランド５１２は、プリント配線板５０１の表面上のコーナ部又は最外周部に配置されている。第１のランド５１２の内側に向かって順番に複数の第２のランド５１１、複数の第３のランド５２２を配し、最も中心の部分が複数の第４のランド５２１が配置されている。前記ランドの組み合わせは、中間プリント配線５１１の熱反りに合わせるため、プリント配線板５０１の中で概略繰り返し配置される。

複数のランド５１０、５２０を上述のように配置することにより、複数のはんだ電極５３０の高さ関係は、図１２（ａ）に示す通りになり、プリント配線板５０１の最外周部分から中央部分にかけ、複数のはんだ電極の高さを滑らかに変化させることができる。

第５の実施の形態は、実施例１と異なり、より多くのランド形状を使うため、反りが大きい場合や複雑な反りに対応できる。

１、５１、１０１、２０１ プリント配線板
２、５２、１０２、２０２ ガラスエポキシ層
３、５３、１０３、２０３ 絶縁層
５、５５、１０５、２０５ 半導体装置
６、５６、１０６、２０６ パッケージモールド
７、５７、１０７、２０７ 半導体素子
８、５８、１０８。２０８ インターポーザ
１０、６０、１１０、２１０ ランド（ＳＭＤ）
２０、７０、１２０、２２０ ランド（ＮＳＭＤ）
３０、８０、１３０、２３０ はんだ電極

Claims (4)

1. プリント配線板に設けられた複数のランドに、外周から３列以上のマトリックス状の端子配列を有する半導体装置を実装した実装構造において、
   前記プリント配線板の上に形成された複数のランドは、ランド周囲が絶縁膜に覆われ、大きさの異なる少なくとも２種類のランド径を有する第１、第２のランド群と、ランド全体が露出し、大きさの異なる少なくとも２種類のランド径を有する、第３、第４のランド群との、少なくとも３種類以上のランド群で形成されていることを特徴とする実装構造。
2. 前記半導体装置は、はんだ接合時の反りが、半導体装置の中央部が前記半導体装置のはんだ電極側に凸になる構造で有り、前記３列以上のマトリックス状の端子配列にうち、中心部のランドは、ランド全体が露出した第１のランドであり、前記３列以上のマトリックス状の端子配列にうち、コーナ部もしくは最外周部のランドは、ランド周囲が絶縁膜に覆われた第３のランドであり、第３のランドの内側には、ランド周囲が絶縁膜に覆われ、第３のランドよりもランド径の大きい第２のランドが設けられていることを特徴とする請求項１に記載の実装構造。
3. 前記半導体装置は、はんだ接合時の反りが、半導体装置の中央部が前記半導体装置のはんだ電極側に凹になる構造で有り、前記３列以上のマトリックス状の端子配列にうち、コーナ部もしくは最外周部のランドは、ランド全体が露出した第３のランドであり、前記３列以上のマトリックス状の端子配列にうち、中心部のランドは、ランド周囲が絶縁膜に覆われた第１のランドであり、第１のランドの外側には、ランド周囲が絶縁膜に覆われ、第１のランドよりもランド径の大きい第２のランドが設けられていることを特徴とする請求項１に記載の実装構造。
4. 前記半導体装置は、はんだ接合時の反りが、半導体装置の中央部が前記半導体装置のはんだ電極側に凸になる構造で有り、前記３列以上のマトリックス状の端子配列にうち、前記３列以上のマトリックス状の端子配列にうち、コーナ部もしくは最外周部のランドは、ランド周囲が絶縁膜に覆われた第３のランドであり、前記３列以上のマトリックス状の端子配列にうち、中心部のランドは、ランド全体が露出した第１のランドであり、第１のランドの外側には、ランド全体が露出した、第１のランドよりもランド径の小さい第２のランドが設けられていることを特徴とする請求項１に記載の実装構造。

Images