CN101483163B - 窗口型球格阵列封装构造及其基板 - Google Patents

窗口型球格阵列封装构造及其基板 Download PDF

Info

Publication number
CN101483163B
CN101483163B CN 200810000207 CN200810000207A CN101483163B CN 101483163 B CN101483163 B CN 101483163B CN 200810000207 CN200810000207 CN 200810000207 CN 200810000207 A CN200810000207 A CN 200810000207A CN 101483163 B CN101483163 B CN 101483163B
Authority
CN
China
Prior art keywords
substrate
routing
ball grid
hole
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810000207
Other languages
English (en)
Other versions
CN101483163A (zh
Inventor
范文正
刘怡伶
黄欣慧
余采娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200810000207 priority Critical patent/CN101483163B/zh
Publication of CN101483163A publication Critical patent/CN101483163A/zh
Application granted granted Critical
Publication of CN101483163B publication Critical patent/CN101483163B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

本发明揭示一种窗口型球格阵列封装构造及其基板。该窗口型球格阵列封装构造主要包括一具有打线通孔的基板、一设置于该基板上的晶片以及多个通过该打线通孔的焊线。该基板包括多个电镀残留线，其连接多个邻近接指并延伸至该打线通孔。这些焊线是电性连接该晶片的焊垫至对应的这些接指。其中，这些电镀残留线的延伸方向是大致与这些焊线的打线方向重叠或平行，以避免这些焊线误触原无电性连接关系的电镀残留线。

Description

窗口型球格阵列封装构造及其基板
技术领域
本发明涉及一种半导体装置，特别是涉及一种窗口型球格阵列封装构造(Window type BGA package)，其中BGA是为Ball Grid Array的简称。
背景技术
窗口型球格阵列封装构造是为一种常见的半导体装置，使用具有打线通孔的基板作为晶片载体，通常该基板的上表面用以承载半导体晶片等元件，该基板的下表面是用以接合如焊球的外部端子，该基板的下表面是另设有接指，并通过焊线通过打线通孔以电性连接晶片至基板的接指。为了使接指具有较佳的焊接特性，在基板设计时通常会在基板的下表面另设有穿越打线通孔的电镀线总线，并电性导通至基板接指，以便于在接指表面电镀上镍/金或其它电镀层。在电镀后再切割形成打线通孔，以移除电镀线总线。但基板上仍残留有连接接指的电镀残留线，焊线容易误触原无电性连接关系的电镀残留线造成短路。
请参阅图1所示，现有的窗口型球格阵列封装构造100包括一基板110、一晶片120、多个焊线130以及一封胶体140。该基板110具有一上表面111、一下表面112、一打线通孔113以及一周边窗孔117，该打线通孔113与该周边窗孔117是分别位于该基板110的中央与两相对侧边。
请参阅图2所示，该基板110的该下表面112是形成有多个接指114以及多个电镀残留线115，这些电镀残留线115是连接这些接指114并延伸至该打线通孔113。该晶片120具有多个焊垫122，形成于该晶片120的主动面的中央区域及两侧边。该晶片120的该主动面是朝向该基板110并设置于该基板110的该上表面111，且这些焊垫122是分别对准于该打线通孔113内与该周边窗孔117内。这些焊线130是分别通过该打线通孔113与该周边窗孔117以电性连接这些焊垫122至该基板110的这些接指114。该封胶体140是形成于该基板110的该上表面111与局部的该下表面112，以密封该晶片120与这些焊线130。多个外接端子150是接合于该基板110的该下表面112的外接垫116。
再如图2所示，现有的该打线通孔113为一狭长槽孔，这些电镀残留线115为垂直于该打线通孔113，与这些焊线130的打线方向为歪斜。甚至部分焊线130会与邻近且无电性连接关系的电镀残留线115交叉重叠，极容易受到这些焊线130的弧高过低或是模流压力的冲线等制程因素影响而使一焊线130(特别是在该打线通孔113两端)误触原设计中无电性连接关系的电镀残留线115(如图1及图2所示)，导致电性连接失败。
图3是绘示该基板110在未切割出该打线通孔113时的表面线路型态。该基板110的该下表面112设有一穿过该打线通孔113的电镀线总线10以及多个电镀线11，其中这些电镀线11是为平行排列以连接该电镀线总线10与这些接指114。该基板110具有一预定切割区，并利用切割刀具(图中未绘出)将该基板110的该预定切割区挖空以形成该打线通孔113，而这些电镀线11残留于该基板110的部份即为这些电镀残留线115。
有鉴于上述现有的窗口型球格阵列封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的窗口型球格阵列封装构造及其基板，能够改进一般现有的窗口型球格阵列封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的窗口型球格阵列封装构造存在的缺陷，而提供一种新型结构的窗口型球格阵列封装构造，所要解决的技术问题是使其避免焊线误触原设计中无电性连接关系的电镀残留线，导致电性连接失败，从而更加适于实用。
本发明的次一目的在于，提供一种窗口型球格阵列封装构造，通过正向打线的焊线以降低焊线的弧高，但相对会使得焊线距离基板的下表面的高度更低，另利用电镀残留线的斜向延伸方向可以有效避免与正打焊线的短路。
本发明的再一目的在于，提供一种窗口型球格阵列封装构造，减少基板的线路层路，以降低成本。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明一种窗口型球格阵列封装构造，主要包括一基板、一晶片以及多个焊线。该基板具有一上表面、一下表面以及一打线通孔，该基板包括有多个接指与多个电镀残留线，其中这些接指是邻近于该打线通孔，这些电镀残留线是连接这些接指并延伸至该打线通孔。该晶片是设置于该基板的该上表面，该晶片具有一主动面以及多个形成于该主动面的焊垫，其中该主动面是朝向该基板并使这些焊垫对准于该基板的该打线通孔内。这些焊线是经由该打线通孔以连接这些焊垫至对应的这些接指。其中，这些电镀残留线的延伸方向是大致与这些焊线的打线方向重叠或平行。另揭示上述窗口型球格阵列封装构造的基板。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的窗口型球格阵列封装构造中，这些电镀残留线的延伸方向是可非垂直于该打线通孔的邻近侧边。
在前述的窗口型球格阵列封装构造中，这些电镀残留线是可为相互非平行。
在前述的窗口型球格阵列封装构造中，这些电镀残留线与这些接指是可外露于该基板的该下表面。
在前述的窗口型球格阵列封装构造中，这些焊线接合于这些焊垫的一端是可为球接合端(ball bond)，而接合于这些接指的一端为尾键合端(或称订合式接合端，stitch bond)。
在前述的窗口型球格阵列封装构造中，该打线通孔可为一狭长槽孔。
在前述的窗口型球格阵列封装构造中，该晶片的长度可不超过该打线通孔的长度，以使该打线通孔的两端为外露于该晶片。
在前述的窗口型球格阵列封装构造中，可另包括有一封胶体，其形成于该打线通孔内以及局部的该下表面之上，以密封这些焊线、这些接指以及这些电镀残留线。
在前述的窗口型球格阵列封装构造中，该封胶体可更形成于该上表面之上，以密封该晶片。
在前述的窗口型球格阵列封装构造中，该基板可包括有多个外接垫，其是形成于该下表面并与这些电镀残留线及这些接指形成于同一线路层。
在前述的窗口型球格阵列封装构造中，可另包括有多个外接端子，其接合于这些外接垫。
在前述的窗口型球格阵列封装构造中，这些外接端子是可包括多个焊球。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种窗口型球格阵列封装构造的基板，其具有一上表面、一下表面以及一打线通孔，该基板包括有多个接指与多个电镀残留线，其中这些接指是邻近于该打线通孔，这些电镀残留线是连接这些接指并延伸至该打线通孔，当一晶片设置于该基板的该上表面，这些电镀残留线的延伸方向大致为重叠或邻近地平行于由该晶片的这些焊垫至该基板对应连接的接指在该基板的下该表面的直线距离。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的基板中，其中所述的电镀残留线的延伸方向是非垂直于该打线通孔的邻近侧边。
在前述的基板中，其中所述的电镀残留线为相互非平行。
在前述的基板中，其中所述的电镀残留线与这些接指是外露于该基板的该下表面。
在前述的基板中，打线通孔为一狭长槽孔。
在前述的基板中，其另包括有多个外接垫，其形成于该下表面并与这些电镀残留线及这些接指形成于同一线路层。
借由上述技术方案，本发明窗口型球格阵列封装构造及其基板至少具有下列优点：
本发明的提供一种新型结构的窗口型球格阵列封装构造，使其避免焊线误触原设计中无电性连接关系的电镀残留线，导致电性连接失败；
本发明的窗口型球格阵列封装构造，通过正向打线的焊线以降低焊线的弧高，但相对会使得焊线距离基板的下表面的高度更低，另利用电镀残留线的斜向延伸方向可以有效避免与正打焊线的短路；
本发明的窗口型球格阵列封装构造，减少基板的线路层路，以降低成本。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有的窗口型球格阵列封装构造沿其中的一焊线剖切的示意图。
图2是现有的窗口型球格阵列封装构造于封胶前基板下表面的局部放大示意图。
图3是绘示习知窗口型球格阵列封装构造中该基板在未切割出打线通孔时的下表面线路型态示意图。
图4依据本发明的一具体实施例，一种窗口型球格阵列封装构造沿其中的一焊线剖切的截面示意图。
图5依据本发明的一具体实施例，该窗口型球格阵列封装构造中一基板下表面的示意图。
图6依据本发明的一具体实施例，该窗口型球格阵列封装构造于封胶前基板下表面的局部放大示意图。
图7依据本发明的一具体实施例，绘示该窗口型球格阵列封装构造中该基板在未切割出打线通孔时的下表面线路型态示意图。
10：电镀线总线                11：电镀线
20：电镀线总线                21：电镀线
100：窗口型球格阵列封装构造   110：基板
111：上表面                   112：下表面
113：打线通孔                 114：接指
115：电镀残留线               116：外接垫
117：周边窗孔                 120：晶片
122：焊垫                     130：焊线
140：封胶体                   150：外接端子
200：窗口型球格阵列封装构造   210：基板
211：上表面                   212：下表面
213：打线通孔                 214：接指
215：电镀残留线               216：外接垫
217：周边窗孔                 220：晶片
221：主动面                   222：焊垫
230：焊线                     231：第一端
232：第二端                   240：封胶体
250：外接端子
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的窗口型球格阵列封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的一具体实施例，揭示一种窗口型球格阵列封装构造。请参阅图4所示，一种窗口型球格阵列封装构造200主要包括一基板210、一晶片220以及多个焊线230。该基板210具有一上表面211、一下表面212以及一打线通孔213，以供这些焊线230的通过，其中该上表面211是用以设置该晶片220。该打线通孔213可为一狭长槽孔并由该上表面211贯穿至该下表面212，且位于该基板210的中央区域。一般而言，该基板210是作为晶片载体并具有单层或多层线路结构，例如单层或多层印刷电路板。
请参阅图5及图6所示，该基板210包括有多个接指214与多个电镀残留线215，其中这些接指214邻近于该打线通孔213，这些电镀残留线215连接这些接指214并延伸至该打线通孔213。这些电镀残留线215与这些接指214可外露于该基板210的该下表面212。在本实施例中，这些电镀残留线215的延伸方向可非垂直于该打线通孔213的邻近侧边。这些电镀残留线215可为相互非平行。具体而言，该基板210可包括有多个外接垫216，其形成于该下表面212并与这些电镀残留线215及这些接指214形成于同一线路层，减少该基板210的线路层路，以降低成本，其中这些外接垫216可呈多排排列或是格状阵列型态。在本实施例中，这些外接垫216为圆形接球垫，用以植接多个如焊球的外接端子250，以供作为输入端及/或输出端以使该窗口型球格阵列封装构造200与外界装置形成电性连接关系，故该窗口型球格阵列封装构造200可通过这些外接端子250接合至一外部印刷电路板。
请参阅图5所示，更具体而言，该基板210具有一周边窗孔217，其是位于该基板210的两对侧并可与该打线通孔213为平行。
请参阅图4所示，该晶片220设置于该基板210的该上表面211，该晶片220具有一主动面221以及多个形成于该主动面221的焊垫222，其中该主动面221朝向该基板210并使这些焊垫222对准于该基板210的该打线通孔213内。这些焊垫222是排列于该主动面221的中央区域以及该主动面221的两侧边的部分区域，并作为该晶片220的内部集成电路元件的对外电极，其中这些位于该主动面221的中央区域的焊垫222可为单排或双排的排列方式且对准于该基板210的该打线通孔213内，而这些位于该主动面221的两侧边的部分区域的焊垫222则是对准于该基板210的该周边窗孔217内。
请参阅图5所示，该晶片220的长度可不超过该打线通孔213的长度，以使该打线通孔213的两端为外露于该晶片220，以供后续封胶制程中，封胶体240的前驱物得顺利通过该打线通孔213的两端。
请参阅图4所示，这些焊线230是分别经由该打线通孔213与该周边窗孔217以连接这些焊垫222至对应的这些接指214，达到该晶片220与该基板210的电性互连。在本实施例中，这些焊线230接合于这些焊垫222的第一端231可为球接合端(ball bond)，而接合于这些接指214的第二端232为尾键合端(或称订合式接合端，stitch bond)，即为正向打线，以降低这些焊线230的弧高，但相对会使得这些焊线230距离该基板210的下表面212的高度更低，故利用电镀残留线215的上述斜向延伸方向可以有效避免与正打焊线230的短路。
请参阅图6所示，这些电镀残留线215的延伸方向是大致与这些焊线230的打线方向重叠或平行，而不会有这些焊线230误触原设计中无电性连接关系的电镀残留线215的问题，因此可以避免这些焊线230与邻近且无电性连接关是的电镀残留线215发生短路。
请再参阅图4所示，这些焊线230仅会碰触到电镀残留线215，也是原本基板线路设计中与碰触焊线有电性连接关系的电镀残留线215，如此一来，即使发生焊线与电镀残留线相互碰触也不会有短路的问题。上述所称的“焊线的打线方向”为焊线的两端(由该晶片220的这些焊垫222至该基板210对应连接的接指214)在该基板210的下表面212的水平延伸方向(如图6所示)。即是，以该基板210的下表面212作为XY面水平面，而忽略这些焊线230在Z轴的高度，此时，可以由Z轴标示出这些焊线230的弧高。而这些电镀残留线215的延伸方向大致为重叠或邻近地平行于由该晶片220的这些焊垫222至该基板210对应连接的接指214在该基板210的下表面212的直线距离。
请参阅图4所示，该窗口型球格阵列封装构造200可另包括有一封胶体240，其形成于该打线通孔213内以及局部的该下表面212的上，以密封这些焊线230、这些接指214以及这些电镀残留线215，而令这些焊线230、这些接指214以及这些电镀残留线215，不致受污染物侵害。该封胶体240可更形成于该上表面211之上，以密封该晶片220。
图7绘示该基板210在未切割出该打线通孔213时的表面线路型态。该基板210的该下表面212设有一穿过该打线通孔213的电镀线总线20以及多个电镀线21，其中连接这些接指214的这些电镀线21为相互非平行排列以斜向地连接至该电镀线总线20，以供电镀这些接指214。该基板210具有一预定切割区(即为该打线通孔213)，且该预定切割区是涵盖该电镀线总线20与这些电镀线21延伸至这些接指214的局部线段。利用切割刀具(图中未绘出)将该基板210上的该预定切割区挖空，以形成该打线通孔213，而残留于该基板210的部分电镀线21则形成这些电镀残留线215。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (18)

1.一种窗口型球格阵列封装构造，其特征在于其包括：
一基板，具有一上表面、一下表面以及一打线通孔，该基板包括有多个接指与多个电镀残留线，其中这些接指是邻近于该打线通孔，这些电镀残留线连接这些接指并延伸至该打线通孔；
一晶片，设置于该基板的该上表面，该晶片具有一主动面以及多个形成于该主动面的焊垫，其中该主动面是朝向该基板并使这些焊垫对准于该基板的该打线通孔内；以及
多个焊线，是经由该打线通孔以连接这些焊垫至对应的这些接指；
其中，这些电镀残留线的延伸方向是与这些焊线的打线方向重叠或平行。
2.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的电镀残留线的延伸方向是非垂直于该打线通孔的邻近侧边。
3.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的电镀残留线为相互非平行。
4.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的电镀残留线与这些接指是外露于该基板的该下表面。
5.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的焊线接合于这些焊垫的一端为球接合端，而接合于这些接指的一端为尾键合端。
6.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的打线通孔为一狭长槽孔。
7.根据权利要求6所述的窗口型球格阵列封装构造，其特征在于所述的晶片的长度是不超过该打线通孔的长度，以使该打线通孔的两端为外露于该晶片。
8.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于其另包括有一封胶体，其是形成于该打线通孔内以及局部的该下表面之上，以密封这些焊线、这些接指以及这些电镀残留线。
9.根据权利要求8所述的窗口型球格阵列封装构造，其特征在于所述的封胶体更形成于该上表面之上，以密封该晶片。
10.根据权利要求1所述的窗口型球格阵列封装构造，其特征在于所述的基板包括有多个外接垫，其是形成于该下表面并与这些电镀残留线及这些接指形成于同一线路层。
11.根据权利要求10所述的窗口型球格阵列封装构造，其特征在于其另包括有多个外接端子，其是接合于这些外接垫。
12.根据权利要求11所述的窗口型球格阵列封装构造，其特征在于所述的外接端子包括多个焊球。
13.一种窗口型球格阵列封装构造的基板，其具有一上表面、一下表面以及一打线通孔，该基板包括有多个接指与多个电镀残留线，其中这些接指是邻近于该打线通孔，这些电镀残留线是连接这些接指并延伸至该打线通孔，当一晶片设置于该基板的该上表面，这些电镀残留线的延伸方向为重叠或邻近地平行于由该晶片的这些焊垫至该基板对应连接的接指在该基板的下该表面的直线距离。
14.根据权利要求13所述的基板，其特征在于所述的电镀残留线的延伸方向是非垂直于该打线通孔的邻近侧边。
15.根据权利要求13所述的基板，其特征在于所述的电镀残留线为相互非平行。
16.根据权利要求13所述的基板，其特征在于所述的电镀残留线与这些接指是外露于该基板的该下表面。
17.根据权利要求13所述的基板，其特征在于所述的打线通孔为一狭长槽孔。
18.根据权利要求13所述的基板，其特征在于其另包括有多个外接垫，其形成于该下表面并与这些电镀残留线及这些接指形成于同一线路层。
CN 200810000207 2008-01-07 2008-01-07 窗口型球格阵列封装构造及其基板 Expired - Fee Related CN101483163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810000207 CN101483163B (zh) 2008-01-07 2008-01-07 窗口型球格阵列封装构造及其基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810000207 CN101483163B (zh) 2008-01-07 2008-01-07 窗口型球格阵列封装构造及其基板

Publications (2)

Publication Number Publication Date
CN101483163A CN101483163A (zh) 2009-07-15
CN101483163B true CN101483163B (zh) 2011-11-16

Family

ID=40880201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810000207 Expired - Fee Related CN101483163B (zh) 2008-01-07 2008-01-07 窗口型球格阵列封装构造及其基板

Country Status (1)

Country Link
CN (1) CN101483163B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
MY152355A (en) * 2011-04-11 2014-09-15 Carsem M Sdn Bhd Short and low loop wire bonding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338891A (zh) * 2000-08-21 2002-03-06 华泰电子股份有限公司 薄型球栅阵列基板制程
CN1354509A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 胶片球栅阵列式半导体封装结构及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338891A (zh) * 2000-08-21 2002-03-06 华泰电子股份有限公司 薄型球栅阵列基板制程
CN1354509A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 胶片球栅阵列式半导体封装结构及其制作方法

Also Published As

Publication number Publication date
CN101483163A (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
US8232641B2 (en) Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
US6242283B1 (en) Wafer level packaging process of semiconductor
US7732921B2 (en) Window type BGA semiconductor package and its substrate
US20020058354A1 (en) Layout method for thin and fine ball grid array package substrate with palting bus
JPH0883878A (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
CN101483163B (zh) 窗口型球格阵列封装构造及其基板
JPH04273451A (ja) 半導体装置
CN102315135A (zh) 芯片封装及其制作工艺
US9502385B2 (en) Semiconductor device and connection checking method for semiconductor device
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
CN103441116A (zh) 一种半导体封装件及其制造方法
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
CN101232012B (zh) 堆栈式半导体封装结构
CN101145548A (zh) 通用封装基板及其应用机构
TWI833565B (zh) 嵌入式雙列直插式記憶體模組
US9289846B2 (en) Method for fabricating wire bonding structure
CN202473903U (zh) 半导体器件装载框架
JP2005311043A (ja) 半導体装置とこの検査方法および検査装置
CN202384326U (zh) 改良的芯片封装结构
KR100370839B1 (ko) 반도체패키지용써킷테이프
CN101527292B (zh) 芯片封装结构
JPS6276661A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20220107